
Clase 1:

Estructura de un diseño en VHDL

- 1.1 Introducción y ejemplo simple
- 1.2 La sección ENTITY
- 1.3 La sección LIBRARY
- 1.4 La sección ARCHITECTURE
- 1.5 La sección CONFIGURATION

Tipos de datos estándar

- En propio lenguaje VHDL define algunos tipos de datos estándar:
 - ➤ Todos los tipos de datos pueden adoptar unos valores determinados.
 - ▲ El usuario puede definir sus propios tipos.



Caracteres llevan comillas simples Cadenas (y vectores) llevan comillas dobles Números (enteros, reales, etc) no llevan comillas

Tipos de datos estándar. Tipo bit

- > Puede tomar sólo valores '0' y '1'.
- Para síntesis y simulación necesitamos otros posibles valores:
 - ➤ No inicializado
 - ➤ Alta impedancia
 - ➤ No definido
 - **№** No importa
 - ➤ Valores débiles (pull-up).
- Para disponer de estos datos multievaluado necesitamos definir un nuevo *tipo de dato*.
- En la librería IEEE 1164 (STD_LOGIC_1164) se definen datos multievaluados.

IEEE Standard Logic 1164

- Las librerías en VHDL son conjuntos de:
 - ➤ Definiciones de tipos de datos.
 - ➤ Funciones aritméticas, de conversión y comparaciones.
- ⑤ Todos nuestros diseños comenzarán por:

```
-library IEEE;
-use IEEE.std_logic_1164.all;
```

```
Opcionalmente
```

```
use IEEE.numeric std.all;
```

IEEE Standard Logic 1164

- ⑤ Paquete básico de la librería IEEE
- 5 USE IEEE.std logic 1164.all
 - > std_logic_
 - > std_logic_vector(MSB downto LSB)
 - integer
 - ➤ Lógica booleana (NOT, XOR, etc)

101 'L'
1/11 'H'
'X' \'W'

1 _ 1

171

Dentro de la librería podemos encontrar la definición del tipo std_ulogic (std_logic es un caso particular de std_ulogic).

Operadores en VHDL y std_logic_vector_1164

Operador	Descripción	Tipo de dato de operandos	Tipo de datos de resultados
a ** b	Elevado a		Integer
a*b	multiplicación		
a/b	división		
a+b	Suma		
a-b	Resta		
a & b	Concatenación	1-D array	1-D array
a = b	igual		boolean
a /= b	distinto	- cualquiera	
a < b	Menor que		la color an
a <= b	Menor o igual	latana	
a > b	Mayor que	Integer boolean	
a >= n	Mayor o igual		
not a	negación	- Roolean ein lodic ein lodic Vector	El mismo tipo que el
a and b	and		
a or b	or		operando
a xor b	xor		

IEEE Standard Logic Numeric

use IEEE.numeric std.all;

- Introduce buses con significado numérico: SIGNED y UNSIGNED.
- > Ejemplo: "1001":
 - > STD_LOGIC_VECTOR(3 downto 0): Es simplemente grupo de bits sin significado numerico.
 - SIGNED(3 downto 0): Un número en "complemento a
 2" representa un -7
 - UNSIGNED(3 downto 0): Un número sin signo, que representa un 9.

IEEE Standard Logic Numeric: Sobrecarga de operadores

Operador	Descripción	Tipo de dato de operandos	Tipo de dato de resultado
a*b	Operadores aritméticos	Unsigned, natural, signed, integer	Unsigned, signed
a+b			
a-b			
a=b	Comparaciones	Unsigned, natural, signed, integer	boolean
a/=b			
a <b< td=""></b<>			
a<=b			
a>b			
a>=b			

AZ= std_logic_-vector (b);

Conversiones entre std_logic_vector y tipos numéricos

Tipo de dato origen (a)	Tipo de dato destino	Función de conversión
Unsigned, signed	Std_logic_vector	Std_logic_vector(a)
Signed, std_logic_vector	unsigned	Unsigned(a)
Unsigned, std_logic_vector	signed	Signed(a)
Unsigned, signed	integer	To_integer(a)
natural	unsigned	To_unsigned(a,size)
integer	signed	To_signed(a,size)


5+d (3:0) (3:0) 109,7 vector(3:0) ERROR

unsigned (3:0)

ERROR PG Los Livison

Ejemplo de asignaciones y operaciones aritméticas

```
signal std1: std_logic_vector(3 downto 0);
Signal uns1: unsigned(3 downto 0);
```



Ejemplo de asignaciones y operaciones aritméticas

```
signal std1: std logic vector(3 downto 0);
Signal uns1: unsigned(3 downto 0);
uns1 <= unsigned(std1);
                                           OK
std1 <= std logic vector(uns1);</pre>
                                           OK
uns1 \leq to unsigned(3,4);
                                    OK
std1 <= std logic vector(to unsigned(3,4));</pre>
                                      OK
```

Ejemplo de asignaciones y operaciones aritméticas

```
signal std1, std2, std3: std logic vector(3 downto 0);
Signal uns1, uns2, uns3: unsigned(3 downto 0);
                                  OK. El mismo tipo
uns1 <= uns2+uns3;
                                      Sobrecarga de
                                 OK:
uns1 <= uns2+3;
                                    operadores
std1 \le std2 + std3;
                                 ERROR: Para sumar hace
                                     falta un
                                     significado
std1 <= std2+1;
                                     numérico
   OK: Usamos funciones de conversión
std1 <= std logic vector(unsiged(std2)+unsigned(std3));</pre>
std1 <= std logic vector(unsiged(std2)+3);</pre>
```