


Repaso de VHDL para síntesis

Hipólito Guzmán Miranda Profesor Titular Universidad de Sevilla hguzman@us.es

lengoje de Desaipad MW es VMSIC le usu para describir circuitos electronicos a alto nivel 11, - 1 L10 sintesis Analogo Bå lengra je En Sambla dor JMP

MDL "lesciente" del lenogrape Ada sintesi3 exe Simlación en FPGA SOHO para tesis




Disero con 2 prolesos: 6mbinacional 21/20000 estros(s) prestass Salidos entrés inflerents de eleverositos des) revositos des) prolas Jeansierls




Contenido

El VHDL que conocéis

- Estructura de un fichero VHDL
 Sección Libra
- Sección Library
- Sección Entity
- Sección Architecture
 - Antes del begin







Estructura de un fichero VHDL

Secciones de un fichero VHDL

Library ____

Entity

Architecture

Configuration (no se suele usar)



Library

Sección Library Analogo a los malogo a los malogo a los

Library

Inclusión de librerías y paquetes con:

delire tipo (xd logic vector Tipos de datos, Funciones, Componentes,

```
library IEEE;
use ieee.std_logic_1164.all; signal use ieee.numeric_std.all; signal actions and the contract of the contract
```





Sección Library

Ejemplo:

```
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

Solo coro recestros speriores
```

Sintaxis:

```
library lib_name;
use lib_name.package_name.all;
```





Sección Library

Paquetes a utilizar:

```
ieee.std logic 1164.all;
```

```
ieee.numeric std.all;
```


Sintaxis:

```
library lib_name;
use lib name.package name.all;
```



Entity

Sección Entity



Entity

```
Descripción de 'caja negra': entradas, salidas y
  parámetros (generics)
entity counter is
 Generic (N : integer := 8);
 Port ( rst : in STD_LOGIC;
        clk: in STD_LOGIC; stop de late
        enable : in STD LOGIC;
        count : out STD_LOGIC_VECTOR (N-1 downto 0)
end counter
```

Mridod minima de formana lidad · JUDI:



Entity

Sección Entity

Sintaxis:

Direction debe ser in, out o bidir

```
entity entity_name is
 Generic (gen_name : data_type := default_value;
           <another generic>;
           <last port doesn't have separating ;>
 Port ( port_name : direction data_type;
         <another port>;
         <last port doesn't have separating ;>
end entity_name;
```

Generics deben tomas valores CSTAT.65 Le sinteris/Compilación

de sinteris/Compilación

ronante el

direciónamiento del

circuito



Sección Architecture



Dos partes diferenciadas:

- Antes del begin
 Dedaración de respessor a rélieur despés
 - 11-21-
- Después del begin
 "todo lo ge paressa ma circuito funcionardo"
 - 1)—
 - 2) —
 - 3)-

Antes del begin

- se vsa principalment para Definición de tipos de dato
- 2) Declaración de señales
- 3) Declaración de componentes

```
1 ) type t_estado is (parada, lento, medio, rapido);
2) signal estado, p_estado: t_estado;
2 )signal cuenta, p_cuenta: std_logic_vector(7 downto 0);
1 type enum_data_type is (first, second, third, fourth);
2) signal signal_name: data_type;
7) signal signal1, signal2: data_type;
```

Antes del begin

Declaración de componentes:

component counter is

```
Subsección
```


```
Generic y Port
Generic (N : integer := 8;
                                son exactamente
         M : integer := 10);
                                iguales a las de la
                                entidad que
estamos
       clk : in STD LOGIC;
                                declarando como
                                componente
       enable : in STD LOGIC;
       count : out STD LOGIC VECTOR
                     (N-1 downto ∅));
```

component;



Después del begin

- Sentencias concurrentes
- 2) Process
- Instancias de componentes



Todo lo que está tras el begin del architecture está funcionando a la vez (en parelelo, de manera concurrente)


UERSIDA O OR SEVILLA

Architecture

Sentencias concurrentes

Sentencias concurrentes:

- Asignaciones: b <= a;
- Operaciones lógicas: c <= a and (not b);
- When... else ^ˆ
- With... select



Se usa para implementar operaciones sencillas, usando pocas sentencias concurrentes en un architecture

Para implementar funcionalidades complejas es preferible usar process




Sentencias concurrentes

When... else:

```
d <= (not a) when e="01" else
           b when e="10" else
           C;
```

sig1 <= expr1 when cond1 else</pre> expr2 when cond2 else <...> exprN;





Sentencias concurrentes


With... select:

```
with e select

d <= not a when "01",

b when "10",

c when others;</pre>
```









Después del begin

Procesos: (process)

- Asignaciones: b <= a;
- Operaciones lógicas: c <= a and (not b);
- 🚺 If... elsif... else 📑







Procesos et get Lista de sersibilidad (cont, enable) process begin #if (enable = '1') then p_cont <= cont + 1;</pre> else p_cont <= cont;</pre> end if: end process;

U SEVILL

Architecture

Procesos

```
proc_name: process (lista_sensibilidad)

begin

<Sentencias>

end process;

Señales o puertos que se leen (todo lo que esté dentro de la condición de un IF, CASE, y todo lo que esté a la derecha de una asignación <= )
```



Procesos síncronos


Los procesos síncronos siempre se describen de la misma manera



Procesos

If... elsif... else:

```
if (rst_sync = '1') then
  p_cont <= (others=>'0');
elsif (enable = '1') then
  p_cont <= cont + 1;
else
  p_cont <= cont;
end if;</pre>
```








Procesos

```
if (cond1) then
  <sentencias>
elsif (cond2) then
  <sentencias>
<... más elsif ...>
else
  <sentencias>
end if;
```

If... elsif... else:



UERSIDAO OR SEVILLA

Architecture

Procesos

```
Case... when:
case state is
    when idle =>
      <sentencias>
    when count =>
      <sentencias>
    when header =>
      <sentencias>
    when others =>
      <sentencias>
```

aquí podemos meter cualquier sentencia, incluyendo otros IF y case


Muy utilizado para describir máquinas de estados (FSM)

THERSIDA OOK SEVILL

Architecture

Procesos

```
Case... when: signal (object)
case sig1 is
    when value1 =>
      <sentencias>
    when value2 =>
      <sentencias>
    when value3 =>
      <sentencias>
    when others =>
      <sentencias>
```



Muy utilizado para describir máquinas de estados



Instancias de componentes

```
rst_high (=>) sig_rst_high()
        enable => sig_enable,
        clk \Rightarrow clk,
        data_out => sig_data_out_
                             Esignal o post la
de la entity en sourcion do
de la estis instancion de
que estis componente
        po(+ del
regionant
```



Instancias de componentes

```
inst_name: component_name
generic map ( gen1 => val1, gen2 => val2 )
port map (
    port1 => sig_top1,
    port2 => sig_top2,
    port3 => sig_top3,
    <...>
    portN => sig_topN
);
```

Component_port => top_signal_or_port,

NHDL benevit Port Din, at, [bidir] Architecture 1) tipos de dotos 2) signals 3) compresh 2) PROCESS Sinvaros begin 3) inst. components



Ejercicio

Diseñemos y simulemos un contador de N bits (instanciado con N=8) con Xilinx ISE

```
Entradas:
```

Clk, rst, enable : std_logic;

Salidas;

Cuenta: std_logic_vector (7 downto 0);