

# Modellazione e Sintesi di un Moltiplicatore Floating-point Single Precision

Enrico Sgarbanti - VR446095

**Sommario**—Questo documento mostra la realizzazione di un moltiplicatore in virgola mobile a precisione singola realizzato in VHDL, Verilog e SystemC ed un componente che permetta di eseguire due moltiplicazioni in parallelo. Il tutto è accompagnato da testbench, sintesi dei componenti VHDL e verilog ed un confronto con l'High-level-Synthesis di un moltiplicatore scritto in c++.

## I. INTRODUZIONE

Il progetto consiste nella realizzazione in hardware di un sistema, che attraverso il protocollo di handshake, utilizza due moltiplicatori in virgola mobile a precisione singola, secondo lo standard IEEE754, per eseguire due moltiplicazioni in parallelo. Esso deve essere sintetizzabile sulla scheda FPGA "xc7z020clg400-1" che possedendo solo 125 porte I/O, obbliga a serializzare input e output.

Il sistema è stato realizzato in diversi linguaggi al fine di vedere le differenze tra i vari linguaggi utilizzabili per descrivere hardware e capirne i pro e contro. I risultati sono stati poi analizzati e confrontati con quelli ottenuti dall'high level synthesis del codice in c++.

L'approccio utilizzato è bottom-up, cioè si è partiti dal moltiplicatore per poi arrivare al top level. L'implementazione è preceduta dall'analisi dei requisiti e dalla stesura della EFSM, cioè la parte più importante in quanto è dove viene tradotto l'algoritmo, descritto il flusso e scelti i vari segnali e registri necessari. Una buona EFSM permette di evitare di scrivere varie righe di codice per poi accorgersi in simulazione che qualcosa non funziona.

Ci si aspetta che la versione RTL sia significativamente più performante di quella con l'high level synthesis e che il sistema occupi una minima parte della FPGA in quanto molto piccolo.

## II. BACKGROUND

### A. Progettazione hardware

Per la realizzazione di componenti hardware si possono utilizzare diverse tecniche e linguaggi.

Un primo approccio è descrivere i componenti a livello RT utilizzando linguaggi di descrizione hardware (**HDL**) come VHDL e Verilog. Un HDL è un linguaggio specializzato per la descrizione della struttura e del comportamento di circuiti elettronici, in particolare circuiti logici digitali, e la loro analisi e simulazione. Permette inoltre la sintesi di una descrizione HDL in una netlist (una specifica di componenti elettronici fisici e il modo in cui sono collegati insieme), che può quindi essere posizionata e instradata per produrre l'insieme di maschere utilizzate per creare un circuito integrato[1].

Un secondo approccio è descrivere le funzionalità del componente con linguaggi più ad alto livello come C, C++ o SystemC[2] e fare High Level Synthesis (**HLS**) per ottenere una descrizione dell'hardware a livello RT[3].

Entrambi gli approcci hanno vantaggi e svantaggi. In particolare HLS riduce i tempi, ma la descrizione hardware generata sarà meno ottimizzata rispetto a quella che si potrebbe ottenere usando un HDL.

### B. IEEE 754 single-precision binary floating-point format

Questo standard definisce il **formato** per la rappresentazione dei numeri in virgola mobile (compreso  $\pm 0$  e i numeri denormalizzati; gli infiniti e i NaN, "not a number"), ed un set di operazioni effettuabili su questi.

In particolare la versione a precisione singola descrive il numero con 32 bit: 1 bit per segno (sign), 8 bit per l'esponente (esp) e 23 bit per la mantissa (mant)[4].




Figura 1. IEEE 754 single precision

Per la **codifica** in numero binario:

- Dal segno si ricava il bit più significativo (1 se negativo 0 altrimenti).
- Si converte il numero in binario.
- Si sposta la virgola a sinistra fino ad avere un numero nella forma  $1, \dots \cdot 2^E$  dove  $E$  è il numero di spostamenti.
- La mantissa è la parte a destra della virgola, con zeri a destra fino a riempire i 23 bit.
- L'esponente esp è uguale a  $127 + E$  dove 127 è il *bias* di questo standard.

Per la **decodifica** del numero binario:

$$(-1)^{sign} \cdot 2^{(esp-127)} \cdot \left(1 + \sum_{i=1}^{23} b_{23-i} \cdot 2^{-i}\right)$$

### C. Moltiplicazione di due numeri floating-point

Qui è riportato un algoritmo utilizzabile per la moltiplicazione fra floating point. Guardare qui per ulteriori dettagli[5].

Categoria	Esp.	Mantissa
Zeri	0	0
Numeri denormalizzati	0	non zero
Numeri normalizzati	1-254	qualunque
Infiniti	255	0
Nan (not a number)	255	non zero

Figura 2. IEEE 754 special case




Figura 3. IEEE 754 multiplication

### III. METODOLOGIA APPLICATA

#### A. Struttura progetto

- **cpp/**
  - **multiplier.cpp** file dove è presente una funzione che esegue la moltiplicazione in c++.
- **SystemC/** contiene il progetto del sistema scritto interamente in SystemC. La struttura è approfondita qui III-G.
- **VHDL\_verilog/**
  - **stimuli/** contiene gli script TCL usati per dei test.
  - **waves/** contiene le configurazioni grafiche per visualizzare le simulazioni come negli screenshot.
  - **constrains/** contiene i vincoli per la sintesi.
  - **double\_multiplier** file Verilog del top level del sistema
  - **verilog\_multiplier** file Verilog del moltiplicatore IEEE754
  - **vhdl\_multiplier** file VHDL del moltiplicatore VHDL
  - **testbench** file Verilog contenente il testbench

#### B. Procedimento

Il primo passo è stato la realizzazione della EFSM di *multiplier* e *double\_multiplier* che ha portato ad acquisire una visione generale del sistema.

Poi si è passati all'implementazione a livello RT con Vivado[6] del *multiplier* in Verilog e VHDL. La loro correttezza è stata testata subito grazie ad uno script TCL osservando gli output a determinati input.

Consolidati questi moduli è stato poi possibile realizzare in Verilog il *double\_multiplier* che prende i due componenti e li usa per calcolare due moltiplicazioni. Anch'esso è stato testato con uno script TCL.

Completato il sistema è stato fatto un testbench in Verilog per verificare che i moltiplicatori si comportassero allo stesso modo e che reagissero correttamente a casi particolari e numeri arbitrari.

In seguito è stato riscritto tutto in SystemC dove si è potuto fare un testbench più fine grazie alla potenza del c++. In particolare sono stati confrontati i valori ottenuti dal sistema con quelli derivati dal risultato convertito in binario della moltiplicazione degli stessi numeri convertiti in float.

Infine è stata fatta l'high level synthesis da un semplice codice c++ per confrontare i risultati ottenuti.

#### C. Vincoli ed Architettura

Il progetto presenta diversi vincoli:

- Il multiplier deve essere scritto in VHDL, verilog e systemC.
- Il double\_multiplier deve essere scritto in systemC e un linguaggio a scelta tra VHDL e verilog.
- Gli operandi e il risultato devono essere a 32 bit.
- I due componenti devono essere sintetizzabili sulla FPGA "xc7z020clg400-1" la quale ha a disposizione solo 125 porte.

Per far fronte al limite delle porte logiche è stato necessario serializzare input e output. Vengono quindi utilizzati gli stessi 32 bit per il risultato e altri 64 bit per le due coppie di operandi. Grazie al protocollo di *handshake* si sono sincronizzati i vari componenti. Quando il flag *ready* diventa uguale a 1, vengono usati i valori di *op1* e *op2* a quel ciclo di clock per il primo moltiplicatore e quelli del ciclo di clock successivo per il secondo moltiplicatore. Non appena entrambi i moltiplicatori finiranno, il flag *done* del sistema diventerà uguale a 1 e allo stesso ciclo di clock *res* conterrà il risultato della prima moltiplicazione e al ciclo di clock successivo quello della seconda.

L'architettura con VHDL e Verilog è mostrata in figura 4. Quella per SystemC è analoga.

I segnali intermedi sono stati omessi da questa figura, ma vengono descritti nelle sezioni successive. La FSM è realizzata con due processi:

- **fsm:** processo asincrono col compito di calcolare e aggiornare lo stato prossimo.
- **datapath:** processo sincrono che ha il compito di aggiornare lo stato attuale ed elaborare gli output. Esso viene però attivato asincronamente dal fronte di salita del reset al fine di riportare lo stato a quello iniziale.




Figura 4. Architettura RTL

#### D. multiplier

Questo componente esegue la moltiplicazione tra numeri floating point a precisione singola.

È stato supposto che gli operandi passati non siano denormalizzati, ma in caso sarebbe facilmente estendibile aggiungendo qualche stato e un segnale di errore in uscita.

L'interfaccia è mostrata in figura 4 ed è la stessa per tutte le implementazioni VHDL, Verilog e SystemC:

- **op1** (32 bit input): primo operando.
- **op2** (32 bit input): secondo operando.
- **clk** (1 bit input): segnale di clock.
- **rst** (1 bit input): segnale di reset. Riporta il sistema allo stato iniziale.
- **ready** (1 bit input): segnale che permette al sistema di uscire dallo stato iniziale. Nello specifico indica che *op1* e *op2* contengono i valori dei due operatori.
- **done** (1 bit output): segnale che indica che il valore su *res* è il risultato.
- **res** (32 bit output): risultato.

Gli altri segnali/registri intermedi utilizzati sono:

- **norm\_again** (1 bit): indica che la mantissa ha bisogno di essere ulteriormente normalizzata.
- **res\_type** (2 bit): indica il tipo del risultato. Solo nel caso in cui sia un numero si procede all'elaborazione, mentre negli altri casi si passa direttamente allo stato finale.
- **STATE e NEXT\_STATE** (4 bit): rappresentano lo stato attuale e lo stato prossimo.
- **op1\_type e op2\_type** (2 bit): indicano il tipo degli operandi ovvero 0, NaN,  $\infty$  oppure un numero.
- **esp\_tmp** (10 bit): permette di eseguire le operazioni per ricavare l'esponente finale senza perdere informazioni.
- **mant\_tmp** (48 bit): permette di eseguire le operazioni per ricavare la mantissa finale senza perdere informazioni.
- **sign1, sign2, esp1, esp2, mant1, mant2**: rappresentano le componenti dei due operandi. *mant1* e *mant2* sono a 24 bit perchè aggiungono 1. alla mantissa che nella rappresentazione IEEE754 è omissa.

L'algoritmo della moltiplicazione è descritto grazie alla EFSM [Figura 5] la quale è formata 14 stati:

- **ST\_START**: stato di partenza. Qui vengono resettati i segnali a zero e inizializzati i registri/variabili contenenti le informazioni di segno, esponente e mantissa degli operandi attuali. In caso di segnale di reset si torna in questo stato. In caso il segnale *ready* vada a 1 si passa a *ST\_EVAL1*.
- **ST\_EVAL1**: qui viene ricavato *op1\_type* cioè se *op1* è 0,  $\infty$ , NaN o un numero. Poi si passa a *ST\_EVAL2*.
- **ST\_EVAL2**: qui viene ricavato *op2\_type* cioè se *op2* è 0,  $\infty$ , NaN o un numero. Poi si passa a *ST\_EVAL3*.
- **ST\_EVAL3**: qui viene ricavato *res\_type* cioè se *res* è 0,  $\infty$ , NaN o un numero. Poi si passa a *ST\_CHECK1*.
- **ST\_CHECK1**: se *res* è un numero si continua con l'elaborazione andando in *ST\_ELAB* altrimenti il risultato è noto e si passa a *ST\_FINISH*.
- **ST\_ELAB**: qui si ricava l'esponente temporaneo di *res* sommando gli esponenti degli operandi e sottraendo il bias. Esso è a 10bit anzichè 8bit per permettere di compiere l'operazione senza perdere informazioni. Viene ricavato anche la mantissa temporanea che sarà di 48bit per contenere la moltiplicazione delle mantisse dei due operandi. Poi si passa a *ST\_UNDERF*.
- **ST\_UNDERF**: qui si controlla se il bit più significativo di *esp\_tmp* è 1. Essendo codificato in complemento a 2, il fatto che sia 1 implica che è un numero negativo e quindi si è verificato un underflow e *res\_type* sarà 0.
- **ST\_CHECK2**: se *res* non è zero si continua con l'elaborazione andando in *ST\_NORM1* altrimenti il risultato è noto e si passa a *ST\_FINISH*.
- **ST\_NORM1**: qui si effettua la normalizzazione della mantissa. Se il bit più significativo è 1 allora vuol dire la mantissa ha due cifre a sinistra della virgola e quindi deve essere normalizzata cioè riporta alla forma in cui c'è solo un 1 a sinistra. Per normalizzare basta incrementare l'esponente e considera la virgola spostata a sinistra. Nel caso in cui il bit più significativo sia 0 si fa uno shift a sinistra al fine di avere la virgola a destra del bit più significativo. Poi si passa a *ST\_ROUND*.
- **ST\_ROUND**: qui si controlla se c'è bisogno di arrotondare la mantissa, che da 48bit dovrà passare a 23bit, e in caso affermativo si pone a 1 *norm\_again*. Si è deciso di arrotondare solo se il 23esimo bit, cioè quello a destra del punto di taglio, vale 1. Poi si passa a *ST\_CHECK3*.
- **ST\_CHECK3**: se *norm\_again* vale 1 si passa a *ST\_NORM2* altrimenti a *ST\_OVERF*.
- **ST\_NORM2**: qui avviene l'incremento della mantissa a causa dell'arrotondamento. Nel caso in cui la mantissa fosse formata da tutti 1 l'incremento la riporterebbe a tutti 0 e l'esponente andrebbe incrementato. Poi si passa a *ST\_OVERF*.
- **ST\_OVERF**: qui avviene il controllo dell'overflow guardando se il secondo bit più significativo di *esp\_tmp* vale 1 e in caso affermativo *res\_type* sarà  $\infty$ . Infine si passa a *ST\_FINISH*.
- **ST\_FINISH**: qui si ricava il segno del risultato facendo

lo XOR fra quello degli operandi, mentre si ricava il resto in base al valore di *res\_type*. Infine si imposta *done* a 1 e si torna in *ST\_START*.

#### E. *double\_multiplier*

Questo componente esegue due moltiplicazioni tra numeri floating point a precisione singola.

La scelta di realizzarlo in Verilog è stata del tutto arbitraria. L'interfaccia è mostrata in figura 4 ed è la stessa sia per l'implementazione Verilog che quella SystemC:

- **op1** (32 bit input): primo operando.
- **op2** (32 bit input): secondo operando.
- **clk** (1 bit input): segnale di clock.
- **rst** (1 bit input): segnale di reset. Riporta il sistema allo stato iniziale.
- **ready** (1 bit input): segnale che permette al sistema di uscire dallo stato iniziale. Nello specifico indica che in questo ciclo di clock *op1* e *op2* contengono gli operandi della prima moltiplicazione e nel ciclo di clock successivo ci saranno quelli per la seconda moltiplicazione.
- **done** (1 bit output): segnale che indica che il valore su *res* è il risultato.
- **res** (32 bit output): risultato.

Gli altri segnali/registri intermedi utilizzati sono:

- **ready1** (1 bit) segnale che pone il *ready* del primo multiplier (quello in Verilog) a 1.
- **ready2** (1 bit) segnale che pone il *ready* del secondo multiplier (quello in VHDL) a 1.
- **done1** (1 bit) segnale che indica che il valore su *res1* è il risultato della prima moltiplicazione.
- **done2** (1 bit) segnale che indica che il valore su *res2* è il risultato della seconda moltiplicazione.
- **op1\_tmp**, **op2\_tmp** (32 bit) che servono a memorizzare temporaneamente gli operandi per la prima moltiplicazione.

L'algoritmo è descritto grazie alla EFSM [Figura 6] la quale è formata 8 stati:

- **ST\_START**: pone *done*, *ready1* e *ready2* uguali a 0 e inizializza *op1\_tmp1* e *op2\_tmp1* rispettivamente con i valori di *op1* e *op2* i quali serviranno per il primo moltiplicatore. Si rimane qui finché *ready* vale 0 altrimenti si passa a *ST\_RUN1*. Se in qualsiasi stato si riceve *reset* uguale a 1 allora si passa a questo stato e si pone *rst* uguale a 1 entrambi i *rst* dei multiplier.
- **ST\_RUN1**: pone *ready1* uguale a 1, attivando quindi il primo moltiplicatore, e inizializza *op1\_tmp2* e *op2\_tmp2* rispettivamente con i valori di *op1* e *op2* i quali serviranno per il secondo moltiplicatore.
- **ST\_RUN2**: pone *ready1* uguale a 0 e *ready2* uguale a 1, attivando quindi il secondo moltiplicatore.
- **ST\_WAIT**: pone *ready2* uguale a 0. Si rimane in questo stato finché *done1* = 1 e in quel caso si passa a *ST\_WAIT2* oppure che *done2* = 1 passando a *ST\_WAIT1*. Nel caso in cui sia *done1* = 1 che *done2* = 1 allora si passa direttamente a *ST\_RET1*.
- **ST\_WAIT1**: si resta qui finché non finisce anche il primo moltiplicatore, cioè finché *ready1* = 0.

- **ST\_WAIT2**: si resta qui finché non finisce anche il secondo moltiplicatore, cioè finché *ready2* = 0.
- **ST\_RET1**: pone *done* uguale a 1 e *res* uguale al risultato del primo moltiplicatore cioè *res1*.
- **ST\_RET2**: pone *res* uguale al risultato del secondo moltiplicatore cioè *res2* e ritorna allo stato iniziale.

#### F. Implementazione RTL con Verilog e VHDL

In **verilog\_multiplier** e **double\_multiplier**

- Sono definiti come “wire” tutti i segnali collegati alle porte di input mentre come “reg” tutti i registri collegati alle porte di output e quelli intermedi.
- Gli stati e *op1\_type*, *op2\_type*, *res\_type* sono stati definiti come “parameter”.

In **vhdl\_multiplier**:

- Sono usate le librerie “IEEE.STD\_LOGIC\_1164.ALL” per abilitare i tipi *std\_logic* e “use IEEE.NUMERIC\_STD.ALL” per usare funzioni aritmetiche con valori *signed* e *unsigned*.
- Sono definiti come “signal” tutti i segnali collegati alle porte di input e output.
- Sono definiti come “signal” tutti i segnali interni di comunicazione per la FSM.
- Sono definite come “variable” *sign1*, *sign2*, *esp1*, *esp2*, *esp\_tmp*, *mant1*, *mant2*, *mant\_tmp*, *op1\_type*, *op2\_type* perchè utilizzati solo all'interno del processo “datapath”.
- Gli stati e *op1\_type*, *op2\_type*, *res\_type* sono stati definiti all'interno del *package* rispettivamente come “MULT\_STATE” e “MULT\_TYPE”.
- L'architettura utilizzata segue lo stile “behavioral”, cioè quello più “program-like” in quanto più semplice e chiaro per descrivere una FSM con due processi.

#### G. Implementazione RTL con SystemC

Si creano i seguenti files e directory:

- **Makefile**: tool per la compilazione automatica del progetto. Richiede che la variabile d'ambiente *SYSTEMC\_HOME* contenga il path alla libreria di SystemC.
- **bin**: directory che contiene l'eseguibile *double\_multiplier\_RLT.x* (generato dopo la compilazione) e *wave.vcd* (generato dopo l'esecuzione dell'eseguibile).
- **obj**: directory che contiene i files oggetto (generati dopo la compilazione)
- **include**: directory che contiene gli headers *double\_multiplier\_RTL.hh*, *multiplier\_RTL.hh*, *testbench\_RTL.hh*. Qui sono definite tutte le porte, segnali, variabili ed enumerazioni dei vari componenti
- **src**: directory che contiene i files sorgenti *double\_multiplier\_RTL.cc*, *multiplier\_RTL.cc*, *testbench\_RTL.cc* e *main\_RTL.cc*.

In **double\_multiplier\_RTL.hh**

- Sono definiti come “sc\_signal” tutti i segnali collegati alle porte di input e output.
- Sono definiti come “sc\_signal” tutti i segnali interni di comunicazione per la FSM.

- Gli stati sono stati definiti come “enumerazioni”.

#### In **multiplier\_RTL.hh**

- Sono definiti come “sc\_signal” tutti i segnali collegati alle porte di input e output.
- Sono definiti come “sc\_signal” tutti i segnali interni di comunicazione per la FSM.
- Sono definite come variabili di SystemC *sign1*, *sign2*, *esp1*, *esp2*, *esp\_tmp*, *mant1*, *mant2*, *mant\_tmp*, *op1\_type*, *op2\_type* perchè utilizzati solo all’interno del processo “datapath”.
- Gli stati e *op1\_type*, *op2\_type*, *res\_type* sono stati definiti come “enumerazioni”.

A differenza di verilog e VHDL, in SystemC è necessario un file “main” che contenga il metodo *sc\_main* e che permetta di collegare il componente da testare con il testbench. In esso si utilizza *sc\_create\_vcd\_trace\_file* per salvare le tracce necessarie a lanciare una simulazione con tools come gtkwave. Per eseguire il componente bisogna usare i comandi:

- **make:** per compilare.
- **./bin/double\_multiplier\_RTL.x:** per eseguire il programma.
- **gtkwave/wave.vcd:** per lanciare la simulazione.

#### IV. TESTBENCH

Il **testbench in Verilog**, [Figura reffig:SIM1], aspetta un po di tempo, perchè altrimenti si verificherebbero problemi dovuti allo startup della FPGA nella simulazione post-sintesi, e poi esegue due volte il *double\_multiplier*, prima con due coppie di operandi che danno come risultato dei numeri normali, e poi con due coppie di operandi che danno come risultati dei casi speciali.

Il **testbench in SystemC** mette a disposizione tre thread da attivare togliendo i commenti nel costruttore del “TestbenchModule”:

- **targeted\_test:** test analogo a quello in Verilog. [Figura reffig:SIM2].
- **rnd\_test:** test che prova *TESTS\_NUM* moltiplicazioni generate casualmente tra un intervallo modificabile. [Figura reffig:SIM3].
- **run\_all:** che prova tutte le possibili combinazioni cioè  $2^{32} * 2^{32}$ . Si può limitare il numero di combinazioni evitando di contare il bit del segno, in quanto il calcolo è un semplice xor. Poi si possono escludere tutti i numeri denormalizzati. In ogni caso risulta troppo pesante per essere eseguito.

#### V. RISULTATI

##### A. Simulazioni con script TCL

##### B. Simulazione con testbench in Verilog

I test precedenti servivano ad assistere la progettazione, questo invece a verificare la correttezza del sistema. Sono infatti testati tutti i casi particolari e valori scelti arbitrariamente.

#### VI. CONCLUSIONI

##### RIFERIMENTI BIBLIOGRAFICI

- [1] “Hdl,” [https://en.wikipedia.org/wiki/Hardware\\_description\\_language](https://en.wikipedia.org/wiki/Hardware_description_language).
- [2] Accellera Systems Initiative *et al.*, “Systemc,” *Online, December*, 2013.
- [3] “Hls,” [https://en.wikipedia.org/wiki/High-level\\_synthesis](https://en.wikipedia.org/wiki/High-level_synthesis).
- [4] “Ieee 754,” [https://en.wikipedia.org/wiki/IEEE\\_754](https://en.wikipedia.org/wiki/IEEE_754).
- [5] “Ieee 754 multiplication,” [https://en.wikipedia.org/wiki/Single-precision\\_floating-point\\_format](https://en.wikipedia.org/wiki/Single-precision_floating-point_format).
- [6] “Vivado,” <https://www.xilinx.com/products/design-tools/vivado.html>.

#### APPENDICE



Name	Value	0.000 ns	500.000 ns	1.000.000 ns	1.500.000 ns	2.000.000 ns	2.500.000 ns	
clk	1							
rst	0							
ready	0							
op1[31:0]	1.25							
op2[31:0]	-inf.0							
res[31:0]	-inf.0							
done	0							
STATE[3:0]	X							
NEXT_STATE[3:0]	0							
op1[31:0]	00111111101000000000							
op2[31:0]	11111111100000000000							
res[31:0]	11111111100000000000							
sign1	0							
sign2	1							
esp1[9:0]	0001111111							
esp2[9:0]	0011111111							
mant1[23:0]	1010000000000000000000							
mant2[23:0]	1000000000000000000000							
esp_tmp[9:0]	0010000001							
op1_type[1:0]	0							
op2_type[1:0]	3							
res_type[1:0]	3							
mant_tmp[47:0]	1010000000000000000000							
norm_again	0							

Name	Value	0.000 ns	200.000 ns	400.000 ns	600.000 ns	800.000 ns	1.000.000 ns	1.200.000 ns	1.400.000 ns	1.600.000 ns	1.800.000 ns	2.000.000 ns	
clk	1												
rst	0												
ready	0												
> op1[31:0]	1.25												
> op2[31:0]	-inf.0												
> res[31:0]	-inf.0												
done	0												
> STATE[2:0]	0												
> NEXT_STATE[2:0]	0												
ready1	0												
ready2	0												
> res1[31:0]	5.0												
> res2[31:0]	-inf.0												
done1	0												
done2	0												
> op1_tmp[31:0]	1.25												
> op2_tmp[31:0]	-inf.0												






Figura 11. Simulazione double\_multiplier in Verilog con testbench




Figura 12. Simulazione double\_multiplier in SystemC con "targeted test"






Figura 13. Simulazione double\_multiplier in SystemC con “random test”