

- **pclk**: segnale di clock della periferica.
- **preset**: segnale di reset della periferica.

- **paddr:** indirizzo.
- **psel:** segnale che indica se la periferica è stata selezionata.
- **penable:** segnale che indica se la periferica è stata abilitata.
- **pwrite:** segnale che indica operazioni di scrittura (1) o lettura (0) sulla periferica.
- **pwdata:** dati sulla periferica da parte del Master.
- **pready:** segnale che indica che i dati per il Master sono pronti.
- **prdata:** dati sulla periferica per il Master.

### III. METODOLOGIA APPLICATA

#### A. Struttura progetto

- **Virtual\_Platform/**
  - **application/** cartella contenente il codice sorgente dell'applicazione.
  - **platform/** cartella contenente il codice sorgente di Splatters, del modulo `double_multiplier` e il `testbench`.
- **TLM/**
  - **UT/** progetto con modellazione TLM Untimed.
  - **LT/** progetto con modellazione TLM Loosely Timed.
  - **AT4/** progetto con modellazione Approximately Timed.
  - **RTL/** progetto con modellazione a livello RT. Questa versione è funzionalmente equivalente a quella dell'altro report, ma col `testbench` adattato per essere coerente con quello usato per le modellazioni TLM.
  - **script.sh** piccolo script per eseguire in automatico in tutte le cartelle i comandi `make`, `make clean` e l'esecuzione con `time`.
  - Ogni progetto presenta la seguente struttura:
    - \* **Makefile:** tool per la compilazione automatica del progetto. Richiede che la variabile d'ambiente `SYSTEMC_HOME` contenga il path alla libreria di SystemC.
    - \* **include:** contiene gli headers del progetto.
    - \* **src:** contiene i file sorgenti del progetto.
    - \* **bin:** contiene l'eseguibile generato dopo la compilazione.
    - \* **obj:** contiene i file oggetto generati dopo la compilazione.

#### B. Virtual Platform

1) *Procedimento:* Per prendere dimestichezza con la piattaforma è stato prima integrato il modulo di moltiplicazione IEEE754 scritto in verilog sulla periferica 3. Per fare ciò è stato creato un wrapper in hardware con l'interfaccia APB slave per poterlo fare comunicare con il resto della piattaforma e un driver per poterlo utilizzare a livello software. Poi è stato integrato il modulo d'interesse cioè `double_multiplier` sulla periferica 4. Entrambi i codici sono stati testati eseguendo due semplici moltiplicazioni dove un operando è stato letto da input

2) *Wrapper double\_multiplier:* I segnali del bus APB sono stati collegati nel seguente modo al `double_multiplier`:

- **pclk:** collegato a `clk`.
- **preset:** collegato a `reset`.
- **paddr:** non utilizzato.
- **psel:** non utilizzato.
- **penable:** utilizzato nella EFSM.
- **pwrite:** non utilizzato.
- **pwdata:** utilizzato nella EFSM per prelevare gli operandi.
- **pready:** utilizzato nella EFSM per indicare che su **prdata** è presente un risultato.
- **prdata:** utilizzato nella EFSM per inviare il risultato al master.

Sono stati inoltre usati i seguenti segnali intermedi:

- **op1, op2:** collegati alle porte **op1** e **op2** del `double_multiplier` e utilizzati per inviare gli operandi.
- **res:** collegato alla porta **res** del `double_multiplier` e utilizzato per ricevere il risultato delle moltiplicazioni.
- **op1\_tmp, op2\_tmp, op3\_tmp, op4\_tmp:** utilizzati per memorizzare i valori degli operandi letti dal bus e poi inviarli a **op1** e **op2**.
- **res\_tmp:** utilizzato per memorizzare il valore del secondo risultato da **res** e inviarlo al momento giusto sul bus.
- **ready, done:** utilizzati per il protocollo di handshake col `double_multiplier`
- **STATE, NEXT\_STATE:** utilizzati per rappresentare lo stato presente e lo stato prossimo della FSM.

Avendo scelto di leggere gli operandi (e scrivere i risultati) su cicli di clock consecutivi si è stati costretti ad utilizzare molti registri per memorizzare i valori temporanei. Si può migliorare questo aspetto utilizzando *ready* e *done* diversi per le due moltiplicazioni all'interno di `double_multiplier`. Il wrapper è descritto grazie alla EFSM [Figura ??] la quale è formata da 14 stati:

- **ST\_WAIT1:** stato di partenza. Qui vengono resettati i segnali interni e gli output a zero. In caso di segnale *preset* a 1 si torna in questo stato. In caso di segnale *penable* a 1, il master avrà pubblicato il valore del primo input in *pwdata* e quindi si passa a **ST\_READ1**.
- **ST\_READ1:** qui si salva il valore di *pwdata* in *op1\_tmp*. In caso di segnale *penable* a 0 si passa a **ST\_WAIT2**.
- **ST\_WAIT2:** qui si attende che venga inviato l'operando successivo. In caso di segnale *penable* a 1, il master avrà pubblicato il valore del secondo input in *pwdata* e quindi si passa a **ST\_READ2**.
- **ST\_READ2:** qui si salva il valore di *pwdata* in *op2\_tmp*. In caso di segnale *penable* a 0 si passa a **ST\_WAIT3**.
- **ST\_WAIT3:** qui si attende che venga inviato l'operando successivo. In caso di segnale *penable* a 1, il master avrà pubblicato il valore del terzo input in *pwdata* e quindi si passa a **ST\_READ3**.
- **ST\_READ3:** qui si salva il valore di *pwdata* in *op3\_tmp*. In caso di segnale *penable* a 0 si passa a **ST\_WAIT4**.
- **ST\_WAIT4:** qui si attende che venga inviato l'operando successivo. In caso di segnale *penable* a 1, il master avrà pubblicato il valore del quarto input in *pwdata* e quindi si passa a **ST\_READ4**.

- **ST\_READ4:** qui si salva il valore di *prdata* in *op4\_tmp*. Ora sono stati raccolti tutti gli operandi per *double\_multiplier* quindi si passa direttamente a *ST\_ELAB1*.
- **ST\_ELAB1:** qui si passano i primi due operandi a *double\_multiplier* e poi si passa a *ST\_ELAB2*.
- **ST\_ELAB2:** qui si passano gli altri due operandi a *double\_multiplier* e si rimane in attesa che *done* diventi 1 per poi passare a *ST\_RET0*.
- **ST\_RET0:** qui si inserisce su *prdata* il valore di *res* e si pone *pready1* a 1, per indicare al Master che è pronto il primo risultato. Poi si passa a *ST\_RET1*.
- **ST\_RET1:** qui si salva in *res\_tmp* il risultato della seconda moltiplicazione ottenuto da *double\_multiplier* e si resta in attesa che il master abbia letto il valore del primo risultato. Quando *penable* diventa 0 allora il Master avrà letto il primo risultato e si passa in *ST\_WAIT5*.
- **ST\_RET0:** qui si pone *pready* a 0 e si aspetta che il Master richieda il secondo risultato. Quando *penable* diventa 1 allora si passa in *ST\_RET2*.
- **ST\_RET1:** qui si inserisce su *prdata* il valore di *res* e si resta in attesa che il master abbia letto il valore del secondo risultato. Quando *penable* diventa 0 allora il Master avrà letto il primo risultato e si passa in *ST\_WAIT1*.

3) *Driver double\_multiplier:* Per utilizzare il *double\_multiplier* è stata aggiunta una routine all'interno del file */application/src/routines.c* chiamata *double\_multiplier*. La comunicazione tra master e slave è descritta dal sequence diagram in figura ???. Sostanzialmente il master invia uno alla volta gli operandi di 32 bit e poi resta in attesa che *pready* diventi 1. Lo slave nel frattempo salva gli operandi in registri, dopodichè li invia nel giusto ordine a *double\_multiplier* e attende che *done* diventi 1. A questo punto invia al master il primo risultato e imposta *pready* a 1 e poi si salva il secondo in un registro. Il master si salva il valore del primo risultato e poi pone *penable* a 0 per dire allo slave che ha ricevuto il dato, il quale di conseguenza imposta *pready* a 0. Dopodichè il master imposta *penable* a 1 per dire allo slave che è pronto a ricevere il secondo risultato e si mette in attesa che *pready* diventi 1. Lo slave analogamente a prima invierà il risultato e porrà *pready* a 1 sbloccando il master che si salverà il risultato e metterà *pready* a 0 permettendo così allo slave di ritornare allo stato iniziale.

### C. SystemC TLM

1) *Procedimento:* È stato descritto il *double\_multiplier* a livello TLM nei diversi stili, untimed, loosely-timed, approximately-timed, raffinando via via la notazione di tempo e adattato il testbench RTL per rendere più significativo il confronto. In ogni progetto dentro il file "define.hh" si può attivare la modalità debug in cui viene testato il *double\_multiplier* con degli operandi scelti arbitrariamente e stampati dei messaggi per controllare il corretto funzionamento (figure ...). Se la modalità di debug è disattiva tutti i progetti eseguiranno TESTNUM volte *double\_multiplier* con operandi generati randomicamente.

Con lo script messo a disposizione è possibile eseguire con l'argomento:

- **clean** il comando make clean in ogni directory, per eliminare i file sorgenti ed eseguibili.
- **make** il comando make in ogni directory, per eseguire la compilazione.
- **time** per eseguire sequenzialmente gli eseguibili con il comando *time* per ricavare il tempo di esecuzione delle simulazioni.

Come valore di **timing\_annotation** è stato utilizzato 100ns, valore ricavato

## IV. RISULTATI

1) *Simulazione e testbench sulla VirtualPlatform:* Il main del software legge un valore dal modulo I/O e chiama il driver di *double\_multiplier* per eseguire la moltiplicazione con l'operando letto e altri 3 scelti arbitrariamente. Una volta ottenuto i risultati vengono poi trasmessi per essere letti in simulazione del testbench. (Nel main è anche presente la possibilità di utilizzare gli stessi operandi per eseguire due moltiplicazioni separate col driver *float\_multiplier*). Nel testbench scritto in verilog viene caricato il codice del software nella ROM, inviato un valore sul bus, che verrà poi utilizzato come operando e infine stampati i due risultati ottenuti. Nelle figure ??? è possibile guardare la simulazione.

2) *TLM:* In figura ... si vede che, come previsto, con l'aumentare dell'accuratezza temporale aumenta anche il tempo di simulazione. Si nota che fra lo stile untimed e loosely-timed non cambia molto, ma tra la versione più accurata TLM cioè approximately-timed e quella RTL c'è una grossa differenza.

## V. CONCLUSIONI APPENDICE




Figura 2: EFSM del wrapper di *double\_multiplier*

??????????

??????????