Disciplina: PCS 3335 – Laboratório Digital A	
Prof.: Glauber De Bona	<b>Data</b> : 22/03
Turma: Glauber - T04	Bancada: 08
Membros:	
11261531 - Enzo Bustos Da Silva	
10379694 - Davi Augusti Bandeira	



# Experiência 02 Circuitos Combinatórios

## 1. Introdução

A Experiência 2 visa introduzir ao aluno como sintetizar um circuito combinatório de 4 variáveis a partir de sua tabela verdade, com o fim de simplificá-lo utilizando o Mapa de Karnaugh. Ademais, os alunos realizarão testes, tanto na ferramenta Quartus quanto no painel de montagem, para observar os resultados obtidos.

## 2. Objetivo

O objetivo desta experiência é testar a síntese do circuito combinatório em questão tanto pelo Quartus, quanto pelo painel de montagem, utilizando os componentes TTL.

#### 3. Planejamento

A1	Α0	B1	В0	Z
0	0	0	0	1
0	0	0	1	0
0	0	1	0	1
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	1
1	1	0	0	1
1	1	0	1	1
1	1	1	0	0
1	1	1	1	1


A tabela verdade acima foi completada nos valores correspondentes às linhas 8 até 14 utilizando a dezena e unidade do NUSP 10379694, o qual em binário, assim 94 em binário corresponde a 1011110.

- 1. Projeto do circuito com CIs TTL
  - a. A síntese da saída (Z) em função das entradas A e B resulta na equação lógica e mapa de Karnaugh a seguir:


$$Z = F(A1, A0, B1, B0) = A0'B0' + A1'B1 + B1B0 + A1A0B1'$$

Мар								
	$\overline{C}.\overline{D}$	$\overline{C}.D$	C.D	$C.\overline{D}$				
$\overline{A}.\overline{B}$	1	0	1	1				
$\overline{A}$ .B	0	0	1	1				
A.B	1	1	1	0				
$A.\overline{B}$	1	0	1	1				

- b. Segundo os Datasheets de CIs TTL obtemos que (usados também na experiência anterior):
  - i. TTL 7404 Porta NOT
  - ii. TTL 7408 Porta AND
  - iii. TTL 7432 Porta OR
  - iv. Montagem do circuito na plataforma Quartus:



c. Carta de Tempo resultante da simulação no Quartus:




d. Para a montagem do circuito fizemos uma montagem gradual,

utilizando as saídas das portas AND como sinais intermediários e verificando a integridade de cada uma dessas saídas.

#### 2. Implementação do Circuito

a. Cada parte do circuito foi integrada em um único circuito, as entradas e saídas foram conectadas aos LEDs e em conjunto com o professor foi averiguada a correta montagem do circuito por meio da conferência da Tabela-Verdade



b. A montagem inicial do circuito apresentou um erro devido ao componente TTL 7404 (Porta NOT) que foi instalado na parte mais a esquerda no Painel de Montagens e apresentava um defeito em uma das "pernas". O erro só foi identificado após o desmanche do circuito inicial e remontagem e, após corrigido, foi verificado junto ao professor que o circuito correspondia à Tabela-Verdade.

#### 3. Desafio


a. O Desafio consistia em montar a função lógica correspondente à Tabela-Verdade na forma de Produto de Somas, usando o mesmo mapa de Karnaugh obtido anteriormente, fizemos o agrupamento dos mintermos e obtemos a seguinte equação lógica:

$$Z = (A_{1} + A_{0} + B_{1} + \overline{B_{0}}) \cdot (A_{1} + \overline{A_{0}} + B_{1} + B_{0}) \cdot (A_{1} + \overline{A_{0}} + B_{1} + \overline{B_{0}}) \cdot (\overline{A_{1}} + A_{0} + B_{1} + \overline{B_{0}}) \cdot (\overline{A_{1}} + \overline{A_{0}} + \overline{B_{1}} + \overline{B_{0}}) \cdot (\overline{A_{1}} + \overline{A_{0}} + \overline{B_{1}} + \overline{B_{0}})$$

b. Essa equação pode ser simplificada para:

$$Z = (\overline{A_1} + \overline{A_0} + \overline{B_1} + B_0) \cdot (A_1 + \overline{A_0} + B_1) \cdot (A_0 + B_1 + \overline{B_0})$$

c. O Circuito na forma POS pode está descrito na figura abaixo:



(+ significativo)  $A \rightarrow D$  (- significativo)