CI DIGITAL

MPPT

RESULTADOS DA VERIFICAÇÃO

Grupo:

- ENZO CARVALHO
- GABRIEL MARCARINI CARAMURU
- LUCAS ALEXANDRE TAVARES

Data: 28 de Outubro de 2026

Rev.: 1.0

1. Document Versions

Número da Versão	Data	Autor	Sumário de Mudanças
1.0	07/10/2026	Gabriel Marcarini Caramuru	Criação do arquivo de Resultados de Verificação e adição dos resultados para Sample Formatter e Signal Processing

2. Scope

O escopo deste documento é mostrar os resultados da verificação dos blocos do projeto RTL do MPPT.

3. Testplan

Os planos de verificação foram adicionados no repositório, dentro da pasta de cada bloco (Repositório).

4. SPI

Foram executados os casos de teste definidos no plano de verificação (spi_controller). A execução apresentou mensagens PASSED para todos os testes reportados pelo testbench, sem ocorrência de mensagens FAILED ou erros de simulação. A estratégia de auto-verificação por loopback e assertions funcionou perfeitamente, cobrindo todos os cenários previstos.

ID	Caso de teste	Resultado
3.1	Basic Initialization and Reset (Smoke Test)	PASS
3.2	Clock Divider Verification (CLK_DIV)	PASS
3.3	SPI Protocol Modes Validation (CPOL & CPHA)	PASS
3.4	Data Integrity and Loopback (Full-Duplex)	PASS
3.5	Handshake & Protocol Timing Constraints	PASS

5. Sample Formater

Foram executados os casos de teste definidos no plano de verificação. A execução apresentou mensagens PASSED para todos os testes reportados pelo testbench, sem ocorrência de mensagens FAILED ou erros de simulação. Contudo, foi identificado uma pendência no caso 3.5, por meio de uma verificação visual das formas de onda.

Tabela de Resultados

ID	Caso de teste	Resultado
3.1	Reset e inicialização	PASS
3.2	Formatação de tensão	PASS
3.3	Formatação de corrente	PASS
3.4	Extensão para 16 bits	PASS
3.5	Canal inválido	PASS*
3.6	Valor mínimo do ADC	PASS
3.7	Valor máximo do ADC	PASS
3.8	Frames consecutivos	PASS
3.9	Frames aleatórios	PASS
3.10	Temporização de sample_valid	PASS
3.11	Transições da FSM	PASS
3.12	Ausência de entrada válida	PASS

A execução da simulação demonstrou resultado funcional satisfatório para os cenários testados, incluindo reset, formatação de tensão e corrente, extensão dos dados, valores extremos do ADC, processamento de frames consecutivos, frames aleatórios, transições da FSM e comportamento em estado ocioso.

O testbench reportou aprovação em todos os casos executados e a simulação foi finalizada normalmente. A estratégia de verificação também foi complementada por assertions destinadas à verificação do reset, temporização de sample_valid e transições da FSM.

Entretanto, foi identificada uma pendência no caso de canal inválido (3.5): embora as saídas não sejam modificadas, através da visualização das ondas, foi identificado que o requisito de *sample_valid* = 0 estabelecido no testplan não foi atendido. Dessa forma, recomenda-se ajustar o RTL, conforme o comportamento funcional desejado, antes de considerar esse requisito totalmente verificado.

Para a verificação de código, observou-se que foi atingido tudo que era necessário e encontrando uma declaração de “default” implícita no RTL do bloco. O resultado pode ser encontrado no repositório, nele é possível ver a cobertura completa. Uma observação importante a se fazer é que a parte de código que não foi coberta era esperada, pois são os casos de erro da verificação apresentada na tabela anterior, como não houve erro o código não passou por esses caminhos.

6. Signal Processing

Foram executados os casos de teste definidos no plano de verificação. A execução apresentou mensagens PASSED para todos os testes reportados pelo testbench, sem ocorrência de mensagens FAILED ou erros de simulação.

Tabela de Resultados

ID	Caso de teste	Resultado
3.1	Reset e inicialização	PASS
3.2	Processamento de uma amostra	PASS
3.3	Preenchimento do pipeline	PASS
3.4	Janela deslizante	PASS
3.5	Entradas constantes	PASS*
3.6	Rampa crescente	PASS
3.7	Rampa decrescente	PASS
3.8	Valores máximos	PASS
3.9	Valores mínimos	PASS
3.10	Amostras aleatórias	PASS
3.11	Temporização de signal_valid	PASS

3.12	Transações consecutivas	PASS

A verificação funcional do bloco *signal_processing* apresentou resultado satisfatório para todos os cenários executados. Todas as comparações realizadas pelo modelo de referência resultaram em PASS, não sendo observados erros durante a simulação.

Para a verificação de código, observou-se que foi atingido tudo que era necessário e encontrando uma declaração de “default” implícita no RTL do bloco. O resultado pode ser encontrado no repositório, nele é possível ver a cobertura completa. Uma observação importante a se fazer é que a parte de código que não foi coberta era esperada, pois são os casos de erro da verificação apresentada na tabela anterior, como não houve erro o código não passou por esses caminhos.

7. MPPT Core

A verificação do bloco MPPT Core foi realizada por meio de prova formal. Todas as 10 assertions criadas foram provadas, sem ocorrência de contraexemplos, e todos os 24 cover points definidos foram alcançados, confirmando que os cenários de interesse são atingíveis pelo RTL.


Tabela de Resultados

Métrica	**Resultado**
Assertions provadas	10 / 10
Cover points cobertos	24 / 24
Stimuli coverage	100%*
COI (Cone of Influence) coverage	80%
Proof Core coverage	79%

Após a exclusão de trechos de código naturalmente inalcançáveis (unreachable), como os ramos *default* implícitos.

A cobertura de stimuli atingiu 100% após a exclusão dos trechos de código inalcançáveis, como os ramos *default*, que não podem ser exercitados por nenhuma entrada válida do bloco. Isso indica que todo o código alcançável do RTL é efetivamente exercitado pelas restrições (constraints) aplicadas ao ambiente de prova.

A cobertura de COI ficou em 80% e a de proof core em 79%.



8. Duty Controller

A verificação do bloco Duty Controller foi realizada por meio de prova formal. Todas as 12 assertions criadas foram provadas, sem ocorrência de contraexemplos, e todos os 38 cover points definidos foram alcançados, confirmando que os cenários de interesse são atingíveis pelo RTL.

Tabela de Resultados

Métrica	Resultado
Assertions provadas	12 / 12
Cover points cobertos	38 / 38
Stimuli coverage	87%
COI (Cone of Influence) coverage	83%
Proof Core coverage	63%

A cobertura de stimuli foi de 87% e a cobertura de COI foi de 83%, indicando que a maior parte do RTL está no cone de influência das assertions. A cobertura de proof core foi de 63%, o que mostra que uma parcela menor da lógica contribuiu de fato para

as provas concluídas. O resultado formal é satisfatório para as propriedades especificadas.

9. PWM Generator

A verificação do bloco PWM Generator foi realizada por meio de prova formal. Das 11 assertions criadas, 10 foram provadas. Dos 27 cover points definidos, 26 foram alcançados. Há, portanto, uma assertion não provada e um cover point não coberto, descritos a seguir.

Tabela de Resultados

Métrica	Resultado
Assertions provadas	10 / 11
Cover points cobertos	26 / 27
Stimuli coverage	93%
COI (Cone of Influence) coverage	100%
Proof Core coverage	90,3%

A cobertura de COI atingiu 100%, o que indica que todo o RTL do bloco está no cone de influência das assertions e que nenhuma lógica ficou sem ser observada pelas propriedades. A cobertura de proof core foi de 90,3%, o que mostra que a maior parte da lógica contribuiu de fato para as provas concluídas. A cobertura de stimuli foi de 93%.

10. Observações

A síntese, constraints e reports gerados podem ser encontrados no repositório, assim como demais arquivos.