CI DIGITAL

MPPT

RESULTADOS DA VERIFICAÇÃO

Grupo:

- ENZO
- GABRIEL MARCARINI CARAMURU
- LUCAS

Data: 28 de Outubro de 2026

Rev.: 1.0

1. Document Versions

Número da Versão	Data	Autor	Sumário de Mudanças
1.0	07/10/2026	Gabriel Marcarini Caramuru	Criação do arquivo de Resultados de Verificação e adição dos resultados para Sample Formatter e Signal Processing

2. Acronyms

ASIC	Application Specific Integrated Circuit
FSM	Finite State Machine
HDL	Hardware Description Language
CLK	System clock signal

3. Scope

O escopo deste documento é mostrar os resultados da verificação dos blocos do projeto RTL do MPPT.

4. Testplan

Os planos de verificação foram adicionados no repositório, dentro da pasta de cada bloco (Repositório).

5. SPI

O

6. Sample Formater

Foram executados os casos de teste definidos no plano de verificação. A execução apresentou mensagens PASSED para todos os testes reportados pelo testbench, sem ocorrência de mensagens FAILED ou erros de simulação. Contudo, foi identificado uma pendência no caso 3.5, por meio de uma verificação visual das formas de onda.

Tabela de Resultados

ID	Caso de teste	Resultado
3.1	Reset e inicialização	PASS
3.2	Formatação de tensão	PASS
3.3	Formatação de corrente	PASS
3.4	Extensão para 16 bits	PASS
3.5	Canal inválido	PASS*
3.6	Valor mínimo do ADC	PASS
3.7	Valor máximo do ADC	PASS
3.8	Frames consecutivos	PASS
3.9	Frames aleatórios	PASS
3.10	Temporização de sample_valid	PASS
3.11	Transições da FSM	PASS
3.12	Ausência de entrada válida	PASS

A execução da simulação demonstrou resultado funcional satisfatório para os cenários testados, incluindo reset, formatação de tensão e corrente, extensão dos dados, valores extremos do ADC, processamento de frames consecutivos, frames aleatórios, transições da FSM e comportamento em estado ocioso.

O testbench reportou aprovação em todos os casos executados e a simulação foi finalizada normalmente. A estratégia de verificação também foi complementada por assertions destinadas à verificação do reset, temporização de sample_valid e transições da FSM.

Entretanto, foi identificada uma pendência no caso de canal inválido (3.5): embora as saídas não sejam modificadas, através da visualização das ondas, foi identificado que o requisito de *sample_valid* = 0 estabelecido no testplan não foi atendido. Dessa forma, recomenda-se ajustar o RTL, conforme o comportamento funcional desejado, antes de considerar esse requisito totalmente verificado.

Para a verificação de código, observou-se que foi atingido tudo que era necessário e encontrando uma declaração de “default” implícita no RTL do bloco. O resultado pode ser encontrado no repositório, nele é possível ver a cobertura completa. Uma observação importante a se fazer é que a parte de código que não foi coberta era esperada, pois são os casos de erro da verificação apresentada na tabela anterior, como não houve erro o código não passou por esses caminhos.

7. Signal Processing

Foram executados os casos de teste definidos no plano de verificação. A execução apresentou mensagens PASSED para todos os testes reportados pelo testbench, sem ocorrência de mensagens FAILED ou erros de simulação.

Tabela de Resultados

ID	Caso de teste	Resultado
3.1	Reset e inicialização	PASS
3.2	Processamento de uma amostra	PASS
3.3	Preenchimento do pipeline	PASS
3.4	Janela deslizante	PASS
3.5	Entradas constantes	PASS*

3.6	Rampa crescente	PASS
3.7	Rampa decrescente	PASS
3.8	Valores máximos	PASS
3.9	Valores mínimos	PASS
3.10	Amostras aleatórias	PASS
3.11	Temporização de signal_valid	PASS
3.12	Transações consecutivas	PASS

A verificação funcional do bloco *signal_processing* apresentou resultado satisfatório para todos os cenários executados. Todas as comparações realizadas pelo modelo de referência resultaram em PASS, não sendo observados erros durante a simulação.

Para a verificação de código, observou-se que foi atingido tudo que era necessário e encontrando uma declaração de “default” implícita no RTL do bloco. O resultado pode ser encontrado no repositório, nele é possível ver a cobertura completa. Uma observação importante a se fazer é que a parte de código que não foi coberta era esperada, pois são os casos de erro da verificação apresentada na tabela anterior, como não houve erro o código não passou por esses caminhos.

8. MPPT Core

O

9. Duty Controller

O

10. PWM Generator

O

11. Observações

A síntese, constraints e reports gerados podem ser encontrados no repositório.