CI DIGITAL

MPPT

ESPECIFICAÇÃO

Grupo:

- ENZO
- GABRIEL MARCARINI CARAMURU
- LUCAS

Data: 28 de Outubro de 2026

Rev.: 1.3

1. Document Versions

Número da Versão	Data	Autor	Sumário de Mudanças
1.0	07/07/2026	Gabriel Marcarini Caramuru	Criação do arquivo de Especificação
1.1	10/09/2026	Gabriel Marcarini Caramuru	Adição das especificações para MPPT Core, Duty Controller e PWM Generator
1.2	30/09/2026	Enzo	Adição das especificações para SPI, Sample Formatter e Signal Processing
1.3	28/10/2026	Gabriel Marcarini Caramuru	Ajustes de data e formatação

2. Acronyms

ASIC	Application Specific Integrated Circuit
FSM	Finite State Machine
HDL	Hardware Description Language
CLK	System clock signal

3. Scope

O escopo deste documento é descrever e especificar os blocos do projeto RTL do MPPT.

4. SPI

O SPI Controller é responsável por gerenciar a comunicação serial síncrona com dispositivos externos (como ADCs), implementando flexibilidade de parâmetros de clock e modos de operação configuráveis.

O bloco recebe o sinal de clock principal (CLK), o reset assíncrono (RST_N), o comando de inicialização (START), os dados paralelos para transmissão (SDO_DATA), e o sinal de entrada de dados seriais (SDI). É parametrizável para suportar diferentes larguras de dados (DATA_WIDTH), polaridade e fase de clock (CPOL e CPHA), além de um divisor de clock interno (CLK_DIV) para adequar a velocidade de barramento.

O controle da transmissão é executado por uma máquina de estados finitos (FSM) dividida em cinco etapas (IDLE, CS_SETUP, TRANSFER, CS_HOLD e IDLE_GAP):

ST_IDLE: Aguarda o comando START para carregar o registrador de deslocamento de transmissão (tx_shift), zerar a recepção (rx_shift) e iniciar o ciclo ativando o sinal BUSY.


ST_CS_SETUP: Gerencia o tempo de setup do chip select (CS_N), preparando a primeira borda de dados conforme a configuração de CPHA.

ST_TRANSFER: Realiza a amostragem síncrona dos bits de entrada a partir do sinal SDI para o registrador rx_shift e desloca os dados de saída em SDO, decrementando o contador de bits (bit_cnt) até concluir o quadro.

ST_CS_HOLD e ST_IDLE_GAP: Garantem os tempos de guarda para desativar o sinal de seleção de chip (CS_N) após o término da transferência.

Por fim, o bloco disponibiliza o resultado completo da recepção no barramento paralelo SDI_DATA, sinalizando a conclusão da operação por meio de um pulso em DONE e retornando ao estado de repouso.

Diagrama de Bloco



Pinout

Nome	Função
CLK	Clock
RST_N	Reset ativo em nível baixo
START	Inicia uma transmissão SPI
SDO_DATA	Dados que serão enviados pelo SPI
SDI	Dado recebido do dispositivo escravo
SDI_DATA	Dados completos recebidos do escravo após o término da transferência
BUSY	Indica que uma transmissão está em andamento
DONE	Indica que a transferência terminou
SCLK	Clock SPI
SDO	Dado enviado para o escravo
CS_N	Chip Select ativo em nível baixo

5. Sample Formater


O Sample Formatter é responsável por receber os quadros de dados brutos provenientes da interface SPI, realizar a separação e o alinhamento dos canais de tensão e corrente, e disponibilizar os dados formatados com larguras de bits padronizadas para os blocos seguintes.

O bloco recebe o sinal de clock (clk), o reset (rst_n), e os sinais da interface SPI compostos pelo quadro de dados (spi_frame_rx) e pelo indicador de validade (spi_data_valid). A partir disso, uma máquina de estados gerencia a leitura do quadro, extraindo o identificador do canal (Channel ID) e a amostra do ADC.

O processamento inclui o alinhamento e o zero-padding dinâmico dos dados para adequá-los à largura de saída configurada (OUT_WIDTH). Em seguida, os valores são direcionados para os registradores de saída correspondentes (v_sample_out para tensão e i_sample_out para corrente), de acordo com os IDs configurados nos parâmetros (CH_V_ID e CH_I_ID).

O sinal sample_valid é gerado em pulso para indicar à lógica externa que um novo dado processado e formatado está pronto para consumo.

Diagrama de Bloco



Pinout

Nome	Função
clk	Clock
rst_n	Reset ativo em nível baixo
spi_frame_rx	Frame completo de 16-bit
spi_data_valid	Pulso indicador de dado pronto da SPI
v_sample_out	Amostra formatada de Tensão
i_sample_out	Amostra formatada de Corrente
sample_valid	Pulso de 1 ciclo indicando nova amostra pronta

6. Signal Processing


O Signal Processing é responsável por filtrar, suavizar e condicionar as amostras brutas de tensão e corrente recebidas do formatador, reduzindo ruídos de alta frequência e melhorando a precisão das leituras utilizadas pelo núcleo de controle MPPT.

O bloco recebe o sinal de clock (clk), o reset (rst), o sinal de validação da amostra (sample_valid), além das amostras atuais de tensão e corrente formatadas. O processamento geralmente emprega filtros digitais (como filtros de média móvel ou IIR/FIR de baixa ordem) implementados por meio de lógica sequencial e aritmética dedicada.

A máquina de estados ou o pipeline interno sincroniza a chegada de novos dados, executa as operações de filtragem e armazena os resultados intermediários. O valor de controle gerado pelo bloco disponibiliza as amostras tratadas e filtradas (v_signal_out e i_signal_out), garantindo que o sistema opere com sinais estáveis e livres de oscilações espúrias.

O sinal signal_valid indica à lógica externa que o ciclo de filtragem foi concluído e que os novos dados filtrados estão disponíveis para o próximo estágio.

Diagrama de Bloco



Pinout

Nome	Função
clk	Clock
rst_n	Reset ativo em nível baixo
v_sample_out	Amostra de Tensão vinda do Formatter
i_sample_out	Amostra de Corrente vinda do Formatter
sample_valid	Pulso indicador de nova amostra pronta

v_signal_out	Tensão filtrada
i_signal_out	Corrente filtrada
signal_valid	Pulso indicando que a média foi atualizada

7. MPPT Core

O MPPT Core é responsável por implementar a lógica de Maximum Power Point Tracking (MPPT), determinando a ação que deve ser aplicada ao duty cycle de um conversor de potência a partir dos valores de tensão (V) e corrente (I) medidos.

O bloco recebe o sinal de clock (clk), o reset (rst), o sinal valid_signal, que indica a chegada de uma nova amostra válida, e os valores atuais de tensão e corrente. A partir desses valores é calculada a potência instantânea.

O processamento é realizado por meio de uma máquina de estados, que compara os valores atuais de tensão e potência com os valores armazenados anteriormente. Com base nessas comparações, o bloco determina se o valor de referência de tensão deve ser aumentado ou reduzido e, consequentemente, qual ação deve ser aplicada ao duty cycle.

O sinal valid_signal é utilizado para identificar uma nova amostra válida por meio da detecção de sua borda de subida. Dessa forma, a máquina de estados inicia um novo processamento somente quando uma nova amostra é identificada.


O parâmetro delta_ref é utilizado para determinar a magnitude da alteração da tensão de referência.

O valor de controle gerado pelo bloco é disponibilizado em Dc_out, que indica a ação a ser realizada pelo Duty Controller:

- 00 → diminuir o duty cycle;
- 01 → aumentar o duty cycle;
- 10 → manter o duty cycle.

O sinal valid_end_cycle indica à lógica externa que o processamento do ciclo atual foi finalizado.

Diagrama de Bloco



Pinout

Nome	Função
clk	Clock
rst	Reset
valid_signal	Entrada que indica um sinal válido para início da lógica
V	Entrada com o valor de tensão atual
I	Entrada com o valor de corrente atual
Dc_out	Saída que indica a ação de controle para duty_controller
valid_end_cycle	Saída que indica para a FSM "mãe" que o ciclo foi finalizado
delta_ref*	Variável que contém o fator de alteração das operações
V_newer*	Variável com o valor de tensão atual que será armazenada para atualizar V_older no próximo ciclo
V_ref_newer*	Váriavel com o valor de tensão de referência nova que será armazenada para atualizar V_ref_older no próximo ciclo
P_newer*	Variável com o valor da potência nova

	que será armazenada para atualizar P_older no próximo ciclo

*Essas entradas e saídas são para futura comunicação com o bloco de memória

A máquina de estados inicia no estado IDLE, aguardando a identificação de uma nova amostra válida. Quando valid_pulse é detectado, a potência atual é comparada com a potência anterior.

Caso a potência seja diferente, o processamento segue para a análise da relação entre as variações de potência e tensão. A partir dessa comparação, o bloco determina se a tensão de referência deve ser aumentada ou reduzida.


Nos estados PGVG_PLGL e PGVL_PLVG, a tensão de referência é alterada utilizando delta_ref. Posteriormente, os estados V_ref_G ou V_ref_L determinam a ação correspondente sobre o duty cycle.

Ao chegar ao estado END, os valores atuais são armazenados como valores anteriores para o próximo ciclo:

- V_newer → V_older
- V_ref_newer → V_ref_older
- P_newer → P_older

Nesse estado também é disponibilizado o resultado em Dc_out e o sinal valid_end_cycle é ativado para indicar o término do processamento.

FSM



Estado	Ação
000 (IDLE)	- Verifica se houve condição de início de lógica - Verifica alteração da potência
001 (P_DIFF)	- Verifica qual o caso de mudança de potência
010 (PGVG_PLGL)	- Calcula V_ref_newer como: V_ref_newer = V_ref_older + delta_ref
011 (PGVL_PLVG)	- Calcula V_ref_newer como: V_ref_newer = V_ref_older - delta_ref
100 (V_ref_L)	- Atualiza a saída para: Dc_out = 2'b01
101 (V_ref_G)	- Atualiza a saída: Dc_out = 2'b00
110 (END)	- Atualiza as variáveis: V_older <= V_newer V_ref_older <= V_ref_newer P_older <= P_newer

8. Duty Controller


O Duty Controller é responsável por atualizar o valor de controle da largura de pulso (duty cycle) utilizado pelo PWM Generator. O bloco recebe o sinal de controle Dc_in, que indica a ação a ser realizada sobre o duty cycle, e o sinal valid_input, que indica quando o valor de Dc_in é válido para processamento.

O módulo utiliza o valor anterior do duty cycle, armazenado em D_older, como referência para calcular o novo valor de saída. A alteração realizada é determinada pela constante delta_d, definida internamente no bloco e utilizada como fator de incremento ou decremento do duty cycle.

O sinal clk fornece a referência temporal para o funcionamento do bloco, enquanto o rst é utilizado para inicializar o circuito em um estado conhecido. O processamento de Dc_in ocorre quando o sinal valid_input indica que a entrada é válida.

O resultado do processamento é disponibilizado em D_out, que contém o novo valor de controle da largura de pulso e pode ser utilizado como entrada para o PWM Generator

Diagrama de Bloco



Pinout

Nome	Funçãr
clk	Clock
rst	Reset
Dc_in	Entrada que indica a ação de controle
valid_input	Entrada que indica a validade de Dc_in
D_out	Saída que contém o valor de controle de largura de pulso do PWM
delta_d*	Variável que contém o fator de alteração das operações
D_older*	Variável que contém o último valor de D_out

*Essas entradas e saídas são para futura comunicação com o bloco de memória

9. PWM Generator

O PWM Generator é responsável por gerar uma onda de modulação por largura de pulso (PWM – Pulse Width Modulation) a partir de um sinal de controle de entrada. O


bloco recebe o sinal de clock (clk), o reset (rst) e o valor de controle D_in, que determina a largura do pulso, ou seja, o duty cycle do sinal PWM.

A cada ciclo de operação, o módulo compara o valor de D_in com um contador interno para determinar o estado da saída pwm_out. Dessa forma, a largura do período em nível lógico alto da saída é proporcional ao valor aplicado em D_in, permitindo controlar a potência média entregue à carga.

O sinal rst é utilizado para inicializar o circuito e colocar seus registradores e a saída em um estado conhecido. Já o sinal clk fornece a referência temporal para o funcionamento do contador e para a geração periódica do sinal PWM.

A saída pwm_out corresponde à onda PWM gerada pelo bloco e pode ser utilizada para controlar um conversor de potência. No sistema MPPT, o valor de D_in é proveniente do bloco duty_controller, permitindo ajustar o duty cycle de acordo com a estratégia de rastreamento do ponto de máxima potência.

Diagrama de Bloco



Pinout

Nome	Função
clk	Clock
rst	Reset
D_in	Entrada de controle da largura de pulso
pwm_out	Saída da onda PWM