CI DIGITAL

MPPT

RESULTADOS DE COVERAGE

Grupo:

- ENZO
- GABRIEL MARCARINI CARAMURU
- LUCAS ALEXANDRE TAVARES

Data: 28 de Outubro de 2026

Rev.: 1.0

1. Document Versions

Número da Versão	Data	Autor	Sumário de Mudanças
1.0	28/10/2026	Gabriel Marcarini Caramuru	Criação do arquivo e adição dos resultados para MPPT Core, Duty Controller, PWM Generator e MPPT Top

2. *Scope*

O escopo deste documento é mostrar os resultados da síntese dos blocos do projeto MPPT. Os resultados obtidos permitem avaliar o circuito em termos de área, temporização e consumo de potência.

3. *Arquivo*

Os arquivos de síntese foram adicionados no repositório e no zip, dentro da pasta de cada bloco (Repositório).

4. *SPI (Lucas)*

O

5. *Sample Formater (Enzo)*

O

6. *Signal Processing (Enzo)*

O

7. *MPPT Core*

Em relação à área, o circuito sintetizado apresentou um total de 386 células, correspondendo a uma área de células de 1091,664 unidades de área da biblioteca. Dessas instâncias, 38 são elementos sequenciais e 348 são elementos combinacionais, indicando que a maior parte da implementação é composta por lógica combinacional. Não foi considerada área de interconexões (Net Area = 0), de forma que o valor apresentado corresponde exclusivamente à área estimada das células utilizadas pela síntese. Dessa forma, esse resultado deve ser interpretado como uma estimativa da etapa de síntese lógica, e não como a área física final após posicionamento e roteamento.

Quanto à temporização, foi utilizado um período de clock de 10000 ps (10 ns), equivalente a uma frequência de 100 MHz. O caminho crítico identificado parte do registrador P_older_reg[0] e termina no registrador de estado state_reg[0]. Para esse caminho, foi obtido um atraso do caminho de dados de aproximadamente 360 ps e um slack positivo de aproximadamente 7626 ps (7,626 ns). Além disso, o relatório de QoR apresenta TNS (Total Negative Slack) igual a 0 e nenhum caminho violando as restrições temporais. Portanto, o mppt_core atende às restrições de setup estabelecidas para a frequência de 100 MHz, apresentando uma margem temporal significativa.

O caminho crítico também evidencia a relação entre o armazenamento da potência anterior (P_older) e a lógica de decisão da máquina de estados. Isso é coerente com o

funcionamento do MPPT, uma vez que a decisão sobre a atualização do ponto de operação depende da comparação entre valores atuais e anteriores. Apesar da quantidade de lógica combinacional existente nesse caminho, o atraso obtido permanece significativamente abaixo do limite imposto pelo período de clock utilizado.

Em relação ao consumo de potência, a estimativa total apresentada pela ferramenta foi de aproximadamente $3{,}60 \times 10^{-5}$ W, ou 36,0 µW. A maior contribuição corresponde aos registradores, responsáveis por aproximadamente 75,46% da potência total, seguidos pela lógica combinacional, com 13,42%, pelos latches, com 6,20%, e pela rede de clock, com 4,93%. Considerando a natureza do consumo, aproximadamente 79,39% corresponde à potência interna das células, 20,22% à potência de chaveamento e apenas 0,39% à potência de leakage.

De maneira geral, os resultados indicam que o mppt_core foi sintetizado com sucesso e atende às restrições temporais definidas, sem ocorrência de slack negativo. A implementação resultante possui 386 células e área estimada de 1091,664, enquanto o consumo estimado é da ordem de 36 µW nas condições utilizadas para a análise. A elevada margem de slack em relação ao período de 10 ns indica que, do ponto de vista de setup, a implementação possui folga considerável para a frequência especificada.

8. Duty Controller

Em relação à área, o circuito sintetizado apresentou um total de 28 células, correspondendo a uma área de células de 72,504 unidades de área da biblioteca. Dessas instâncias, 4 são elementos sequenciais e 24 são elementos combinacionais, demonstrando que a implementação possui predominância de lógica combinacional. A área de interconexões (Net Area) foi considerada igual a zero, portanto o valor apresentado corresponde somente à área estimada das células durante a síntese lógica, não representando a área física final após as etapas de posicionamento e roteamento.

Quanto à temporização, foi definido um período de clock de 10000 ps (10 ns), equivalente a uma frequência de operação de 100 MHz. O caminho crítico identificado inicia no registrador D_older_reg[9] e termina no registrador D_older_reg[0]. Esse caminho apresentou um atraso de dados (Data Path) de aproximadamente 229 ps e um slack positivo de aproximadamente 7757 ps (7,757 ns). Além disso, o relatório de QoR apresentou TNS (Total Negative Slack) igual a zero e nenhum caminho com violação temporal, indicando que o bloco atende às restrições de setup estabelecidas para a frequência utilizada.

O caminho crítico passa por uma sequência de portas combinacionais entre diferentes bits do registrador D_older, incluindo células NAND, NOR e OAI. Esse comportamento é compatível com a lógica implementada pelo duty_controller, uma vez que o bloco

realiza operações de incremento ou decremento do duty cycle a partir do valor anteriormente armazenado. Apesar dessa lógica combinacional, o atraso obtido é pequeno quando comparado ao período disponível de 10 ns, resultando em uma margem temporal significativa.

Em relação ao consumo de potência, a ferramenta estimou uma potência total de aproximadamente $2{,}70 \times 10^{-5}$ W, correspondente a cerca de 27,0 µW. A lógica combinacional representa a maior parcela desse consumo, sendo responsável por aproximadamente 59,74% da potência total, enquanto os registradores representam 39,49% e a rede de clock aproximadamente 0,77%. Diferentemente do observado na síntese do mppt_core, não foram inferidos latches no duty_controller.

Analisando o consumo de acordo com sua origem, aproximadamente 85,55% da potência total corresponde à potência de chaveamento, enquanto 14,41% corresponde à potência interna das células e apenas 0,04% à potência de leakage. A predominância da potência de chaveamento é coerente com a característica do bloco, no qual as operações combinacionais responsáveis pela atualização do duty cycle podem provocar transições em diversos sinais internos durante o cálculo do novo valor de D_older.

De maneira geral, os resultados mostram que o duty_controller apresenta uma implementação relativamente compacta, composta por apenas 28 células e área estimada de 72,504, além de atender às restrições temporais estabelecidas para operação a 100 MHz. O slack positivo de aproximadamente 7,757 ns, associado a TNS igual a zero e ausência de caminhos violados, demonstra que o bloco possui uma margem temporal considerável. A potência total estimada foi de aproximadamente 27,0 µW, sendo dominada pela atividade de chaveamento da lógica combinacional. Além disso, a ausência de latches indica que, sob esse aspecto, a lógica sequencial e combinacional do bloco foi corretamente inferida durante a síntese.

9. PWM Generator

Em relação à área, o circuito sintetizado apresentou um total de 61 células, correspondendo a uma área de 152,532 unidades de área da biblioteca. Dessas instâncias, 11 são elementos sequenciais e 50 são elementos combinacionais, indicando uma predominância de lógica combinacional na implementação. A área de interconexões (Net Area) foi considerada igual a zero, portanto o valor apresentado corresponde somente à área estimada das células durante a síntese lógica, não representando a área física final após as etapas de posicionamento e roteamento.

Quanto à temporização, foi definido um período de clock de 10000 ps (10 ns), equivalente a uma frequência de operação de 100 MHz. O caminho crítico identificado inicia no registrador counter_reg[0] e termina no registrador counter_reg[10]. Para esse caminho, foi obtido um atraso do caminho de dados (Data Path) de

aproximadamente 235 ps e um slack positivo de aproximadamente 7751 ps (7,751 ns). O relatório de QoR também apresentou TNS (Total Negative Slack) igual a zero e nenhum caminho com violação temporal, demonstrando que o bloco atende às restrições de setup estabelecidas para a frequência utilizada.

O caminho crítico está associado à lógica de atualização do registrador counter, passando por uma sequência de portas combinacionais AND, NAND, NOR e XNOR antes de atingir o bit counter_reg[10]. Esse resultado é coerente com a implementação de um contador utilizado na geração do sinal PWM, uma vez que a atualização dos bits do contador depende da lógica combinacional sintetizada para realizar sua progressão. Apesar da quantidade de níveis lógicos presentes nesse caminho, o atraso de 235 ps permanece significativamente inferior ao tempo disponível no período de clock, resultando em uma ampla margem temporal.

Em relação ao consumo de potência, a ferramenta estimou uma potência total de aproximadamente $1{,}062 \times 10^{-5}$ W, equivalente a cerca de 10,62 µW. Os registradores representam a maior parcela desse consumo, com 69,19%, seguidos pela lógica combinacional, responsável por 25,40%, e pela rede de clock, com 5,41%. O relatório não indica consumo associado a latches, demonstrando que não foram considerados latches na implementação sintetizada.

Analisando a potência de acordo com sua origem, aproximadamente 75,15% corresponde à potência interna das células, enquanto 24,68% está associada à atividade de chaveamento e apenas 0,17% ao leakage. A predominância dos registradores no consumo é compatível com a arquitetura do bloco, principalmente devido à presença do contador utilizado para estabelecer a periodicidade do PWM. Como esse contador é atualizado a cada ciclo de clock durante sua operação, seus elementos sequenciais apresentam atividade frequente, contribuindo de maneira significativa para o consumo total estimado.

De maneira geral, os resultados mostram que o pwm_generator apresenta uma implementação compacta, composta por 61 células e área estimada de 152,532, além de atender às restrições temporais estabelecidas para operação a 100 MHz. O slack positivo de aproximadamente 7,751 ns, associado a TNS igual a zero e ausência de caminhos violados, demonstra que o bloco possui uma margem temporal considerável. A potência total estimada foi de aproximadamente 10,62 µW, sendo dominada pelo consumo dos elementos sequenciais utilizados principalmente na implementação do contador.

10. MPPT Top

Em relação à área, o circuito sintetizado apresentou um total de 853 células, correspondendo a uma área de 3653,928 unidades de área da biblioteca. Dessas

instâncias, 291 são elementos sequenciais e 562 são elementos combinacionais, indicando predominância da lógica combinacional na implementação sintetizada. A área de interconexões (Net Area) foi considerada igual a zero, portanto o valor apresentado corresponde somente à área estimada das células durante a síntese lógica e não representa a área física final após as etapas de posicionamento e roteamento.

Quanto à temporização, o relatório de QoR não apresenta um clock nem um valor de slack para o grupo default, indicando apenas No paths. Além disso, o relatório de timing informa explicitamente que existem caminhos não restringidos (unconstrained paths) que não foram exibidos. Dessa forma, não é possível afirmar a partir desses resultados que o mppt_top atende às restrições temporais de projeto. O valor de TNS = 0 e a ausência de caminhos violados, nesse caso, não devem ser interpretados como indicação de sucesso de timing, pois os caminhos relevantes não foram efetivamente analisados sob uma restrição de clock.

Esse comportamento contrasta com os resultados obtidos individualmente para o mppt_core, duty_controller e pwm_generator, nos quais foi utilizado um período de clock de 10 ns (100 MHz) e foram obtidos valores positivos de slack. No mppt_top, portanto, é necessário verificar a definição das restrições de temporização, especialmente a associação do clock à porta correspondente do módulo superior. Após a aplicação correta dessas restrições, uma nova síntese permitirá determinar o caminho crítico, o slack e possíveis violações do sistema completo.

Em relação ao consumo de potência, a ferramenta estimou uma potência total de aproximadamente $9{,}197 \times 10^{-5}$ W, equivalente a cerca de 91,97 µW. Os registradores representam a maior parcela desse consumo, com 64,23%, enquanto a lógica combinacional corresponde a 35,43% e os latches a aproximadamente 0,34%. A contribuição dos latches é pequena em relação ao consumo total, porém sua presença merece atenção caso esses elementos não tenham sido intencionalmente descritos no projeto.

Analisando a potência de acordo com sua origem, aproximadamente 77,64% corresponde à potência interna das células, enquanto 21,84% está associada à atividade de chaveamento e 0,51% ao leakage. A predominância dos registradores é coerente com a maior complexidade do módulo superior, que apresenta 291 elementos sequenciais. Um aspecto que chama atenção, entretanto, é que o relatório atribui 0% de potência à categoria clock, apesar da grande quantidade de registradores sintetizados. Esse resultado deve ser analisado em conjunto com a ausência de uma restrição de clock válida no relatório de temporização, podendo estar relacionado à forma como o clock e a atividade de chaveamento foram definidos durante a análise do mppt_top.

Outro resultado relevante é o fanout máximo de 287, associado ao sinal CLK. Esse valor é consideravelmente elevado e ocorre porque o clock é distribuído para uma grande quantidade de elementos sequenciais do circuito. Como os resultados correspondem à etapa de síntese lógica, ainda não há uma árvore de clock fisicamente implementada. A distribuição efetiva do clock e seus impactos sobre atraso, skew, área e potência deverão ser tratados posteriormente durante as etapas de implementação física.

De maneira geral, o mppt_top foi sintetizado em uma implementação composta por 853 células, com uma área estimada de 3653,928 e potência total de aproximadamente 91,97 µW. Entretanto, não é possível validar o desempenho temporal do sistema com os relatórios atuais, pois existem caminhos não restringidos e nenhum caminho crítico válido foi apresentado. Dessa forma, é necessário corrigir ou verificar as restrições de timing aplicadas ao módulo mppt_top e gerar novamente os relatórios para uma análise futura mais concreta.

11. Observações

A síntese, constraints e reports gerados podem ser encontrados no repositório, assim como demais arquivos