

UNIVERSIDADE FEDERAL DE SÃO CARLOS

Centro de Ciências Exatas e de Tecnologia

ARQUITETURAS DE ALTO DESEMPENHO

Relatório da Prática da Aula 3: Game Of Life

Docente: Prof. Dr. Emerson Carlos Pedrino

Discentes

Enzo Dezem Alves

RA: 801743

Curso: Engenharia de Computação

Gustavo de Oliveira Gimenès

RA: 820759

Curso: Engenharia de Computação

Guilherme Bartoletti Oliveira

RA: 821881

Curso: Engenharia de Computação

Gustavo Cesar Bento Laurindo

RA: 821402

Curso: Engenharia de Computação

São Carlos, 18 de maio de 2026

1 Introdução

O Jogo da Vida de Conway é um dos exemplos mais clássicos de autômatos celulares, demonstrando como regras simples podem gerar comportamentos complexos e padrões emergentes. Este projeto tem como objetivo a implementação de uma versão acelerada em hardware deste jogo utilizando um FPGA, com visualização em tempo real através de uma interface VGA. A prática foca na exploração de conceitos fundamentais de arquiteturas de alto desempenho, como o uso de *pipelines*, otimização de endereçamento de memória e controle de concorrência entre o processamento lógico e a interface de saída de vídeo. Além da implementação lógica, o projeto envolve a sincronização temporal rigorosa para garantir que a taxa de quadros do monitor seja mantida enquanto a lógica do jogo evolui em uma velocidade perceptível ao olho humano.

2 Desenvolvimento Teórico

2.1 Interface de vídeo VGA

O *Video Graphics Array* (VGA) é um padrão que exige controle temporal rigoroso. O feixe eletrônico do monitor (ou sua matriz digital de varredura) atualiza a tela linha a linha, da esquerda para a direita, de cima para baixo. Os sinais de sincronismo horizontal (*hsync*) e vertical (*vsync*) dizem ao monitor quando retornar à margem esquerda e ao topo da tela, respectivamente. Entre as áreas ativas de imagem existem os intervalos de "escuridão" (*blanking*, *front porch* e *back porch*). O FPGA precisa enviar os valores de cor (RGB) estritamente durante o período ativo; qualquer atraso computacional corrompe a estabilidade da imagem.

2.2 O Jogo da Vida de Conway

O Jogo da Vida é um autômato celular bidimensional governado por um conjunto simples de regras que determinam o estado de uma célula (viva ou morta) na próxima geração com base em seus oito vizinhos imediatos (vizinhança de Moore):

- **Solidão:** Uma célula viva com menos de dois vizinhos vivos morre;
- **Superpopulação:** Uma célula viva com mais de três vizinhos vivos morre;
- **Sobrevivência:** Uma célula viva com dois ou três vizinhos vivos permanece viva;
- **Reprodução:** Uma célula morta com exatamente três vizinhos vivos torna-se viva.

Essas regras são aplicadas simultaneamente a todas as células da grade, exigindo que o hardware calcule o próximo estado de forma atômica ou utilize uma memória auxiliar para armazenar o resultado da varredura sem interferir na leitura da geração atual.

3 Desenvolvimento Prático

A estruturação do Jogo da Vida demandou dois componentes principais operando em paralelo: a Máquina de Estados Finita (FSM) responsável por processar a matemática celular, e o controlador de exibição gráfica encarregado de traduzir a memória da grade para pixels reais na tela VGA de resolução 640×480 . O armazenamento do estado completo da grade foi definido através de um registrador unidimensional contendo 4096 posições (`[4095:0]`), representando uma matriz virtual bidimensional de 64×64 células.

3.1 Pipeline de processamento

A arquitetura foi desenvolvida de modo a processar a matriz de forma sequencial e controlada. Para garantir o sincronismo e evitar atrasos de propagação físicos no circuito, a avaliação de cada célula foi distribuída em um *pipeline* de quatro estágios. No primeiro estágio, o hardware estabelece a localização espacial da célula atual convertendo o índice unidimensional do contador em coordenadas de linha e coluna. Esta conversão foi otimizada utilizando fatiamento de bits no lugar de divisores aritméticos, garantindo que o cálculo das vizinhanças (índices ± 64 e ± 1) ocorresse imediatamente.

Após a verificação das condições de contorno e a soma combinacional do estado dos oito vizinhos adjacentes, os dados fluem para o último estágio do *pipeline*. Neste ponto, as regras de Conway são aplicadas utilizando operadores lógicos ternários, que se traduzem fisicamente em multiplexadores dentro do FPGA. O estado resultante é validado e depositado em um registrador de estado futuro (`next_grid`), assegurando que a grade original não sofra mutações durante a varredura da geração atual.




Figura 1: Lógica de processamento do Jogo da Vida implementada em Verilog.

3.2 Renderização VGA e otimização de endereçamento

Para exibir a matriz na tela do monitor, o módulo `LifeToVGA` opera de forma estritamente síncrona com os sinais de varredura do feixe eletrônico. O sistema agrupa os pixels individuais da tela em blocos de 6×6 pixels por meio de uma operação de divisão, formando as representações visuais maiores das células e centralizando-as na tela através de parâmetros de deslocamento (*offset*).

A fim de buscar o estado de sobrevivência correto para pintar a célula, o hardware precisa reverter as coordenadas de tela bidimensionais de volta para o índice unidimensional da memória (`life_grid`). Aproveitando a dimensão de largura da grade ser uma potência de dois (64 colunas), o tradicional e custoso circuito multiplicador matemático foi inteiramente suprimido. A indexação final foi realizada apenas concatenando fisicamente os fios de bits da linha com os da coluna, compondo instantaneamente o endereço de 12 bits necessário para o acesso direto à memória.




Figura 2: Interface de vídeo VGA e mapeamento de células na tela.

3.3 Integração no diagrama esquemático e controle de frequência

O nível mais alto do projeto foi responsável por instanciar e interligar a máquina de estados, o controlador de vídeo, as PLLs (geradores de relógio) e a interface externa com a placa DE10. Um aspecto crítico dessa integração consistiu na equalização temporal entre o processamento lógico e a exibição visual.

O sinal de *clock* base que alimenta o controlador VGA opera na faixa dos megahertz (frequentemente 25 MHz para a resolução padrão). Se a FSM do Jogo da Vida avançasse gerada de forma irrestrita por este mesmo relógio de alta frequência, o ciclo vital das células transcorreria milhares de vezes por segundo, resultando em um emaranhado visual indistinguível a olho nu. Para solucionar esta barreira temporal, instanciou-se um módulo contador adicional atuando como um divisor de frequência drástico. Este contador encarrega-se de gerar o pulso de habilitação (*start*) direcionado à FSM apenas em intervalos periódicos da ordem de frações de segundo. Dessa forma, o motor biológico do jogo adormece e é atualizado em uma taxa perfeitamente acompanhável pelo usuário humano, enquanto o controlador de varredura VGA permanece livre trabalhando na frequência original máxima, garantindo uma imagem estável e sem qualquer distorção visual no monitor.




Figura 3: Diagrama de blocos final do sistema integrando FSM, VGA e PLL.

4 Resultados e Discussão

A fase de testes e validação em hardware confirmou o funcionamento da arquitetura proposta. A matriz celular foi renderizada com êxito no monitor através da interface VGA, respeitando estritamente as margens de deslocamento (*offsets*) calculadas para centralizar a grade de 64×64 células (compostas por 6×6 pixels cada) na resolução nativa de 640×480 pixels.

A Figura 4 ilustra a evolução do jogo fotografada. À esquerda, observa-se o estado inicial estático (a semente), carregado de forma combinacional no momento em que o *reset* do sistema é acionado. À direita, apresenta-se um estado intermediário capturado durante a execução, evidenciando a correta aplicação contínua das regras de vizinhança de Moore, que resultam na expansão geométrica e orgânica do padrão matricial.




Figura 4: Renderização do Jogo da Vida. Em (a), o padrão semente estabelecido pela máquina de estados após a reinicialização. Em (b), a evolução da malha celular após sucessivos ciclos do *pipeline* de processamento.

O desempenho temporal da arquitetura FPGA demonstrou a eficácia da separação das lógicas de controle. A atuação do divisor de frequência permitiu que a atualização do *array* de 4096 posições operasse em uma taxa compassada e amigável à observação humana, enquanto o módulo VGA operou livremente em sua frequência máxima. Esse isolamento garantiu uma animação completamente fluida, livre de artefatos visuais (*glitches*), oscilações (*flickering*) ou qualquer perda de sincronismo de vídeo.

O resultado contínuo da execução do projeto pode ser visto integralmente em vídeo no Item 3.

5 Conclusão

A realização desta prática permitiu a consolidação de conhecimentos sobre o desenvolvimento de sistemas digitais complexos voltados para o processamento de alto desempenho. A implementação do Jogo da Vida em FPGA demonstrou-se eficiente, utilizando uma arquitetura em *pipeline* de quatro estágios que garantiu a atualização rápida da malha celular sem comprometer a estabilidade do sinal de vídeo VGA.

A exploração de técnicas como o fatiamento de bits para endereçamento (substituindo multiplicações) e a separação de domínios de frequência através de PLLs e contadores evidenciou como o hardware pode ser otimizado para tarefas específicas. Os resultados

obtidos em hardware, validados pela observação direta no monitor e corroborados pelas simulações prévias, confirmam que o sistema atingiu todos os requisitos de funcionalidade e performance propostos. Este projeto serviu como uma demonstração prática de como a paralelização e a estruturação cuidadosa de dados são cruciais no projeto de arquiteturas modernas.

6 Referências

1. PEDRINO, E. C. Sistemas Digitais - Aula 01 (Introdução a PLDs). UFSCar, 2022.
2. PRÁTICA 5. Processamento de Imagens Binárias em Hardware. Roteiro da disciplina Arquiteturas de Alto Desempenho, UFSCar, 2026.
3. GIMENES, G. O. *et al.* **AAD - Prática 3: Game of Life**. YouTube, 2026. Disponível em: <https://www.youtube.com/shorts/8kE0Px01sDc>. Acesso em: 27 abr. 2026.