Relatório Semana 12 a 13 - ARQ1

1st Enzo Dezem Alves - 801743 Departamento de Computação Universidade Federal de São Carlos São Carlos, Brazil enzodezem@estudante.ufscar.br 2nd Vinícius Marto da Veiga - 821252 Departamento de Computação Universidade Federal de São Carlos São Carlos, Brasil viniciusveiga@estudante.ufscar.br

I. ESPECIFICAÇÃO E OBJETIVOS DO PROBLEMA

A. Proposta dos Experimentos/Exercícios Propostos

A proposta envolve a criação de novas instruções no processador monociclo, como segue a imagem:

| Versão 2 – acrescentar: | | |
|-------------------------|------|-----|
| | sll | bne |
| | slli | blt |
| | srl | bge |
| | srli | |
| | andi | |
| | xor | |
| | xori | |
| | | |

Fig. 1. Intruções novas

Devemos:

- Implementar as Instruções da Figura 1
- Testar cada instrução individualmente
- Fazer dois programas com 15 instruções cada testando as instruções

B. Objetivos em Termos de Aprendizado do Aluno

Os principais objetivos de aprendizado desses experimentos são:

- Aplicar a teoria: Aplicar a Teoria aprendida no problema proposto mostrando que aprendemos como funciona o processador
- Melhorar Habilidades no Verilog: Desenvolver habilidades práticas na implementação de circuitos lógicos em Verilog.
- Melhora na Compreensão do Processador: Melhorar o entendimento no funcionamento do processador Monociclo.

II. METODOLOGIA

Os experimentos foram conduzidos utilizando o Quartus como ferramenta de design. As principais etapas foram:

A. Implementação das Intruções

mudança na lógica de Verilog para implementação das lógicas novas, as mudanças foram feitas nos Modulos Ula, ULADec, MainDec, e controller.

B. Criação de Arquivos .WVF para Teste Isolado

Elaboração de arquivos .WVF para testar cada módulo individualmente. Verificação dos resultados esperados.

C. Teste dos Modulos com Instruções

Foi feito dois programas com 15 instruções ou mais cada e testado no novo processador.

III. EXPERIMENTOS PRÁTICOS

 Implementação: Começamos alterando a ula.sv, apenas reutilizando os bits de controle não utilizados ainda e criando um sinal novo para o controller:

Fig. 2. Ula.sv

O novo sinal menor, é apenas 1 quando A for menor do que B, sendo bastante util para comparação das instruções novas do tipo B, as instruções sll, srl, e xor foram implementadas sem dificudades(Implementadas na Figura 2).

Apos isso fomos para a implementação na ALUDec, que tirou o sinal do Branch do MainDec e assumiu essa responsabilidade de diferenciar os sinais para cada Branch. utilizamos um sinal de 4 bits para o Branch , sendo o Branch = 0000 quando não é uma instrução do Tipo-B, o Branch = 0001 quando for **beq** , Branch = 0010 quando for **bhe** e Branch

= 1000 quando for **bge**, utilizamos essa metodologia de cada bit para cada instrução apenas para facilitar o trabalho e a didatica de mostrar como foi feito, poderia ter sido feito com 3 bits. Cada Branch é enviado quando o Opcode é de Tipo-B e a func3 diferencia eles. Alem da implementação das instruções Branch foi implementado as instruções novas sll, srl e xor em ALUDec, como mostra a figura 3 e 4:

```
always_comb

case(ALUUop)
2'b00:

begin
    ALUControl = 3'b000; // addition for lw,sw
    Branch = 4'b0000;

end

2'b01:

case(funct3)
    3'b000:
    begin
    ALUControl = 3'b001; // subtraction for beg
    end

3'b100:
    begin
    ALUControl = 3'b001;
    Branch = 4'b0010; //sub for blt
    end

3'b001:
    begin
    ALUControl = 3'b001;
    Branch = 4'b0100; //sub for bne
    end

3'b101:
    begin
    ALUControl = 3'b001;
    Branch = 4'b1000; //sub for bne
    end

4'b1001; //sub for bne
    end

4LUControl = 3'b001;
    Branch = 4'b1000; // sub for bge
    end

default:
    begin
    ALUControl = 3'bxxx;
    Branch = 3'bxxx;
    end
endcase
```

Fig. 3. ALUDec implementação

Fig. 4. ALUDec implementação

Depois faltou apenas implementar a lógica combinacional para ativar o PCSrc de maneira correta, deixamos assim:

```
Emodule controller(input logic [6:0] op, input logic [2:0] funct3, input logic funct7k
                                                              funct7b5,
                                                              Zero,
                               output logic [1:0] ResultSrc,
output logic MemWrite,
output logic PCSrc, ALU
                                                              MemWrite,
PCSrc, ALUSrc,
RegWrite, Jump,
                               output logic
                               output logic [1:0] ImmSrc,
                               output logic [2:0] ALUControl,
                                                             Branch2.
                               output logic
                                                              Bea);
     assign Branch2 = Branch;
     assign ALUOp2 = ALUOp;
   assign Bne = (Branch[2] & ~Zero);
assign Bge = ((-menor | Zero) & Branch[3]);
assign Blt = (Branch[1] && menor);
assign Beq = (Branch[0] & Zero);
     maindec md(op, ResultSrc, MemWrite,ALUSrc, RegWrite, Jump, ImmSrc, ALUOp);
aludec ad(op[5], funct3, funct7b5, ALUOp, ALUControl,Branch);
     assign PCSrc = (((~menor | Zero) & Branch[3])||(Branch[1] & menor)||(Branch[2] & ~Zero)||(Branch[0] & admodule
```

Fig. 5. Controller implementação

Utilizamos o sinal Zero, Zero negado, Menor e Menor negado, sendo os mesmos vindo da ula. Implementamos o código 1 no processador:

Fig. 6. código 1 rars

```
initial
begin
RAM[0] = 32'h01000093;
                                                                                 // addi x1,x0 ,16
                                                                                                                                                 # x1=16 (main:)
   RAM[0] = 32 h0000033,

RAM[1] = 32 h00400113;

RAM[2] = 32 h0010093;

RAM[3] = 32 h00208463;

RAM[4] = 32 h00112023;
                                                                                 // addi x2,x0,4
// srli x1,x1,1
// beq x1,x2,done
                                                                                                                                                 # x1 = 8
#nao tomado
                                                                                // beq x1, x2, done

// sw x1, 0(x2)

// blt x1, x2, done2

// slli x2, x2, 1

// bge x1, x2, done3

// add x1, x1, x2

// and x2, x2, x1

// and x1, x1, x2

// x0r x1, x1, x2

// bne x1, x2, done4

// add x1, x2, x2
                                                                                                                                                 #mem[4]=8
#nao tonado
#x2=8
     RAM[5] = 32'h0020c463;
RAM[6] = 32'h00111113;
     RAM[7] = 32'h0020d863;
                                                                                                                                                 #tomado x1=x2
     RAM[8] = 32'h0020d8b3;
RAM[9] = 32'h00117133;
                                                                                                                                                 #pulada
                                                                                                                                                  #pulada
                                                                                                                                                 #tomado
                                                                                 // add x1,x2,x1
// addi x1,x1,-1
// sw x1, 4(x2)
// sw x2, 8(x2)
                                                                                                                                                 #pulado
# x1 = -1
#mem[12] = -1
     RAM[15] = 32 h00110003;
RAM[14] = 32 hfff08093;
RAM[15] = 32 h00112223;
```

Fig. 7. código 1 em Hexa na Memória

Depois implementamos esse código 2 com poucas

diferenças apenas para mostrar o funcionamento das novas instruções:

Fig. 8. código 2 rars

```
initial
  egin
RAM[0]
                                          // addi x1,x0 ,8
                                                                          # x1=16 (main:)
                                          // addi x2,x0,4
// srli x1,x1,1
                                                                          #x2 = 4
# x1 =
  RAMI
                32'h00400113;
                                          // beq x1,x2,done
// sw x1, 0(x2)
// xori x1,x1,5
  RAM
                   'h00208463;
                                                                          #tomado
                                                                           #pulado
  RAM [
                                                                          \#x1 = 1
  RAM
                                          // blt x1,x2,done2
                                                                          #tomado
                                             slli x2,x2,1
                                                                           #pulada
                                          // add x1,x1,x2
  RAM
                                                                          #pulada
                                          // and x2,x2,x1
// andi x1,x2,4
                                                                          #pulada
#pulada
  RAM
                                             bge x1,x2,done3
                                                                          #nao tomado
                                                                          #x1 = 4

#nao tomado x1=x2=4
                                             addi x1,x2,3
  RAM
                                                   x1,x2,done4
                                             bne
                                                                          # x1 = 8
# x1 = 7
#mem[8] = 7
  RAMI
               32'h001100h3:
                                          // add x1,x2,x1
                                          // addi x1,x1,-1
                                          // sw x1, 4(x2)
// sw x2, 8(x2)
  RAM
                                                                           #mem[12] = 4
```

Fig. 9. código 2 em Hexa memoria

 Verificação dos resultados por meio dos arquivos .WVF: Após implementação das novas instruções verificamos seu funcionamento por meio dos testes de onda .WVF, onde pode ser averiguado o correto funcionamento das novas instruções. segue imagens:




Fig. 10. WVF ula




Fig. 11. WVF controler




Fig. 12. código teste 1 rars




Fig. 13. código teste 2 rars

IV. CONCLUÇÃO

Avaliação dos Objetivos de Aprendizagem:

- Aprendemos melhor a Sintaxe do Verilog e a lógica para implementar mais instruções.
- Também adquirimos conhecimentos sobre a utilização do simulador para verificar os resultados e sobre a criação de projetos no Quartus. Como a propagação de variaveis

para averiguarmos o funcionamento da implementação

Dificuldades Encontradas:

- Sintaxe do Verilog é meio desagradavel algumas vezes.
- Averiguar os resultados com tantos modulos e variaveis.

Sugestões para Melhorias:

• não consegui pensar em nenhuma.

V. LINK DO VIDEO

LINK DO VIDEO

VI. BIBLIOGRAFIA

Brock J. LaMeres: Quick Start Guide to Verilog, Springer, 2019. https://zyedidia.github.io/notes/sv $_quide.pdf$