Architecture des ordinateurs Partiel 2

Durée: 1h30

Exercice 1 (9 points)

Toutes les questions de cet exercice sont indépendantes. À l'exception des registres utilisés pour renvoyer une valeur de sortie, <u>aucun registre ne devra être modifié en sortie de vos sous-programmes</u>. Une chaîne de caractères se termine toujours par un caractère nul (la valeur zéro). On suppose pour tout l'exercice que les chaînes ne sont jamais nulles (elles possèdent au moins un caractère non nul).

1. Réalisez le sous-programme IsNumber qui détermine si une chaîne de caractères contient uniquement des chiffres.

Entrée : AO.L pointe sur une chaîne non nulle.

Sortie: Si la chaîne contient uniquement des chiffres, DO.L renvoie O.

Si la chaîne contient d'autres caractères que des chiffres, DO.L renvoie 1.

2. Réalisez le sous-programme GetSum qui additionne tous les chiffres présents dans une chaîne de caractères.

Entrée : AO.L pointe sur une chaîne non nulle contenant uniquement des chiffres.

Sortie: DO.L renvoie la somme de tous les chiffres de la chaîne.

Exemple:



DO doit renvoyer la valeur 37(37 = 7 + 0 + 4 + 8 + 9 + 4 + 2 + 0 + 3).

Indications:

Réalisez une boucle qui pour chaque caractère de la chaîne :

- → Copie le caractère en cours dans le registre D1.B.
- → Convertit le caractère en une valeur numérique.
- ightarrow Ajoute la valeur numérique du caractère au registre DO.L.
- 3. À l'aide des sous-programmes IsNumber et GetSum, réalisez le sous-programme Checksum qui renvoie la somme des chiffres d'une chaîne de caractères.

Entrée: AO.L pointe sur une chaîne non nulle.

Sortie: Si la chaîne contient uniquement des chiffres:

DO.L renvoie 0 et D1.L renvoie la somme.

Si la chaîne contient d'autres caractères que des chiffres :

DO.L renvoie 1 et D1.L renvoie 0.

Partiel 2 1/12

Exercice 2 (2 points)

Codez les instructions suivantes en langage machine 68000, <u>vous détaillerez les</u> <u>différents champs</u> puis vous exprimerez le résultat final sous forme <u>hexadécimale</u> en précisant <u>la taille des mots supplémentaires</u> lorsque le cas se présente.

```
    MOVE.B $19,29(A3)
    MOVE.W #$19,29(A4,D6.L)
```

Exercice 3 (2 points)

Vous indiquerez après chaque instruction, le nouveau contenu des registres (sauf le PC) et/ou de la mémoire qui viennent d'être modifiés. Vous utiliserez la représentation hexadécimale

Attention: La mémoire et les registres sont réinitialisés à chaque nouvelle instruction.

```
1. MOVE.W #50,-(A1)
```

2. MOVE.B \$5002(PC), -2(A2, D0.L)

Exercice 4 (4 points)

Soit le sous-programme Select qui utilise comme registre d'entrée D1.B et comme registre de sortie D0.L.

```
Select
                   tst.b d1
                   bne.s suite1
                   move.1 #200,d0
                   rts
                   bmi.s suite3
suite1
                   cmp.b #$61,d1
                   blt.s suite2
                   move.1 #400,d0
                   rts
                   move.1 #600,d0
suite2
                   rts
                   move.1 #800,d0
suite3
                   rts
```

- 1. Quelle valeur renvoie Select pour une valeur d'entrée égale à 18?
- 2. Quelle valeur renvoie Select pour une valeur d'entrée égale à -5?
- 3. Quelle valeur renvoie Select pour une valeur d'entrée nulle?
- 4. Quelle valeur renvoie Select pour une valeur d'entrée égale à 96?

Partiel 2 2/12

Exercice 5 (3 points)

En utilisant l'extrait du $\underline{\textit{DataSheet}}$ fourni en annexe, déterminez pour le PIC 12F509 :

- 1. La taille d'une donnée.
- 2. Le nombre et la taille des mots programme.
- 3. Le nombre et le(s) type(s) de mémoire. Précisez dans chacun des cas la particularité (volatile ou non), la taille de la mémoire et les informations stockées dans cette mémoire.

Partiel 2 3/12

Integer Instructions

MOVE Move Data from Source to Destination (M68000 Family)

Operation: Source → Destination

Assembler

Syntax: MOVE < ea > , < ea >

Attributes: Size = (Byte, Word, Long)

Description: Moves the data at the source to the destination location and sets the condition codes according to the data. The size of the operation may be specified as byte, word, or long. Condition Codes:

X — Not affected.

N — Set if the result is negative; cleared otherwise.

Z — Set if the result is zero; cleared otherwise.

V — Always cleared.

C — Always cleared.

Instruction Format:

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
	0 0	0	SI	7C			DESTI	NOITAN	TION SOURCE	JRCE						
		31,	<u> </u>	F	EGISTE	R		MODE			MODE		F	REGISTE	R	

Instruction Fields:

Size field—Specifies the size of the operand to be moved.

01 — Byte operation

11 — Word operation

10 — Long operation

Integer Instructions

MOVE

Move Data from Source to Destination (M68000 Family)

MOVE

Destination Effective Address field—Specifies the destination location. Only data alterable addressing modes can be used as listed in the following tables:

Addressing Mode	Mode	Register
Dn	000	reg. number:Dn
An	_	_
(An)	010	reg. number:An
(An) +	011	reg. number:An
– (An)	100	reg. number:An
(d ₁₆ ,An)	101	reg. number:An
(d ₈ ,An,Xn)	110	reg. number:An

Addressing Mode	Mode	Register
(xxx).W	111	000
(xxx).L	111	001
# <data></data>	_	_
(d ₁₆ ,PC)	_	_
(d ₈ ,PC,Xn)	_	_

MC68020, MC68030, and MC68040 only

(bd,An,Xn)*	110	reg. number:An
([bd,An,Xn],od)	110	reg. number:An
([bd,An],Xn,od)	110	reg. number:An

(bd,PC,Xn)*	_	_
([bd,PC,Xn],od)	_	_
([bd,PC],Xn,od)	_	_

MOTOROLA

M68000 FAMILY PROGRAMMER'S REFERENCE MANUAL

4-117

Partiel 2 – Annexes 5/12

^{*}Can be used with CPU32.

Integer Instructions

MOVE

Move Data from Source to Destination (M68000 Family)

MOVE

Source Effective Address field—Specifies the source operand. All addressing modes can be used as listed in the following tables:

Addressing Mode	Mode	Register
Dn	000	reg. number:Dn
An	001	reg. number:An
(An)	010	reg. number:An
(An) +	011	reg. number:An
– (An)	100	reg. number:An
(d ₁₆ ,An)	101	reg. number:An
(d ₈ ,An,Xn)	110	reg. number:An

Addressing Mode	Mode	Register
(xxx).W	111	000
(xxx).L	111	001
# <data></data>	111	100
(d ₁₆ ,PC)	111	010
(d ₈ ,PC,Xn)	111	011

MC68020, MC68030, and MC68040 only

(bd,An,Xn)**	110	reg. number:An
([bd,An,Xn],od)	110	reg. number:An
([bd,An],Xn,od)	110	reg. number:An

(bd,PC,Xn)**	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

^{*}For byte size operation, address register direct is not allowed.

NOTE

Most assemblers use MOVEA when the destination is an address register.

MOVEQ can be used to move an immediate 8-bit value to a data register.

4-118

M68000 FAMILY PROGRAMMER'S REFERENCE MANUAL

MOTOROLA

^{**}Can be used with CPU32.

Addressing Capabilities

2.4 BRIEF EXTENSION WORD FORMAT COMPATIBILITY

Programs can be easily transported from one member of the M68000 family to another in an upward-compatible fashion. The user object code of each early member of the family, which is upward compatible with newer members, can be executed on the newer microprocessor without change. Brief extension word formats are encoded with information that allows the CPU32, MC68020, MC68030, and MC68040 to distinguish the basic M68000 family architecture's new address extensions. Figure 2-3 illustrates these brief extension word formats. The encoding for SCALE used by the CPU32, MC68020, MC68030, and MC68040 is a compatible extension of the M68000 family architecture. A value of zero for SCALE is the same encoding for both extension words. Software that uses this encoding is compatible with all processors in the M68000 family. Both brief extension word formats do not contain the other values of SCALE. Software can be easily migrated in an upwardcompatible direction, with downward support only for nonscaled addressing. If the MC68000 were to execute an instruction that encoded a scaling factor, the scaling factor would be ignored and would not access the desired memory address. The earlier microprocessors do not recognize the brief extension word formats implemented by newer processors. Although they can detect illegal instructions, they do not decode invalid encodings of the brief extension word formats as exceptions.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D/A	R	REGISTE	R	W/L	0	0	0			DISP	LACEME	ENT INTE	EGER		
				(a)	MC68	3000	MC68	2008	and N	/IC680	110				
				(α)		,		,,,,,	ana n						
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D/A	R	REGISTE	R	W/L	SCA	ALF	0	DISPLACEMENT INTEGER							

(b) CPU32, MC68020, MC68030, and MC68040

Figure 2-3. M68000 Family Brief Extension Word Formats

MOTOROLA

M68000 FAMILY PROGRAMMER'S REFERENCE MANUAL

2-21

Partiel 2 – Annexes 7/12

Addressing Capabilities

Table 2-1. Instruction Word Format Field Definitions

Field	Definition
	Instruction
Mode	Addressing Mode
Register	General Register Number
	Extensions
D/A	Index Register Type 0 = Dn 1 = An
W/L	Word/Long-Word Index Size 0 = Sign-Extended Word 1 = Long Word
Scale	Scale Factor 00 = 1 01 = 2 10 = 4 11 = 8
BS	Base Register Suppress 0 = Base Register Added 1 = Base Register Suppressed
IS	Index Suppress 0 = Evaluate and Add Index Operand 1 = Suppress Index Operand
BD SIZE	Base Displacement Size 00 = Reserved 01 = Null Displacement 10 = Word Displacement 11 = Long Displacement
I/IS	Index/Indirect Selection Indirect and Indexing Operand Determined in Conjunction with Bit 6, Index Suppress

For effective addresses that use a full extension word format, the index suppress (IS) bit and the index/indirect selection (I/IS) field determine the type of indexing and indirect action. Table 2-2 lists the index and indirect operations corresponding to all combinations of IS and I/IS values.

MOTOROLA

M68000 FAMILY PROGRAMMER'S REFERENCE MANUAL

2-3



PIC12F508/509/16F505

8/14-Pin, 8-Bit Flash Microcontrollers

Devices Included In This Data Sheet:

• PIC12F508 • PIC12F509 • PIC16F505

High-Performance RISC CPU:

- · Only 33 Single-Word Instructions to Learn
- All Single-Cycle Instructions Except for Program Branches, which are Two-Cycle
- · 12-Bit Wide Instructions
- 2-Level Deep Hardware Stack
- Direct, Indirect and Relative Addressing modes for Data and Instructions
- · 8-Bit Wide Data Path
- 8 Special Function Hardware Registers
- · Operating Speed:
 - DC 20 MHz clock input (PIC16F505 only)
 - DC 200 ns instruction cycle (PIC16F505 only)
 - DC 4 MHz clock input
 - DC 1000 ns instruction cycle

Special Microcontroller Features:

- 4 MHz Precision Internal Oscillator:
 - Factory calibrated to ±1%
- In-Circuit Serial Programming™ (ICSP™)
- In-Circuit Debugging (ICD) Support
- · Power-On Reset (POR)
- Device Reset Timer (DRT)
- Watchdog Timer (WDT) with Dedicated On-Chip RC Oscillator for Reliable Operation
- Programmable Code Protection
- Multiplexed MCLR Input Pin
- Internal Weak Pull-Ups on I/O Pins
- Power-Saving Sleep mode
- · Wake-Wp from Sleep on Pin Change
- · Selectable Oscillator Options:
 - INTRC: 4 MHz precision Internal oscillator
 - EXTRC: External low-cost RC oscillator
 - XT: Standard crystal/resonator
 - HS: High-speed crystal/resonator
 - (PIC16F505 only)
- LP: Power-saving, low-frequency crystal
- EC: High-speed external clock input

(PIC16F505 only)

Low-Power Features/CMOS Technology:

- · Operating Current:
 - < 175 μA @ 2V, 4 MHz, typical
- · Standby Current:
 - 100 nA @ 2V, typical
- Low-Power, High-Speed Flash Technology:
- 100,000 Flash endurance
- > 40 year retention
- · Fully Static Design
- Wide Operating Voltage Range: 2.0V to 5.5V
- · Wide Temperature Range:
- Industrial: -40°C to +85°C
- Extended: -40°C to +125°C

Peripheral Features (PIC12F508/509):

- 6 I/O Pins:
 - 5 I/O pins with individual direction control
 - 1 input only pin
 - High current sink/source for direct LED drive
 - Wake-on-change
 - Weak pull-ups
- 8-Bit Real-Time Clock/Counter (TMR0) with 8-Bit Programmable Prescaler

Peripheral Features (PIC16F505):

- 12 I/O Pins:
 - 11 I/O pins with individual direction control
 - 1 input only pin
 - High current sink/source for direct LED drive
 - Wake-on-change
 - Weak pull-ups
- 8-Bit Real-Time Clock/Counter (TMR0) with 8-Bit Programmable Prescaler

© 2009 Microchip Technology Inc.

DS41236E-page 3

Partiel 2 – Annexes 9/12

12 8 GPIO Data Bus Program Counter Flash GP0/ISCPDAT 512 x 12 or 1024 x 12 GP1/ISCPCLK RAM 25 x 8 or 41 x 8 File GP2/T0CKI Program Memory Stack 1 GP3/MCLR/VPP GP4/OSC2 Stack 2 GP5/OSC1/CLKIN Registers Program Bus 12 RAM Addr 🏠 Addr MUX Instruction Reg Indirect 5-7 Addr 5 Direct Addr FSR Reg Status Reg 8 MUX Device Reset Timer Instruction Decode and Control Power-on Reset ALU 8 Watchdog Timer Timing OSC1/CLKIN < W Reg Generation Internal RC OSC Timer0 MCLR VDD, VSS

FIGURE 3-1: PIC12F508/509 BLOCK DIAGRAM

Device	Program Memory	Data Memory	I/O	Timers
Device	Flash (words)	(words) SRAM (bytes)		8-bit
PIC12F508	512	25	6	1
PIC12F509	1024	41	6	1
PIC16F505	1024	72	12	1

Partiel 2 – Annexes 10/12

68000 Quick Reference

		Juick H		7110	LE												
Opcode			CCR	Ļ		T., .				tive Add			Lunn	(1000)		Operation	Description
	BWL	sr,ds	XNZVC	Dn	An	(An)	(An)+	-(Ап)	(d,An)	(d,An,Rn)	abs.W	abs.L	(d,PC)	(d,PC,Rn)	#n		
ABCD	В	Dy,Dx	*U*U*	-	-	-	-	-	-	-	-	-	-	-	-	$Dy_{10} + Dx_{10} + X \rightarrow Dx_{10}$	Add BCD with Extend
		-(Ay),-(Ax)														$-(Ay)_{10} + -(Ax)_{10} + X \rightarrow -(Ax)_{10}$	
ADD	BWL	sr,Dn	****	Sr	sr	នព	Sr	Sr	sr	รา	sr	sr	sr	22	sr	sr + Dn → Dn	Add binary
		Dn,ds		ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	Dn + ds → ds	(ADDI or ADDQ is used when source is #n)
ADDA ²	WL	sr,An		Sr	sr	sr	Sr	Sr	sr	Sr	Sr	Sr	sr	Sr	sr	sr + An → An	Add address (.W sign-extended to .L)
ADDI ²	BWL	#n,ds	****	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	#n + ds → ds	Add immediate
ADDQ 2	BWL	#n,ds	****	ds	ds	ds	ds	ds	ds	ds	ds	ds	-	-	-	#n + ds → ds	Add quick immediate (#n range: 1 to 8)
ADDX		Dy,Dx	****	-	-	-	-	-	-	-	-	-	-	-	-	$Dy + Dx + X \rightarrow Dx$	Add with Extend
NBBN		-(Ay),-(Ax)														$-(Ay) + -(Ax) + X \rightarrow -(Ax)$	The Will Extend
AND	BWL	sr,Dn	-**00	sr	† <u> </u>	sr	sr	sr	sr	sr	sr	sr	sr	Sr	sr	sr & Dn → Dn	Logical AND
AIID	""	Dn,ds		ds	_	ds	ds	ds	ds	ds	ds	ds	- "	-	"	Dn & ds → ds	(ANDI is used when source is #n)
ANDI ²	BWL	#n,ds	-**00	_	+-	ds	ds	ds	ds	ds	ds	ds	_	_	-	#n & ds → ds	Logical AND immediate
ANDI ²	В	#n,CCR	****	no	⊢	n ₂	n ₂	n ₂	n ₂	us us	n ₂	us		_	-	#n & CCR → CCR	Logical AND immediate to CCR
ANDI ²	_	#11,66K #n,SR	****	<u>├</u>	ŀ	-	-	-	-		_	-	_		-		
	W		****	<u>├</u>	μ-	-		-				-		-	-	#n & SR → SR	Logical AND immediate to SR (Privileged)
ASL	RMF	Dx,Dy		-	-	-	-	-	-	-	-	-	-	-	-	X 📥 🗆 🕳 0	Arithmetic shift Dy Dx bits left/right
ASR	l	#n,Dy		-	-	-	-	-	-	-	-	-	-	-	-	T→X	Arithmetic shift Dy #n bits L/R (#n: 1 to 8)
_	W ₂	ds		<u> -</u>	-	ds	ds	ds	ds	ds	ds	ds	-	-	-		Arithmetic shift ds 1 bit left/right (.W only)
Bcc	BM ₃	label		-	-	-	-	-	-	-	-	-	-	-	-	if cc true then	Branch conditionally (cc: See Table next pg)
				<u> </u>												PC + d → PC	(d: 8/16-bit signed integer)
BCHG	B L	Dn,ds	*	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	NOT(bit number of ds) \rightarrow Z	Set Z with state of specified bit in ds then
		#n,ds		ds1	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	NOT(bit n of ds) \rightarrow bit n of ds	invert the bit in ds
BCLR	B L	Dn,ds	*	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	NOT(bit number of ds) \rightarrow Z	Set Z with state of specified bit in ds then
		#n,ds		ds1	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	$0 \rightarrow $ bit number of ds	clear the bit in ds
BRA	BW ³	label		T-	ļ -	-	-	-	-	-	-	-	-	-	-	PC + d → PC	Branch always (d: 8/16-bit signed integer)
BSET	B L	Dn,ds	*	ds1	١-	ds	ds	ds	ds	ds	ds	ds	-	-	-	NOT(bit n of ds) → Z	Set Z with state of specified bit in ds then
552.	-	#n,ds		ds ¹	_	ds	ds	ds	ds	ds	ds	ds	_	-	_	$1 \rightarrow \text{bit n of ds}$	set the bit in ds
BSR	BW3	label		_	+-	-	-	-	-	-	-	-	_	_	-	$PC \rightarrow -(SP); PC + d \rightarrow PC$	Branch to subroutine (d: 8/16-bit sign-int)
BTST	B L	Dn,ds	*_	ds	+-	ds	ds	ds	ds	ds	ds	ds	ds	ds	_	NOT(bit Dn of ds) \rightarrow Z	Set Z with state of specified bit in ds
וטוט	ום ר	#n,ds		ds	-	ds	ds	ds	ds	ds ds	ds	ds	ds	ds	-	NOT(bit #n of ds) \rightarrow Z	Leave the bit in ds unchanged
CHK	14/		-*UUU	-	μ-							_			-		
	W	sr,Dn		- 01	-	Sr	Sr	Sr	Sr	Sr	Sr	Sr	Sr	Sr	-	if Dn<0 or Dn>sr then TRAP	Compare Dn with O and upper bound (sr)
CLR	BWL	ds	-0100	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	0 → ds	Clear destination to zero
CMP	BWL	sr,Dn	_***	sr	Sr	នា	รา	Sr	sr	Sr	sr	sr	sr	Sr	sr	set CCR with Dn – sr	Compare On to source
CMPA ²	WL	sr,An	_***	Sr	Sr	_	รา	Sr	รา	Sr	sr	รา	รา	Sr	Sr	set CCR with An – sr	Compare An to source
CMPI ²		#n,ds	_***	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	set CCR with ds - #n	Compare destination to #n
CMPM ²	BWL	(Ay)+,(Ax)+	_***	-	-	-	ea	-	-	-	-	-	-	-	-	set CCR with (Ax) - (Ay)	Compare (Ax) to (Ay); Increment Ax & Ay
DBcc	W	Dn,label		-	-	-	-	-	-	-	-	-	-	-	-	if cc false then { Dn-1 \rightarrow Dn	Test condition, decrement & branch
																if Dn <> -1 then PC+d→PC }	(d: 16-bit signed integer)
DIVS	W	sr,Dn	-***0	sr	-	sr	sr	sr	sr	sr	sr	sr	sr	sr	sr	±32bit Dn / ±16bit sr → ±Dn	Dn= (16-bit remainder, 16-bit quotient)
DIVU	W	sr,Dn	-***0	sr	-	sr	sr	sr	sr	sr	sr	sr	sr	sr	sr	32bit Dn / 16bit sr → Dn	Dn= [16-bit remainder, 16-bit quotient]
EOR	_	Dn,ds	-**00		١.	ds	ds	ds	ds	ds	ds	ds	-	-	-	Dn XOR ds → ds	Logical exclusive OR Dn to ds
EORI ²		#n,ds	-**00	40	+-	ds	ds	ds	ds	ds	ds	ds	_	_	_	#n XOR ds → ds	Logical exclusive OR #n to ds
EORI ²	В	#n,CCR	****	uo	H	us	us	us	us -	us	ua	us	_			#n XOR CCR → CCR	Logical exclusive OR #n to CCR
			****	<u>-</u>	<u> </u>	<u> </u>	-	-		-	-	-	-	-	-		8
EORI ²	W	#n,SR		<u>-</u> -	<u> </u>	-	-	-	-	-	-	-		-	-	#n XOR SR → SR	Logical exclusive OR #n to SR (Privileged)
EXG	L	Rx,Ry		_	ea	_	-	-	-	-	-	-	-	-	-	register ←→ register	Exchange registers (32-bit only)
EXT	WL	Dn	-**00	-	-	-	-	-	-	-	-	-	-	-	-	Dn.B → Dn.W Dn.W → Dn.L	Sign extend (change .B to .W or .W to .L)
ILLEGAL				-	-	-	-	-	-	-	-	-	-	-	-	PC→-(SSP); SR→-(SSP)	Generate Illegal Instruction exception
JMP		ds		-	-	ds	-	-	ds	ds	ds	ds	ds	ds	-	ds → PC	Jump to address specified by ds
JSR		ds		-	-	ds	-	-	ds	ds	ds	ds	ds	ds	-	$PC \rightarrow -(SP); ds \rightarrow PC$	push PC, jump to subroutine at address ds
LEA	L	sr,An		-	-	sr	-	-	sr	sr	sr	sr	sr	sr	-	sr → An	Load effective address of sr to An
LINK		An,#n		-	-	-	-	-	-	-	-	-	-	-	-	$An \rightarrow -(SP); SP \rightarrow An;$	Create local workspace on stack
		,														SP + #n → SP	(n must be negative to allocate!)
LSL	RWI	Dx,Dy	***0*	† <u>-</u>	-	<u> </u>	-	-	-	-	-	-	-	_	-	X.	Logical shift Dy, Dx bits left/right
LSR	""	#п,Dy		_	_	_	_	_	_	_	_	_	_	_	_		Logical shift Dy, #n bits L/R (#n: 1 to 8)
rui/	w	ds ds				ds	ds	ds	ds	ds	ds	ds	_		_	0 → C	Logical shift ds 1 bit left/right (.W only)
MOVE	BWL	ea,ea	-**00	100	sr	_								on.	nn.	sr → ds	Move data from source to destination
			****	100	21,	69	69	69	69	69	69	69	22	72			
MOVE	W	sr,CCR	****	Sr	-	25	sr	Sr	รา	Sr	รา	Sr	sr	27		sr → CCR	Move source to Condition Code Register
MOVE	W	sr,SR	^ ^ * *	Sr	-	Sr	sr	Sr	sr	Sr	Sr	Sr	sr	Sr	sr	sr → SR	Move source to Status Register (Privileged)
MOVE		00'							ds	ds	ds	ds	-	- 1	l -	SR → ds	Move Status Register to destination
MOVE	W	SR,ds		ds	-	ds	ds	ds	us	uo	us	us			_		
		SR,ds USP,An An,USP		ds -	-	ds -	ds -	-	-	-	-	-	-	-	-	USP → An An → USP	Move User Stack Pointer to An (Privileged) Move An to User Stack Pointer (Privileged)

Partiel 2 – Annexes 11/12

Opcode	Size	Operand	CCR						Effec	tive Addı	'ess					Operation	Description
Броссо	BWL	sr,ds	XNZVC	Dn	An	(An)	(An)+	-(An)		(d,An,Rn)		abs.L	(d,PC)	(d,PC,Rn)	#n		2330
MOVEA ²		sr,An		sr	sr	Sr	Sr	Sr	sr	sr	Sr	Sr	sr	Sr		sr → An	Move source to An (MOVE sr.An use MOVEA)
MOVEM ²		Rn-Rn,ds		-	-	ds	-	ds	ds	ds	ds	ds	-	-	-	Registers → ds	Move specified registers to/from memory
		sr,Rn-Rn		-	-	Sr	sr	-	sr	Sr	Sr	Sr	sr	Sr	_	sr → Registers	(.W source is sign-extended to .L for Rn)
MOVEP	WL	Dn,d(An)		-	-	-	-	-	-	-	-	-	-	-	-	$Dn \rightarrow d(An)d+2(An)d+4(A$	Move Dn to/from alternate memory bytes
		d(An),Dn														$d(An) \rightarrow Dn; d+2(An)d+4(An)$	(Access only even or odd addresses)
MOVEQ ²	L	#n,Dn	-**00	-	-	-	-	-	-	-	-	-	-	-	-	#n → Dn	Move sign extended 8-bit #n to Dn
MULS	W	sr,Dn	-**00	sr	-	Sr	sr	sr	sr	Sr	Sr	Sr	sr	Sr	sr	±16bit sr * ±16bit Dn → ±Dn	Multiply signed 16-bit; result: signed 32-bit
MULU	W	sr,Dn	-**00	sr	-	sr	sr	sr	sr	sr	sr	sr	sr	sr	sr	16bit sr * 16bit Dn → Dn	Multiply unsig'd 16-bit; result: unsig'd 32-bit
NBCD	В	ds	*U*U*	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	0 - ds ₁₀ - X → ds	Negate BCD with Extend
NEG	BWL	ds	****	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	0 - ds → ds	Negate ds
NEGX	BWL	ds	****	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	O - ds - X → ds	Negate ds with Extend
NOP				-	-	-	-	-	-	-	-	-	-	-	-	None	No operation occurs
NOT	BWL	ds	-**00	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	NDT(ds) \rightarrow ds	Logical NOT (ones complement of ds)
OR	BWL	sr,Dn	-**00	sr	-	Sr	sr	sr	sr	Sr	Sr	Sr	Sr	Sr	sr	sr OR Dn → Dn	Logical OR
		Dn,ds		-	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	On OR ds \rightarrow ds	(ORI is used when source is #n)
ORI ²	BWL	#n,ds	-**00	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	#n OR ds \rightarrow ds	Logical DR #n to ds
ORI ²	В	#n,CCR	****	-	-	-	-	-	-	1	ı	1	-	-	-	$\#_n$ OR CCR $ o$ CCR	Logical OR #n to CCR
ORI ²	W	#n,SR	****	-	-	-	-	-	-	-	1	-	-	-	-	#n OR SR \rightarrow SR	Logical OR #n to SR (Privileged)
PEA	L	ds		-	-	ds	-	-	ds	ds	ds	ds	ds	ds	-	ds → -(SP)	Push effective address of ds onto stack
RESET				-	-	-	-	-	-	-	-	-	-	-	-	Assert RESET Line	Issue a hardware RESET (Privileged)
ROL	BWL	Dx,Dy	-**0*	-	-	-	-	-	-	-	-	-	-	-	-		Rotate Dy, Dx bits left/right (without X)
ROR		#n,Dy		-	-	-	-	-	-	-	-	-	-	-	-		Rotate Dy, #n bits left/right (#n: 1 to 8)
	W	ds		-	-	qs	ds	ds	ds	ds	ds	ds	-	-	-		Rotate ds 1-bit left/right (.W only)
ROXL	BWL	Dx,Dy	***0*	-	-	-	-	-	-	-	-	-	-	-	-		Rotate Dy, Dx bits L/R (X used then
ROXR	w	#n,Dy		-	-	-	-	-	-	-	-	-	-	-	-	X 🔷 C	updated) Rotate Dy, #n bits left/right (#n: 1
	W	ds		-	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	- -	to 8)
DTC			****													(DD) > DD (DD) > DD	Rotate ds 1-bit left/right (.W only)
RTE RTR			****	-	-	-	-	-	-	-	-	-	-	-	-	$(SP)+ \rightarrow SR; (SP)+ \rightarrow PC$	Return from exception (Privileged) Return from subroutine and restore CCR
			^ ^ ^ ^ ^	-	-	-	-	-	-	-	-	-	-	-	-	$(SP)^{+} \rightarrow CCR, (SP)^{+} \rightarrow PC$	
RTS	п	n n	*U*U*	-	-	-	-	-	-	-	-	-	-	-	-	(SP)+ → PC	Return from subroutine
SBCD	В	Dy,Dx -(Ay),-(Ax)	1000	-	-	-	-	-	-	-	-	-	-	-	-	$\begin{array}{l} Dx_{10} - Dy_{10} - X \to Dx_{10} \\ -(Ax)_{10}(Ay)_{10} - X \to -(Ax)_{10} \end{array}$	Subtract BCD with Extend
Scc	В	ds		ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	If cc is true then 1's \rightarrow ds	If cc true then ds.B = 111111111
																else O's \rightarrow ds	else ds.B = 00000000
STOP		#n	****	-	-	-	-	-	-	-	-	-	-	-	-	#n → SR; STOP	Move #n to SR, stop processor (Privileged)
SUB	BWL	sr,Dn	****	sr	sr	Sr	Sr	sr	Sr	Sr	sr	Sr	SL	sr	sr	Dn - sr → Dn	Subtract binary
		Dn,ds		-	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	ds - Dn → ds	(SUBI or SUBQ is used when source is #n)
SUBA ²		sr,An			sr	sr	Sr	sr	sr	sr	sr	sr	sr	sr		An - sr → An	Subtract address (.W sign-extended to .L)
SUBI ²		#n,ds	****	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	ds - #n → ds	Subtract immediate
SUBQ ²		#n,ds	****	ds	ds	ds	ds	ds	ds	ds	ds	ds	-	-		ds - #n → ds	Subtract quick immediate (#n range: 1 to 8)
ZNBX	BWL	Dy,Dx -(Ay),-(Ax)	****	-	-	-	-	-	-	-	-	-	-	-	-	$Dx - Dy - X \rightarrow Dx$ $-(Ax)(Ay) - X \rightarrow -(Ax)$	Subtract with Extend
SWAP	W		-**00	-	-	_	_	_	_	_	_	_	_	_	_		Cushanna tha IC hit haluaa af Da
TAS	B	Dn ds	-**00	ds	H	ds	ds								_	bits[31:16] $\leftarrow \rightarrow$ bits[15:0] test ds \rightarrow CCR; 1 \rightarrow bit7 of ds	Exchange the 16-bit halves of Dn N and Z set to reflect ds, bit7 of ds set to 1
TRAP	D			US	-	SD	ZU	ds	ds	ds	ds	ds	-	-	-		Push PC and SR, PC set by vector table #n
IKAP		#n		-	-	_	-	_	-	-	-	-	-	-	-	$PC \rightarrow -(SSP); SR \rightarrow -(SSP);$ (vector table entry) $\rightarrow PC$	Push PL and SK, PL set by vector table #n (#n range: 0 to 15)
TRAPV				_		_	_		_		_		_	_	_	If V then TRAP #7	If overflow, execute an Overflow TRAP
TST	BWL	de	-**00	ds	-	ds	ds	ds	ds	ds	ds	ds		-	<u> </u>	test ds → CCR	N and Z set to reflect ds
NNTK		An		us	-	uS.	us	us	uS	uS	n2	u8	<u> </u>		<u> </u>	An \rightarrow SP; (SP)+ \rightarrow An	Remove local workspace from stack
UNLK		AΠ		_					_					-		AII → 9L; (9L)+ → U	venione local workshace thow stack

Condition Tests (& logical AND, + logical OR, ! logical NOT, " Unsigned)										
CC	Condition	Test	CC	Condition	Test					
Ţ	true	1	VC	overflow clear	!V					
F	false	0	VS.	overflow set	V					
HI ^u	high	!C & !Z	PL	plus	!N					
T2 _n	low or same	C + Z	MI	minus	N					
CC, HS ^u	carry clear	!C	GE	greater or equal	N & V + !N & !V					
CS, LO ^u	carry set	C	LT	less than	N & !V + !N & V					
NE	not equal	!Z	GT	greater than	N&V& !Z + !N& !V& !Z					
EQ	equal	Z	LE	less or equal	Z + N & !V + !N & V					

- **An** Address register (16/32-bit, n=0-7)
- **Dn** Data register (8/16/32-bit, n=0-7)
- Rn any data or address register
- **PC** Program Counter (24-bit)
- **sr** Source **ds** Destination
- #n Immediate data **d** Displacement
- Effective Address (source or destination)
- **BCD** Binary Coded Decimal
- Long only; all others are byte only
- Assembler selects appropriate opcode Branch sizes: .B or .S -128 to +127 bytes, .W or .L -32768 to +32767 bytes

- SSP Supervisor Stack Pointer (32-bit)
- **USP** User Stack Pointer (32-bit)
- SP Active Stack Pointer (same as A7)
- label Destination of Branch (Assembler calculates displacement value)
- SR Status Register (16-bit)
- **CCR** Condition Code Register (lower 8-bits of SR)
 - ${f N}$ negative, ${f Z}$ zero, ${f V}$ overflow, ${f C}$ carry, ${f X}$ extend
 - * set according to result of operation
 - not affected, O cleared, 1 set, U undefined

Partiel 2 – Annexes 12/12