
Architecture des ordinateurs Partiel 1 – Corrigé

Exercice 1 (5 points)

Chaque question est indépendante. Pour chacune d'elles, vous avez à votre disposition toutes les portes logiques nécessaires. La <u>documentation constructeur du 74193</u> est fournie en annexes.


 Câblez les deux 74193 ci-dessous afin de réaliser un compteur modulo 192. On appelle Hc l'entrée d'horloge de ce compteur; vous devrez faire apparaître clairement sur votre schéma l'emplacement de Hc.

Il faut détecter la valeur 192 et forcer la valeur 0.



2. Câblez le **74193** ci-dessous afin de réaliser un décompteur modulo 12. On appelle **Hd** l'entrée d'horloge de ce décompteur; vous devrez faire apparaître clairement sur votre schéma l'emplacement de **Hd**.

Il faut détecter la valeur 15 et forcer la valeur 11.



Exercice 2 (4,5 points)

On désire réaliser une RAM_2 de 8 Kbits avec un bus de donnée de 16 bits, à l'aide de plusieurs RAM_1 de 1 Kbits ayant un bus de donnée de 8 bits.

1. Donnez le nombre de fils du bus d'adresse de la RAM₁.

1 Kbits / 8 bits = 128 mots de 8 bits = 2^7 mots de 8 bits. La RAM₁ possède **7 fils d'adresse**.

2. Donnez le nombre de fils du bus d'adresse de la RAM2.

8 Kbits / 16 bits = 512 mots de 16 bits = 2^9 mots de 16 bits. La RAM₂ possède **9 fils d'adresse**.

3. Combien de mémoire doit-on assembler en série?

On passe d'une profondeur de 128 mots à une profondeur de 512 mots. Il faut assembler **quatre mémoires** en série.


4. Combien de mémoire doit-on assembler en parallèle?

On passe d'une largeur de 8 bits à une largeur de 16 bits. Il faut assembler **deux mémoires** en parallèle.


5. Combien de bits d'adresse vont servir à déterminer le CS des RAM?

Deux bits d'adresse sont nécessaires afin de différencier les quatre mémoires assemblées en profondeur. Ce sont les bits d'adresse supplémentaires de la RAM $_2$ qui serviront à la sélection des RAM $_1$ (9 - 7 = 2).

6. Donnez le schéma de câblage (détaillez le nombre de fils pour chaque bus).



Exercice 3 (3 points)




Indications

- On suppose que le bouton poussoir n'est pas pressé lors de la mise sous tension.
- La tension de seuil des entrées de la porte ou est $V_{cc}/2$.

1. À la mise sous tension, dessinez l'évolution de la tension U_R aux bornes de la résistance et donnez le niveau logique considéré par la porte *ou*.

Soit U_c la tension aux bornes du condensateur : $U_R = V_{cc} - U_c$

- À l'allumage, le condensateur est déchargé : $U_c = 0$ et $U_R = V_{cc}$.
- Puis le condensateur se charge jusqu'à atteindre V_{cc} : $U_c = V_{cc}$ et $U_R = 0$.



Le régime transitoire est celui qui ne reste pas : il disparaît de lui-même sans aucune intervention extérieure. Le niveau logique 1, considéré par la porte à l'allumage, est donc transitoire.

Le régime permanent (ou établi) est celui qui reste : il ne disparaît pas de lui-même. Le niveau logique 0, qui suit le niveau logique 1, est donc permanent.

2. Exprimez S en fonction de IC_0 , en régime transitoire et permanent.

(On considère que le régime transitoire est l'intervalle de temps compris entre l'allumage et l'instant où la tension U_R passe la tension de seuil. Le régime permanent succède au régime transitoire.)

S est la sortie de la porte ou.

• Régime transitoire : $S = 1 + IC_0 = 1$

• Régime permanent : $S = 0 + IC_0 = IC_0$

3. Si \mathbf{IC}_0 est au niveau bas à l'allumage, à quelle valeur est initialisée la sortie \mathbf{IC}_1 ?

Une indication précise que personne n'appuie sur le bouton poussoir à l'allumage. On a donc \mathbf{R} = 0 tant que le bouton poussoir n'est pas pressé.

 \mathbf{IC}_1 est la sortie de la bascule RS.

• Régime transitoire : R = 0 et $S = 1 \Rightarrow IC_1$ passe à 1.

• Régime permanent : \mathbf{R} = 0 et \mathbf{S} = \mathbf{IC}_0 = 0 \Rightarrow \mathbf{IC}_1 reste à 1 (état mémoire).

À l'allumage, la sortie IC_1 est donc initialisée à 1.

4. Comment faire passer la sortie \mathbf{IC}_1 à 0 quand elle est à 1 (avec $\mathbf{R} = 0$ et $\mathbf{S} = 0$)?

La bascule RS est dans l'état mémoire (R = 0 et S = 0) et IC_1 est à 1.

Pour faire passer \mathbf{IC}_1 à 0, il faut effectuer un *reset* au niveau de la bascule RS. $\mathbf R$ doit donc passer à 1. $\mathbf II$ faut pour cela appuyer sur le bouton poussoir :

$$R = 1 \text{ et } S = 0 \Rightarrow IC_1 = 0.$$

On remarque que quand le bouton poussoir est relâché, R repasse à 0, ce qui n'a aucune incidence sur \mathbf{IC}_1 puisque la bascule RS revient à l'état mémoire :

$$\mathbf{R} = 0$$
 et $\mathbf{S} = 0 \Rightarrow \mathbf{IC}_1$ reste à 0.

5. Comment faire passer la sortie \mathbf{IC}_1 à 1 quand elle est à 0 (avec $\mathbf{R} = 0$ et $\mathbf{S} = 0$)?

La bascule RS est dans l'état mémoire ($\mathbf{R} = 0$ et $\mathbf{S} = 0$) et \mathbf{IC}_1 est à 0.

Pour faire passer \mathbf{IC}_1 à 1, il faut effectuer un *set* au niveau de la bascule RS. **S** doit donc passer à 1. **Il faut pour cela faire passer** \mathbf{IC}_0 à 1 puisque $S = \mathbf{IC}_0$: R = 0 et $S = 1 \Rightarrow \mathbf{IC}_1 = 1$.

On remarque que si \mathbf{IC}_0 repasse à 0, \mathbf{S} repasse à 0 également, ce qui n'a aucune incidence sur \mathbf{IC}_1 puisque la bascule RS revient à l'état mémoire : $\mathbf{R} = 0$ et $\mathbf{S} = 0 \Rightarrow \mathbf{IC}_1$ reste à 1.

Exercice 4 (2 points)

1. Convertissez, <u>en détaillant chaque étape</u>, le nombre 128,5 dans le format flottant IEEE 754 <u>simple précision</u>. Vous exprimerez le résultat final, sous forme binaire, <u>en précisant chacun des champs</u>:

128,5

- S = 0
- $|128,5| = 128,5 = 1000\ 0000,1_2$
- $128,5 = (1,00000001)_2.2^7$

 $M = 00000010...0_2$ et e = 7

• E = e + biais = 7 + 127 = 6 + 128

 $E = 1000 \ 0110_2$

128.5 ⇒ 0 10000110 000000100000000000000

2. Convertissez, <u>en détaillant au maximum</u>, le nombre ci-dessous, codé au format flottant IEEE 754 **double précision**, dans sa représentation décimale :

0003 0C00 0000 0000₁₆

- = 0000 0000 0000 0011 0000 1100 0000.....0
 - E = 0 et M ≠ 0 ⇒ représentation dénormalisée
 - $m = (0,M)_2 = (0,0011000011)_2$
 - +m.2^{1-biais} = + $(0.0011000011)_2.2^{-1022}$
 - \bullet = +(11000011)₂.2⁻¹⁰³²
 - $= +195.2^{-1032}$

Exercice 5 (3 points)

On dispose d'une mémoire vive (RAM) possédant 18 fils d'adresse, d'une mémoire morte (ROM) possédant 20 fils d'adresse et de deux périphériques (P_1 et P_2) possédant respectivement 8 et 6 fils d'adresse. On désire les rendre accessibles à un microprocesseur via les bus d'adresse (24 fils), de donnée (8 fils) et de commande. Les mémoires et les périphériques sont compatibles en largeur avec le microprocesseur. La RAM sera située dans les adresses les plus faibles, viendront ensuite la ROM et les deux périphériques.

1. Est-il possible de réaliser un décodage de type linéaire?

Le décodage de type linéaire associe un composant à un fil d'adresse du microprocesseur. Le plus grand composant connecté au microprocesseur est la ROM avec 20 fils d'adresse. Sur les 24 fils d'adresse du microprocesseur, 4 sont donc disponibles pour le décodage. Cela permet de connecter au moins 4 composants au microprocesseur. Or, il faut en connecter 4. Par conséquent, il est possible de réaliser un décodage de type linéaire.

Pour tout le reste de l'exercice, c'est le mode zone qui est utilisé avec le moins de zones possible.

2. Donnez les bits d'adresse qui serviront au décodage avec les combinaisons associées aux différents composants.

Pour 4 composants, les deux bits de poids fort suffisent : A_{23} et A_{22} .

A ₂₃	A 22	Composant associé					
0	0	RAM					
0	1	ROM					
1	0	P_1					
1	1	P ₂					


3. Donnez la fonction de décodage.

 $CS_{RAM} = AS.\overline{A}_{23}.\overline{A}_{22}$ $CS_{ROM} = AS.\overline{A}_{23}.\overline{A}_{22}$ $CS_{P1} = AS.A_{23}.\overline{A}_{22}$ $CS_{P2} = AS.A_{23}.A_{22}$

Avec AS = Address Strobe (validation de l'adresse par le microprocesseur).


4. Donnez la représentation de l'espace mémoire avec toutes les adresses remarquables.

RAM basse: 0000 0000 0000 0000 0000 $_2 = 000000_{16}$ RAM haute: 0000 0011 1111 1111 1111 1111 $_2 = 03FFFF_{16}$ ROM basse: 0100 0000 0000 0000 0000 0000 $_2 = 400000_{16}$ ROM haute: 0100 1111 1111 1111 1111 1111 $_2 = 4FFFFF_{16}$ P₁ basse: 1000 0000 0000 0000 0000 0000 $_2 = 400000_{16}$ P₁ haute: 1000 0000 0000 0000 0000 0000 $_2 = 800000_{16}$ P₂ basse: 1100 0000 0000 0000 1111 1111 $_2 = 8000FF_{16}$ P₂ haute: 1100 0000 0000 0000 0000 1111 $_2 = 8000000_{16}$ P₂ haute: 1100 0000 0000 0000 0011 1111 $_2 = 8000000_{16}$




Exercice 6 (2,5 points)


1. <u>Uniquement à l'aide de quatre bascules D</u>, donnez le schéma de câblage réalisant le chronogramme ci-dessous. À vous de déterminer si les bascules doivent être synchronisées sur front montant ou descendant. Si le montage nécessite une entrée, elle portera le nom de E.



On reconnaît le chronogramme d'un registre à décalage.



2. Réalisez une porte et à l'aide de plusieurs portes non-et (donnez le schéma de câblage).



Philips Semiconductors

Product specification

Presettable synchronous 4-bit binary up/down counter

74HC/HCT193

FEATURES

- Synchronous reversible 4-bit binary counting
- · Asynchronous parallel load
- · Asynchronous reset
- Expandable without external logic
- · Output capability: standard
- I_{CC} category: MSI

GENERAL DESCRIPTION

The 74HC/HCT193 are high-speed Si-gate CMOS devices and are pin compatible with low power Schottky TTL (LSTTL). They are specified in compliance with JEDEC standard no. 7A.

The 74HC/HCT193 are 4-bit synchronous binary up/down counters. Separate up/down clocks, CP_U and CP_D respectively, simplify operation. The outputs change state synchronously with the LOW-to-HIGH transition of either clock input. If the CP_U clock is pulsed while CP_D is held HIGH, the device will count up. If the CP_D clock is pulsed while CP_U is held HIGH, the device will count down. Only one clock input can be held HIGH at any time, or erroneous operation will result. The device can be cleared at any time by the asynchronous master reset input (MR); it may also be loaded in parallel by activating the asynchronous parallel load input (PL).

The "193" contains four master-slave JK flip-flops with the necessary steering logic to provide the asynchronous reset, load, and synchronous count up and count down functions.

Each flip-flop contains JK feedback from slave to master, such that a LOW-to-HIGH transition on the CP_{D} input will decrease the count by one, while a similar transition on the CP_{U} input will advance the count by one.

One clock should be held HIGH while counting with the other, otherwise the circuit will either count by two's or not at all, depending on the state of the first flip-flop, which cannot toggle as long as either clock input is LOW. Applications requiring reversible operation must make the reversing decision while the activating clock is HIGH to avoid erroneous counts.

The terminal count up (\overline{TC}_U) and terminal count down (\overline{TC}_D) outputs are normally HIGH. When the circuit has reached the maximum count state of 15, the next HIGH-to-LOW transition of CP_U will cause \overline{TC}_U to go LOW.

 $\overline{\text{TC}}_{\text{U}}$ will stay LOW until CP_U goes HIGH again, duplicating the count up clock.

Likewise, the \overline{TC}_D output will go LOW when the circuit is in the zero state and the CP_D goes LOW. The terminal count outputs can be used as the clock input signals to the next higher order circuit in a multistage counter, since they duplicate the clock waveforms. Multistage counters will not be fully synchronous, since there is a slight delay time difference added for each stage that is added.

The counter may be preset by the asynchronous parallel load capability of the circuit. Information present on the parallel data inputs $(D_0 \ to \ D_3)$ is loaded into the counter and appears on the outputs $(Q_0 \ to \ Q_3)$ regardless of the conditions of the clock inputs when the parallel load (\overline{PL}) input is LOW. A HIGH level on the master reset (MR) input will disable the parallel load gates, override both clock inputs and set all outputs $(Q_0 \ to \ Q_3)$ LOW. If one of the clock inputs is LOW during and after a reset or load operation, the next LOW-to-HIGH transition of that clock will be interpreted as a legitimate signal and will be counted.

December 1990

Philips Semiconductors Product specification

Presettable synchronous 4-bit binary up/down counter


74HC/HCT193


PIN DESCRIPTION


PIN NO.	SYMBOL	NAME AND FUNCTION			
3, 2, 6, 7	Q ₀ to Q ₃	flip-flop outputs			
4	CPD	count down clock input ⁽¹⁾			
5	CPU	count up clock input ⁽¹⁾			
8	GND	ground (0 V)			
11	PL	asynchronous parallel load input (active LOW)			
12	TC _U	terminal count up (carry) output (active LOW)			
13	TC _D	terminal count down (borrow) output (active LOW)			
14	MR	asynchronous master reset input (active HIGH)			
15, 1, 10, 9	D ₀ to D ₃	data inputs			
16	V _{CC}	positive supply voltage			

Note

1. LOW-to-HIGH, edge triggered







December 1990 2

Philips Semiconductors Product specification

Presettable synchronous 4-bit binary up/down counter


74HC/HCT193

FUNCTION TABLE

OPERATING MODE	INPUTS								OUTPUTS					
OPERATING WIODE	MR	PL	СРи	CPD	D ₀	D ₁	D ₂	D ₃	Q_0	Q ₁	Q ₂	Q_3	TCυ	TCD
reset (clear)	Н	Х	Х	L	Х	Х	Х	Х	L	L	L	L	Н	L
reset (clear)	Н	Х	Х	Н	Х	Х	Х	Х	L	L	L	L	Н	Н
	L	L	Х	L	L	L	L	L	L	L	L	L	Н	L
parallel load	L	L	X	H	L	L	L	L	L	L	L	L	Н	Н
	L	L	L	X	Н	Н	Н	H	Н	Н	Н	Н	L	Н
	L	L	Н	X	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н
count up	L	Н	1	Н	Х	Χ	Х	Х	count up				H ⁽²⁾	Н
count down	L	Н	Н	1	Х	Х	Х	Х	count down			Н	H ⁽³⁾	

Notes

- 1. H = HIGH voltage level
 - L = LOW voltage level
 - X = don't care
 - ↑ = LOW-to-HIGH clock transition
- 2. $\overline{TC}_U = CP_U$ at terminal count up (HHHH)
- 3. $\overline{TC}_D = CP_D$ at terminal count down (LLLL)





December 1990

Philips Semiconductors Product specification

Presettable synchronous 4-bit binary up/down counter

74HC/HCT193





December 1990 4