Architecture des ordinateurs Partiel 2 – Mai 2009

Durée 1h30

Nom:

Classe:

Exercice 1. (2 points)

Codez les instructions suivantes en langage machine 68000, vous <u>détaillerez les</u> <u>différents champs</u> puis vous exprimerez le résultat final sous <u>forme hexadécimale</u> en précisant <u>la taille des mots supplémentaires</u> lorsque le cas se présente.

```
1. MOVE.L #$FFFF, (A2)
2. MOVE.W (A4)+,32(A3)
```

Exercice 2. (2 points)

Vous indiquerez après chaque instruction, le nouveau contenu des registres (sauf le PC) et/ou de la mémoire qui viennent d'être modifiés. Vous utiliserez la représentation hexadécimale.

Attention: La mémoire et les registres sont réinitialisés à chaque nouvelle instruction.

```
Valeurs initiales: D0 = $00000004 A0 = $00005000 PC = $00006000
```

D1 = \$0000FFFF A1 = \$00005008 D2 = \$7FFFFAAA A2 = \$00005010

\$005000 55 65 E4 7F B4 16 22 2F \$005008 52 9F 28 A7 CF A5 41 AA \$005010 DC 54 0F 22 DB BA 1D D9

```
1. MOVE.W #77, -(A2)
```

2. MOVE.B \$5012(PC), -2(A1, D1.W)

Exercice 3. (2 Points)

Donner le résultat des additions hexadécimales suivantes, ainsi que le contenu des bits N, Z, V et C du registre d'état.

```
    $62 + $11 opération en .B
    $FFFE + $FFF1 opération en .W
```

Exercice 4. (9 points)

On désire réaliser un sous-programme toupper qui convertit les minuscules en majuscules dans une chaîne de caractères (terminée par un 0). Les autres caractères ne subiront aucune modification.

1) Réalisez dans un 1er temps le sous-programme islower permettant de déterminer si un caractère est une minuscule. Seule la valeur de D0 devra être modifiée en sortie du sous-programme.

Entrée : D1.B contient le caractère ASCII à tester.

<u>Sortie</u>: DO.L contient 1 si le caractère est une minuscule [a...z]
DO.L contient 0 si le caractère n'est pas une minuscule

- 2) Sachant que le code ASCII de 'A' vaut \$41 et que celui de 'a' vaut \$61, quelle opération doit-on réaliser sur un caractère pour le transformer en majuscule.
- 3) En vous aidant du sous-programme islower, réalisez toupper. Aucun registre ne sera modifié en sortie du sous-programme.

Entrée : AO.L pointe sur le début de la chaîne à convertir

Exemple d'appel à toupper :

lea chaine,a0
jsr toupper
illegal

chaine

dc.b "Voici uNe Chaine, a Convertir.",0

Exercice 5. (2 points)

Soit un mot de 32 bits X3 X2 X1 X0 (Xn représentant un octet) contenu dans D0. Ecrivez un programme en assembleur 68000, qui a pour résultat les mots suivants :

D1 = X3 X1 X2 X0

D2 = X0 X2 X1 X3

Exercice 6. Le PIC 12F508 (3 pts)

En utilisant l'extrait du DataSheet fourni en annexe, déterminer, pour le PIC12F508:

- 1. La taille d'une donnée
- 2. Le nombre et la taille des mots programme
- 3. Le nombre et le(s) type(s) de mémoire(s). Préciser dans chacun des cas la particularité (volatile ou non), la taille de la mémoire et les informations stockées dans cette mémoire.

E.P.I.T.A. - Architecture des ordinateurs - Info-Spé 2008/2009

68000 Quick Reference

6800		Anick I		-	-												
Opcode			CCR	Ļ		1	1 (7.5			tive Add			1	Trines :		Operation	Description
	BWL	sr,ds	XNZVC	Dn	An	(An)	(An)+	-(Ån)	(d,An)	(d,An,Rn)	abs.W	abs.L	(d.PC)	(d.PC.Rn)	#n		
ABCD	B	Dy.Dx	*U*U*	-	-	-	-	-	-	-	-	-	-	-	-	$Dy_{i0} + Dx_{i0} + X \rightarrow Dx_{i0}$	Add BCD with Extend
	ł	-(Ay),-(Ax)	1			-								ĺ		$-(Ay)_{10} + -(Ax)_{10} + X \rightarrow -(Ax)_{10}$	
ADD	BWL	sr.Dn	****	sr	sr	sr	sr	sr	72	าร	sr	Sr	sr	sr	sr	$sr + On \rightarrow On$	Add binary
		Dn.ds	1	ds	1	ds	ds	ds	ds	ds	ds	ds	١.	_	-	$Dn + ds \rightarrow ds$	(ADDI or ADDQ is used when source is #n)
ADDA 2	WL	sr.An		Sr	+	Sr	sr	sr	sr	sr	Sr	sr	sr	sr	sr	sr + An → An	Add address (.W sign-extended to .L)
ADDI 2	BWL	#n.ds	****	ds	_	ds	ds	ds	ds	ds	ds	ds	31	- 31	-	#n + ds → ds	Add immediate
			****			-							ļ <u> </u>	 			
ADDQ 2	BWL	#n,ds	****	ds	qs	qz	ds	ds	ds	ds	ds	ds	<u> </u>	-	<u> -</u>	#n + ds → ds	Add quick immediate (#n range: I to 8)
ADDX	BWL		*****	-	-	-	-	٠ ا	-	-	-	-	-	-	-	$Dy + Dx + X \rightarrow Dx$	Add with Extend
		-(Ay),-(Ax)	ļ	_	<u> </u>		<u> </u>					ļ			L	$-(Ay) + -(Ax) + X \rightarrow -(Ax)$	
AND	BWL	sr.Dn	-**00	"	-	sr	SL	sr	Sr	sr	sr	sr	sr	sr	sr	sr & Dn → Dn	Logical AND
	<u> </u>	Dn.ds		ds		ds	ds	ds	ds	ds	ds	ds	-	-	-	Dn & ds → ds	(ANDI is used when source is #n)
ANDI ²	BWL	#n,ds	-**00	ds	-	ds	qz	ds	ds	ds	ds	ds	-	-	-	#n & ds → ds	Logical AND immediate
ANDI 2	В	#n.CCR	****	-	-	-	-	-	-	-	-	-	-	-	-	#n & CCR → CCR	Logical AND immediate to CCR
ANDI ²	W	#n,SR	****	-	-	-	-	-	-	-	-	-	-	-	-	#n & SR → SR	Logical AND immediate to SR (Privileged)
ASL	BWL	Dx.Dy	****	† <u>-</u>	1.	-	-	-	-	-	-	-	-	-	-		Arithmetic shift Dy Dx bits left/right
ASR		#n,Dy		١.			١.			_	_	_	١.		_	X 📥	Arithmetic shift Dy #n bits L/R (#n: I to 8)
, AUI	w	ds	l		_	ds	ds	ds	ds	ds	ds	ds	_	_		Ğ.X.	Arithmetic shift ds I bit left/right (.W only)
Bcc	BW3	label		╁	-	ua	Ua	us	us -	us	us -	ua		-	Ĥ	if cc true then	Branch conditionally (cc: See Table next pg)
DCC	OW	iduei		-		1	-	-	-	•	-	-	-	-	•		
00110	 	<u></u>	*	١.,	Н	Ļ.	<u> </u>					<u> </u>	ļ			$PC + d \rightarrow PC$	(d: 8/16-bit signed integer)
BCHG	BL	Dn.ds	*	ds	-	ds	ds	qz	ds	ds	ds	qz	-	-	-	NOT(bit number of ds) \rightarrow Z	Set Z with state of specified bit in ds then
		#n,ds		ds	Ŀ	qs	qs	qz	ds	ds	qs	qz	-		-	NOT(bit n of ds) \rightarrow bit n of ds	
BCLR	BL	Dn,ds	*	qs	-	qz	ds	ds	ds	ds	qz	qz	-	-	-	NOT(bit number of ds) \rightarrow Z	Set Z with state of specified bit in ds then
		#n,ds	<u> </u>	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	D → bit number of ds	clear the bit in ds
BRA	BW3	label		-	-	-	-	•	-	-	-	-	-		-	PC + d → PC	Branch always (d: 8/16-bit signed integer)
BSET	BL	Dn.ds	*	ds	-	ds	ds	ds	ds	ds	ds	ds	-	- 1	-	NOT(bit n of ds) \rightarrow Z	Set Z with state of specified bit in ds then
		#n.ds		ds	-	ds	ds	ds	ds	ds	ds	qz	-			1 → bit n of ds	set the bit in ds
BSR	BW ³	label		-	-		-	-	-	-	-	-				$PC \rightarrow -(SP)$; $PC + d \rightarrow PC$	Branch to subroutine (d: 8/16-bit sign-int)
BISI	B L	Dn,ds	*	ds	١.	ds	ds	ds	ds	ds	ds	ds	ds	ds		NDT(bit Dn of ds) \rightarrow Z	Set Z with state of specified bit in ds
וטוטו	נונו	#n.ds		ds		ds	ds	ds	ds	ds	ds	ds.	ds	ds		NOT(bit #n of ds) \rightarrow Z	Leave the bit in ds unchanged
CHK	W	sr.Dn	-*000	Sr		_											
			-0100		-	12	Sr	sr	Sr	SL	sr	sr	22			if Dn<0 or Dn>sr then TRAP	Compare On with O and upper bound [sr]
CLR	BWL	ds	****	ds	-	ds	ds	ab	ds	ab	ds	qz	-	-		① → ds	Clear destination to zero
CMP	BWL	sr.Dn			Sr	sr	Sr	sr	sr	72	SL	Sr	Sr	Sr		set CCR with Dn – sr	Compare On to source
CMPA 2	WL	sr,An	_****	sr	sr	Sr	sr	sr	sr	sr	sr	Sr	sr	Sr		set CCR with An - sr	Compare An to source
CMPI ²	BWL	#n.ds	-****	qs	-	ds	ds	ds	ds	ds	ds	qz	-	-		set CCR with ds - #n	Compare destination to #n
CMPM ²	BWL	(Ay)+,(Ax)+	_****	-	-	-	ea		-	-	-	-	-	-	-]	set CCR with (Ax) - (Ay)	Compare (Ax) to (Ay); Increment Ax & Ay
DBcc	W	Dn,label		-	-	-	-	-	-	-	-	-	-	-	-	if cc false then $\{Dn-1 \rightarrow Dn\}$	Test condition, decrement & branch
										·	1			· į		if On <> -1 then PC+d→PC }	(d: 16-bit signed integer)
DIVS	W	sr,Dn	-***0	Sr	- 1	sr	sr	sr	sr	sr	Sr	Sr	sr	sr	sr		Dn= [16-bit remainder, 16-bit quotient]
DIVU	W	sr,Dn	-***0	sr	-	sr	Sr	Sr	sr	sr	sr	sr	sr				Dn= (16-bit remainder, 16-bit quotient)
EOR		Dn.ds	-**00	ds	-	ds	ds	ds	ds	ds	ds	ds				*** **********************************	Logical exclusive OR On to ds
EORI 2		#n.ds	-**00	ds	\vdash	ds	ds	ds	ds	ds	ds	ds	-			#n XDR ds → ds	Logical exclusive OR #n to ds
EORI ²		#n.CCR	****	us		ua -	_us	us	us	us	us .	us	-			#n XOR CCR → CCR	Logical exclusive OR #n to CCR
			****	-	-	-		-									
EDRI ²		#n,SR		-	-	•	-						-			#n XOR SR → SR	Logical exclusive DR #n to SR (Privileged)
EXG		Rx.Ry		ea	69	•	-	-		-		-		-		register ←→ register	Exchange registers (32-bit only)
EXT	WL	Dn	-**00	-	-	•	-	-	-	-	-	-	-	-			Sign extend (change .B to .W or .W to .L)
ILLEGAL				-	اا	-	-	- 1			-	-	-	-			Generate Illegal Instruction exception
JMP		ds		-	L-T	qz	1	-	ds	ds	ds	qs	ds	ds	- T	ds → PC	Jump to address specified by ds
JSR		ds		-	-	ds	-	-	ds	ds	ds	ds	ds	ds	-	$PC \rightarrow -(SP)$; $ds \rightarrow PC$	push PC, jump to subroutine at address ds
LEA	L	sr,An		-	-	sr	- 1	-	sr	sr	sr	sr	sr	Sr		sr → An	Load effective address of sr to An
LINK	-	An,#n		-	-	•	- 1	-	-	-	-	-	-			$An \rightarrow -(SP); SP \rightarrow An;$	Create local workspace on stack
									- 1		l		ł			SP + #n → SP	(n must be negative to allocate!)
LSL	RWI	Dx.Dy	***0*		╛					_					-		Logical shift Dy, Dx bits left/right
LSR		#n,Dy		[]				-			1		-	- 1	_	X 🕶 🗀 💮 🤅	
LOI(-		-				. 1	-		-	- 1	-	0 -> C X	Logical shift Dy, #n bits L/R (#n: 1 to 8)
MOVE		ds	++00	-	-	ds	ds	ds	ds	ds	ds	ds			-		Logical shift ds I bit left/right (.W only)
		ea.ea			sr	69	69	68	69	ea	69	68	Sr				Move data from source to destination
MOVE	$\overline{}$	sr,CCR	****	Sr	-	sr	72	sr	sr	sr	sr	sr	sr				Move source to Condition Code Register
MOVE		sr,SR	****	Sr	-	sr	sr	Sr	sr	sr	sr	Sr	sr	sr			Move source to Status Register (Privileged)
MOVE		SR,ds		ds		гb	ds	ds	ds	ds	ds	ds	-	-	-	SR → ds	Move Status Register to destination
MOVE	L	USP,An		-	-	-	-	-	-	-	-	-	-	-	-	USP → An	Move User Stack Pointer to An (Privileged)
	ļ	An,USP	}							- 1	1	l	1	-			Move An to User Stack Pointer (Privileged)

E.P.I.T.A. - Architecture des ordinateurs - Info-Spé 2008/2009

Opcode	Size	Operand	CCR						Effec	tive Addı	ress					Operation	Description
	BWL	sr.ds	XNZVC	Dn	An	(An)	(An)+	-(An)	(d,An)	(d.An,Rn)	abs.W	J.zds	(d.PC)	(d.PC,Rn)	#n		
MOVEA	WL	sr,An		Sr	sr	sr	sr	sr	SL	sr	ST	sr	sr	sr	sr	sr → An	Move source to An (MOVE sr.An use MOVEA)
MOVEM ²	WL	Rn-Rn.ds		-	-	qz	-	ds	ds	ds	ds	ds	-	-	-	Registers → ds	Move specified registers to/from memory
		sr.Rn-Rn		-	-	sr	sr	-	22	sr	sr	22	sr	72	-	sr ightarrow Registers	(.W source is sign-extended to .L for Rn)
MOVEP	WL	Dn,d(An)		-	-	-	-	-	-	-	-	-	-	-	-		Move On to/from alternate memory bytes
		d(An),Dn		L													(Access only even or odd addresses)
MOVEQ2	L	#n,Dn	-**00	-	-	-	-	-	-	-	-	-	-	-	-	#n → Dn	Move sign extended 8-bit #n to Dn
MULS	W	sr.Dn	-**00	sr	<u> -</u>	sr	sr	sr	sr	sr	sr	Sr	Sr	sr	sr		Multiply signed 16-bit; result: signed 32-bit
MULU	W	sr.On	-**00	Sr	Ŀ	sr	sr	sr	72	sr	sr	sr	sr	sr	Sr	16bit sr * 16bit Dn → Dn	Multiply unsig'd 16-bit; result: unsig'd 32-bit
NBCD	8	ds	*U*U*	ds	_	ds	ds	ds	ds	ds	ds	ds	-			$\Omega - ds_{10} - X \rightarrow ds$	Negate BCD with Extend
NEG		ds	****	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-		D - ds → ds	Negate ds
NEGX	BWL	ds	****	ds	-	ds	ds	ab	ds	ds	ds	ds	-	-		O - ds - X → ds	Negate ds with Extend
NOP				-	-	-	-	-	-	•	-	-	-	-	-	None	No operation occurs
NOT		ds	-**00	qz	·	ds	ds	ds	qz	ds	qz	ds	•		-	NOT(ds) \rightarrow ds	Logical NOT (ones complement of ds)
OR	BML	sr,Dn	-**00	sr	- :	sr	sr	Sr	sr	sr	sr	St	sr	72	sr	sr OR Dn \rightarrow Dn	Logical OR
		Dn.ds		-	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	Dn OR ds → ds	(ORI is used when source is #n)
ORI ²		#n.ds	-**00	ds	-	ds	ds	ds	ds	qz	ds	ds	-	-		#n OR ds → ds	Logical OR #n to ds
ORI ²		#n.CCR	****	-	-	-	-	-	-	-	-	•	-			#n OR CCR → CCR	Logical OR #n to CCR
ORI ²		#n.SR	****	-	-	-	-	•	-	-	•		-	-	-	#n OR SR → SR	Logical OR #n to SR (Privileged)
PEA		ds		-	-	qz	-	-	ds	ds	ds	ds	ds	ds	-	$ds \rightarrow -(SP)$	Push effective address of ds onto stack
RESET			<u> </u>	-	-	-	-	-	-	<u> </u>	-	-	-	-	-	Assert RESET Line	Issue a hardware RESET (Privileged)
ROL		Dx,Dy	-**0*	-	-	-	-	-	-	-	-	-	-	-	-		Rotate Dy. Dx bits left/right (without X)
ROR		#п,Ду		-	-	•	-	-	-	-		-	-	-	-		Rotate By, #n bits left/right (#n: 1 to 8)
2011	W	ds	***0*	-	-	qs	ds	ds	ds	ds	ds	ds	-		-		Rotate ds I-bit left/right (.W only)
ROXL		Dx.Dy	*****	-	-	-	-	•	-	-	-	•	-	-	-	C	Rotate Dy, Dx bits L/R (X used then updated) Rotate Dy, #n bits left/right (#n: l
ROXR	w	#n,Dy		-	-	-	- ا	- 	ds.	- ds	- ds	ds.	-	-	-	X X	to 8)
	177	ds		-	-	ds	ds	ds	us	us	us	us	-	- 1	-		Rotate ds I-bit left/right (.W only)
RTE			****	Н	_	_	_	_	_								Return from exception (Privileged)
RTR			****			-	-		-		-						Return from subroutine and restore CCR
RTS	-			-		-	-			-	-	-		-			Return from subroutine
SBCD	R	Dy.Dx	*U*U*					_					-				Subtract BCD with Extend
מטטט		-(Ay),-(Ax)		_		_	-	-	-		,	_		_	-	$-(Ax)_{10}-(Ay)_{10}-X \rightarrow -(Ax)_{10}$	adult act day with Extent
202	В	ds (Ay).		ds	-	ds	ds	ds	ds	ds	ds	ds	-		_		If cc true then ds.B = 11111111
566		ua		ua		ua	us	us I	us	03	u.	us		İ		else O's → ds	else ds.B = 00000000
STOP		#n	****	-	-	-		_	-		-		-	-	-		Move #n to SR, stop processor (Privileged)
SUB	BWL		****	sr	Sr	sr	Sr	รา	sr	sr	Sr	sr	sr			$Dn - sr \rightarrow Dn$	Subtract binary
000		Dn.ds		-	21	ds	ds	ds	ds	ds	ds	ds	-	3"	- 1	ds - Dn → ds	(SUB) or SUBO is used when source is #n)
SUBA 2		sr,An		22	SF	Sr	SL	Sr	Sr	sr	sr	72	Sr	sr			Subtract address (.W sign-extended to .L)
SUBI 2		#n,ds	****	ds	-	ds	ds	ds	ds	ds	ds	ds	-				Subtract immediate
SUBQ 2		#n,ds	****	qs	ds	ds	qs	ds	qs	ds	ds	ds	-				Subtract quick immediate (#n range: 1 to 8)
	BWL		****	-	-	-	-		-	-	-		_				Subtract with Extend
GGGA		-(Ay),-(Ax)														$-(Ax)(Ay) - X \rightarrow -(Ax)$	
SWAP	W	Dn	-**00	-		-	-	-	-	-	-		-	-	-	bits(31:16) $\leftarrow \rightarrow$ bits(15:0)	Exchange the 16-bit halves of Dn
ZAT		ds	-**00	ds	-	ds	ds	ds	ds	ds	ds	ds	-				N and Z set to reflect ds, bit7 of ds set to 1
TRAP		#n		-	-	-				-	-	-	-	-			Push PC and SR, PC set by vector table #n
																(vector table entry) → PC	(#n range: 0 to 15)
TRAPV				-	-	-	-	-	-	-	-	-	-	-	-		If overflow, execute an Overflow TRAP
	BWL	ds	-**00	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-		N and Z set to reflect ds
UNLK		An		-	-	-	-	-	-	-	-		-	-	-	$An \rightarrow SP$; $(SP)+ \rightarrow An$	Remove local workspace from stack

Cand	ition Tests (&	logical Al	ND, .	+ logical OR, ! logic	cal NOT, "Unsigned)
CC	Condition	Test	CC	Condition	Test
T	true	1	VC	overflow clear	17
F	false	0	VS	overflow set	٧
HI"	high	IC & IZ	PL	plus	!N
T2n	low or same	C + Z	MI	minus	N
CC. HS"	carry clear	!C	GE	greater or equal	N & V + IN & IV
CS. LO"	carry set	C	LT	less than	N & IV + IN & V
NE	not equal	! Z	GT	greater than	N&V& !Z + IN& !V& !Z
EQ	equal	Z	LE	less or equal	Z + N & IV + IN & V

- An Address register (16/32-bit, n=0-7)
- On Data register (8/16/32-bit, n=0-7)
- any data or address register
- PC Program Counter (24-bit) Source
 - ds Destination
- Immediate data d Displacement
- ea Effective Address (source or destination)
- **BCD** Binary Coded Decimal
- Long only; all others are byte only
- Assembler selects appropriate opcode

- SSP Supervisor Stack Pointer (32-bit)
- USP User Stack Pointer (32-bit)
- SP Active Stack Pointer (same as A7)
- label Destination of Branch (Assembler calculates displacement value)
- SR Status Register (16-bit)
- CCR Condition Code Register (lower 8-bits of SR)
 - N negative, Z zero, V overflow, C carry, X extend
 - * set according to result of operation
 - not affected, D cleared, 1 set, U undefined
- Branch sizes: **.B** or **.S** -128 to +127 bytes. **.W** or **.L** -32768 to +32767 bytes

LSL, LSR

Logical Shift (M68000 Family)

LSL, LSR

Instruction Format:

MEMORY SHIFTS

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
1	1	1	0	0	0	4	de	4	1		EF	FECTIVE	ADDRE	SS	
	'	١ '	ľ	١	"	'	l dr	١ '	l '		MODE		R	EGISTE	R.

Instruction Fields:

dr field-Specifies the direction of the shift.

0 - Shift right

1 — Shift left

Effective Address field—Specifies the operand to be shifted. Only memory alterable addressing modes can be used as listed in the following tables:

Addressing Mode	Mode	Register
Dn	-	-
An		_
(An)	010	reg. number:An
(An) +	011	reg. number:An
(An)	100	reg, number:An
(d ₁₆ ,An)	101	reg. number:An
(d ₈ ,An,Xn)	110	reg. number:An

Addressing Mode	Mode	Register
(xxx).W	111	000
(xxx),L	111	001
# <data></data>	_	
(d ₁₆ ,PC)	_	
(d ₈ ,PC,Xn)		

MC68020, MC68030, and MC68040 only

(bd,An,Xn)*	110	reg. number:An
([bd,An,Xn],od)	110	reg. number:An
([bd,An],Xn,od)	110	reg. number:An

(bd,PC,Xn)*	-	-
([bd,PC,Xn],od)	_	_
([bd,PC],Xn,od)	-	_

Integer Instructions

MOVE

Move Data from Source to Destination (M68000 Family)

MOVE

.P.I.T.A. - Architecture

ordinateurs -

Info-Spé 2008/2009

Operation:

Source → Destination

Assembler

Syntax:

MOVE < ea > , < ea >

Attributes:

Size = (Byte, Word, Long)

Description: Moves the data at the source to the destination location and sets the condition codes according to the data. The size of the operation may be specified as byte, word, or long. Condition Codes:

X	N	Z	V	С
	*	*	0	0

X - Not affected.

N --- Set if the result is negative; cleared otherwise.

Z — Set if the result is zero; cleared otherwise.

V --- Always cleared.

C - Always cleared.

Instruction Format:

	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
[0	0	SIZ	7C	Ī		DESTI	NATION					SOU	RCE		
l			512		R	EGISTE			MODE			MODE		R	EGISTER	₹

Instruction Fields:

4-116

Size field—Specifies the size of the operand to be moved.

01 — Byte operation

11 - Word operation

10 — Long operation

^{*}Can be used with CPU32.

MOVE

Move Data from Source to Destination (M68000 Family)

MOVE

Destination Effective Address field—Specifies the destination location. Only data alterable addressing modes can be used as listed in the following tables:

Addressing Mode	Mode	Register
Dn	000	reg. number:Dn
An	_	-
(An)	010	reg. number:An
(An) +	011	reg. number:An
– (An)	100	reg. number:An
(d ₁₆ ,An)	101	reg. number:An
(d ₈ ,An,Xn)	110	reg. number:An

Addressing Mode	Mode	Register
(xxx).W	111	000
(xxx).L	111	001
# <data></data>		
		3 V
(d ₁₆ ,PC)	-	_
(d ₈ ,PC,Xn)	-	_

MC68020, MC68030, and MC68040 only

(bd,An,Xn)*	110	reg. number:An
([bd,An,Xn],od)	110	reg. number:An
([bd,An],Xn,od)	110	reg. number:An

(bd,PC,Xn)*	_	_
([bd,PC,Xn],od)	-	_
([bd,PC],Xn,od)		_

Integer Instructions

MOVE

Move Data from Source to Destination (M68000 Family)

MOVE

Source Effective Address field—Specifies the source operand. All addressing modes can be used as listed in the following tables:

Addressing Mode Register Addressing Mod		Mode	Register		
Dn	000	reg. number:Dn	(xxx).W	111	000
An	001	reg. number:An	(xxx).L	111	001
(An)	010	reg. number:An	# <data></data>	111	100
(An) +	011	reg. number:An			
(An)	100	reg. number:An			
(d ₁₆ ,An)	101	reg. number:An	(d ₁₆ ,PC)	111	010
(d ₈ ,An,Xn)	110	reg. number:An	(d ₈ ,PC,Xn)	111	011

MC68020, MC68030, and MC68040 only

(bd,An,Xn)**	110	reg. number:An
([bd,An,Xn],od)	110	reg. number:An
([bd,An],Xn,od)	110	reg. number:An

7 [(bd,PC,Xn)**	111	011	
11	([bd,PC,Xn],od)	111	011	
1	([bd,PC],Xn,od)	111	011	

^{*}For byte size operation, address register direct is not allowed.

NOTE

Most assemblers use MOVEA when the destination is an address register.

MOVEQ can be used to move an immediate 8-bit value to a data register.

Architecture des ordinateurs - Info-Spé 2008/2009

^{*}Can be used with CPU32.

^{**}Can be used with CPU32.



PIC12F508/509/16F505

8/14-Pin, 8-Bit Flash Microcontrollers

Devices Included In This Data Sheet:

- PIC12F508
- PIC12F509
- PIC16F505

High-Performance RISC CPU:

- · Only 33 Single-Word Instructions to Learn
- All Single-Cycle Instructions Except for Program Branches, which are Two-Cycle
- · 12-Bit Wide Instructions
- · 2-Level Deep Hardware Stack
- Direct, Indirect and Relative Addressing modes for Data and Instructions
- · 8-Bit Wide Data Path
- · 8 Special Function Hardware Registers
- Operating Speed:

N

- DC 20 MHz clock input (PIC16F505 only)
- DC 200 ns instruction cycle (PIC16F505 only)
- DC 4 MHz clock input
- DC 1000 ns instruction cycle

→ Special Microcontroller Features:

- · 4 MHz Precision Internal Oscillator:
- Factory calibrated to ±1%
- In-Circuit Serial Programming™ (ICSP™)
- In-Circuit Debugging (ICD) Support
- · Power-On Reset (POR)
- Device Reset Timer (DRT)
- Watchdog Timer (WDT) with Dedicated On-Chip RC Oscillator for Reliable Operation
- · Programmable Code Protection
- Multiplexed MCLR Input Pin
- · Internal Weak Pull-Ups on I/O Pins
- · Power-Saving Sleep mode
- · Wake-Wp from Sleep on Pin Change
- Selectable Oscillator Options:
- INTRC: 4 MHz precision Internal oscillator
- EXTRC: External low-cost RC oscillator
- XT: Standard crystal/resonator
- HS: High-speed crystal/resonator (PIC16F505 only)

- LP: Power-saving, low-frequency crystal

FIGURE 3-1:

- EC: High-speed external clock input (PIC16F505 only)

Low-Power Features/CMOS Technology:

- Operating Current:
- < 175 μA @ 2V, 4 MHz, typical
- Standby Current
- 100 nA @ 2V. typical
- Low-Power, High-Speed Flash Technology:
- 100,000 Flash endurance
- > 40 year retention
- · Fully Static Design
- Wide Operating Voltage Range: 2.0V to 5.5V
- · Wide Temperature Range:
- Industrial: -40°C to +85°C
- Extended: -40°C to +125°C

Peripheral Features (PIC12F508/509):

- 6 I/O Pins:
- 5 I/O pins with individual direction control
- 1 input only pin
- High current sink/source for direct LED drive
- Wake-on-change
- Weak pull-ups
- 8-Bit Real-Time Clock/Counter (TMR0) with 8-Bit Programmable Prescaler

Peripheral Features (PIC16F505):

- 12 I/O Pins:
- 11 I/O pins with individual direction control
- 1 input only pin
- High current sink/source for direct LED drive
- Wake-on-change
- Weak pull-ups
- 8-Bit Real-Time Clock/Counter (TMR0) with 8-Bit Programmable Prescaler

GPIO Data Bus ∠ Program Counter Flash 512 x 12 or GP0/ISCPDAT 1024 x 12 GP1/ISCPCLK RAM 25 x 8 or Program GP2/T0CKI Stack 1 GP3/MCLR/VPP 41 x 8 Stack 2 GP4/OSC2 GP5/OSC1/CLKIN Registers Program 12 Bus RAM Addr 🙀 9 Addr MUX Instruction Reg Indirect Direct Addr 5 5-7 Addr FSR Reg Status Reg MUX Device Reset Instruction Decode and Control ALU Power-on Reset Timing OSC 1/CLKIN Watchdog W Reg Generation Internal RC 囟 Timer0 MCIR VDD, VSS

PIC12F508/509 BLOCK DIAGRAM

Device	Program Memory	Program Memory Data Memory		Timers
	Flash (words)	SRAM (bytes)	1/0	8-bit
PIC12F508	512	25	6	1
PIC12F509	1024	41	6	1
PIC16F505	1024	72	12	1