
# Architecture des ordinateurs Partiel 1


Nom :Prénom :		rée :	1 <sup>h</sup> 3	C
---------------	--	-------	------------------	---

## Exercice 1 (5 points)


Chaque question est indépendante. Pour chacune d'elles, vous avez à votre disposition toutes les portes logiques nécessaires. La <u>documentation constructeur du 74193</u> est fournie en annexes.

 Câblez les deux 74193 ci-dessous afin de réaliser un compteur modulo 192. On appelle Hc l'entrée d'horloge de ce compteur; vous devrez faire apparaître clairement sur votre schéma l'emplacement de Hc.





2. Câblez le **74193** ci-dessous afin de réaliser un décompteur modulo 12. On appelle **Hd** l'entrée d'horloge de ce décompteur ; vous devrez faire apparaître clairement sur votre schéma l'emplacement de **Hd**.




Partiel 1 1/7

## Exercice 2 (4,5 points)

On désire réaliser une  $RAM_2$  de 8 Kbits avec un bus de donnée de 16 bits, à l'aide de plusieurs  $RAM_1$  de 1 Kbits ayant un bus de donnée de 8 bits.

- 1. Donnez le nombre de fils du bus d'adresse de la RAM1.
- 2. Donnez le nombre de fils du bus d'adresse de la RAM2.
- 3. Combien de mémoire doit-on assembler en série?
- 4. Combien de mémoire doit-on assembler en parallèle?
- 5. Combien de bits d'adresse vont servir à déterminer le CS des RAM?
- 6. Donnez le schéma de câblage (détaillez le nombre de fils pour chaque bus).

## Exercice 3 (3 points)



### **Indications**

- On suppose que le bouton poussoir n'est pas pressé lors de la mise sous tension.
- La tension de seuil des entrées de la porte ou est V<sub>CC</sub>/2.
- 1. À la mise sous tension, dessinez l'évolution de la tension  $U_R$  aux bornes de la résistance et donnez le niveau logique considéré par la porte ou.
- 2. Exprimez S en fonction de  $IC_0$ , en régime transitoire et permanent. (On considère que le régime transitoire est l'intervalle de temps compris entre l'allumage et l'instant où la tension  $U_R$  passe la tension de seuil. Le régime permanent succède au régime transitoire.)
- 3. Si  $\mathbf{IC}_0$  est au niveau bas à l'allumage, à quelle valeur est initialisée la sortie  $\mathbf{IC}_1$ ?
- 4. Comment faire passer la sortie  $\mathbf{IC}_1$  à 0 quand elle est à 1 (avec  $\mathbf{R} = 0$  et  $\mathbf{S} = 0$ )?
- 5. Comment faire passer la sortie  $\mathbf{IC}_1$  à 1 quand elle est à 0 (avec  $\mathbf{R} = 0$  et  $\mathbf{S} = 0$ )?

## Exercice 4 (2 points)

- 1. Convertissez, <u>en détaillant chaque étape</u>, le nombre 128, 5 dans le format flottant IEEE 754 <u>simple précision</u>. Vous exprimerez le résultat final, sous forme binaire, <u>en précisant chacun des champs</u>.
- 2. Convertissez, <u>en détaillant au maximum</u>, le nombre ci-dessous, codé au format flottant IEEE 754 double précision, dans sa représentation décimale : 0003 0000 0000 0000<sub>16</sub>

Partiel 1 2/7

## Exercice 5 (3 points)

On dispose d'une mémoire vive (RAM) possédant 18 fils d'adresse, d'une mémoire morte (ROM) possédant 20 fils d'adresse et de deux périphériques ( $P_1$  et  $P_2$ ) possédant respectivement 8 et 6 fils d'adresse. On désire les rendre accessibles à un microprocesseur via les bus d'adresse (24 fils), de donnée (8 fils) et de commande. Les mémoires et les périphériques sont compatibles en largeur avec le microprocesseur. La RAM sera située dans les adresses les plus faibles, viendront ensuite la ROM et les deux périphériques.


1. Est-il possible de réaliser un décodage de type linéaire?

Pour tout le reste de l'exercice, c'est le mode zone qui est utilisé avec le moins de zones possible.

- 2. Donnez les bits d'adresse qui serviront au décodage avec les combinaisons associées aux différents composants.
- 3. Donnez la fonction de décodage.
- 4. Donnez la représentation de l'espace mémoire avec toutes les adresses remarquables.

## Exercice 6 (2,5 points)

1. <u>Uniquement à l'aide de quatre bascules D</u>, donnez le schéma de câblage réalisant le chronogramme ci-dessous. À vous de déterminer si les bascules doivent être synchronisées sur front montant ou descendant. Si le montage nécessite une entrée, elle portera le nom de **E**.



2. Réalisez une porte et à l'aide de plusieurs portes non-et (donnez le schéma de câblage).

Partiel 1 3/7

**Philips Semiconductors** 

**Product specification** 

# Presettable synchronous 4-bit binary up/down counter

### 74HC/HCT193

#### **FEATURES**

- Synchronous reversible 4-bit binary counting
- · Asynchronous parallel load
- · Asynchronous reset
- · Expandable without external logic
- · Output capability: standard
- I<sub>CC</sub> category: MSI

#### **GENERAL DESCRIPTION**

The 74HC/HCT193 are high-speed Si-gate CMOS devices and are pin compatible with low power Schottky TTL (LSTTL). They are specified in compliance with JEDEC standard no. 7A.

The 74HC/HCT193 are 4-bit synchronous binary up/down counters. Separate up/down clocks,  $CP_U$  and  $CP_D$  respectively, simplify operation. The outputs change state synchronously with the LOW-to-HIGH transition of either clock input. If the  $CP_U$  clock is pulsed while  $CP_D$  is held HIGH, the device will count up. If the  $CP_D$  clock is pulsed while  $CP_U$  is held HIGH, the device will count down. Only one clock input can be held HIGH at any time, or erroneous operation will result. The device can be cleared at any time by the asynchronous master reset input (MR); it may also be loaded in parallel by activating the asynchronous parallel load input (PL).

The "193" contains four master-slave JK flip-flops with the necessary steering logic to provide the asynchronous reset, load, and synchronous count up and count down functions

Each flip-flop contains JK feedback from slave to master, such that a LOW-to-HIGH transition on the  $\text{CP}_{\text{D}}$  input will decrease the count by one, while a similar transition on the  $\text{CP}_{\text{U}}$  input will advance the count by one.

One clock should be held HIGH while counting with the other, otherwise the circuit will either count by two's or not at all, depending on the state of the first flip-flop, which cannot toggle as long as either clock input is LOW. Applications requiring reversible operation must make the reversing decision while the activating clock is HIGH to avoid erroneous counts.

The terminal count up  $(\overline{TC}_U)$  and terminal count down  $(\overline{TC}_D)$  outputs are normally HIGH. When the circuit has reached the maximum count state of 15, the next HIGH-to-LOW transition of  $CP_U$  will cause  $\overline{TC}_U$  to go LOW

 $\overline{TC}_U$  will stay LOW until CP<sub>U</sub> goes HIGH again, duplicating the count up clock.

Likewise, the  $\overline{TC}_D$  output will go LOW when the circuit is in the zero state and the  $CP_D$  goes LOW. The terminal count outputs can be used as the clock input signals to the next higher order circuit in a multistage counter, since they duplicate the clock waveforms. Multistage counters will not be fully synchronous, since there is a slight delay time difference added for each stage that is added.

The counter may be preset by the asynchronous parallel load capability of the circuit. Information present on the parallel data inputs  $(D_0 \ to \ D_3)$  is loaded into the counter and appears on the outputs  $(Q_0 \ to \ Q_3)$  regardless of the conditions of the clock inputs when the parallel load  $(\overline{PL})$  input is LOW. A HIGH level on the master reset (MR) input will disable the parallel load gates, override both clock inputs and set all outputs  $(Q_0 \ to \ Q_3)$  LOW. If one of the clock inputs is LOW during and after a reset or load operation, the next LOW-to-HIGH transition of that clock will be interpreted as a legitimate signal and will be counted.

December 1990

Partiel 1 – Annexes 4/7

1

Philips Semiconductors Product specification

# Presettable synchronous 4-bit binary up/down counter


### 74HC/HCT193


### **PIN DESCRIPTION**


PIN NO.	SYMBOL	NAME AND FUNCTION
3, 2, 6, 7	Q <sub>0</sub> to Q <sub>3</sub>	flip-flop outputs
4	CPD	count down clock input <sup>(1)</sup>
5	CPu	count up clock input <sup>(1)</sup>
8	GND	ground (0 V)
11	PL	asynchronous parallel load input (active LOW)
12	TC <sub>U</sub>	terminal count up (carry) output (active LOW)
13	TC <sub>D</sub>	terminal count down (borrow) output (active LOW)
14	MR	asynchronous master reset input (active HIGH)
15, 1, 10, 9	D <sub>0</sub> to D <sub>3</sub>	data inputs
16	V <sub>CC</sub>	positive supply voltage

#### Note

1. LOW-to-HIGH, edge triggered







December 1990 2

Partiel 1 – Annexes 5/7

Philips Semiconductors Product specification

# Presettable synchronous 4-bit binary up/down counter


74HC/HCT193

#### **FUNCTION TABLE**

OPERATING MODE	INPUTS							OUTPUTS						
OPERATING MODE	MR	PL	СР	CPD	D <sub>0</sub>	D <sub>1</sub>	D <sub>2</sub>	D <sub>3</sub>	Q <sub>0</sub>	Q <sub>1</sub>	Q <sub>2</sub>	$Q_3$	TCu	TCD
reset (clear)	Н	Х	Х	L	Х	Х	Х	Х	L	L	L	L	Н	L
reset (clear)	Н	Χ	X	Н	X	X	X	X	L	L	L	L	Н	Н
parallel load	L	L	Х	L	L	L	L	L	L	L	L	L	Н	L
	L	L	X	н	L	L	L	L	L	L	L	L	Н	Н
	L	L	L	X	Н	Н	Н	H	Н	Н	Н	Н	L	Н
	L	L	Н	X	Н	Н	Н	Н	Н	Н	Н	Н	Н	н
count up	L	Н	1	Н	Χ	Χ	Х	Х	count up				H <sup>(2)</sup>	Н
count down	L	Н	Н	1	Χ	Χ	Х	Х	count down			Н	H <sup>(3)</sup>	

#### Notes

- 1. H = HIGH voltage level
  - L = LOW voltage level
  - X = don't care
  - ↑ = LOW-to-HIGH clock transition
- 2.  $\overline{TC}_U = CP_U$  at terminal count up (HHHH)
- 3.  $\overline{TC}_D = CP_D$  at terminal count down (LLLL)



December 1990


Partiel 1 – Annexes 6/7


3

Philips Semiconductors Product specification

# Presettable synchronous 4-bit binary up/down counter

### 74HC/HCT193





December 1990 4

Partiel 1 – Annexes 7/7