# Architecture des ordinateurs Partiel 2 – Corrigé

Durée: 1h30

# Exercice 1 (9 points)

Toutes les questions de cet exercice sont indépendantes. À l'exception des registres utilisés pour renvoyer une valeur de sortie, <u>aucun registre ne devra être modifié en sortie de vos sous-programmes</u>. Une chaîne de caractères se termine toujours par un caractère nul (la valeur zéro). On suppose pour tout l'exercice que les chaînes ne sont jamais nulles (elles possèdent au moins un caractère non nul).

1. Réalisez le sous-programme IsNumber qui détermine si une chaîne de caractères contient uniquement des chiffres.

Entrée : AO.L pointe sur une chaîne non nulle.

Sortie: Si la chaîne contient uniquement des chiffres, DO.L renvoie 0.

Si la chaîne contient d'autres caractères que des chiffres, DO.L renvoie 1.

```
IsNumber
                    ; Sauvegarde les registres modifiés.
                    move.1 a0,-(a7)
                    ; Copie le caractère à tester dans DO
\loop
                    ; (et fait pointer AO sur le caractère suivant).
                    ; Si fin chaîne, la chaîne ne contient que des chiffres.
                    ; (Jamais de chaîne nulle.)
                    move.b (a0)+,d0
                            \number
                    beq
                    ; Comparaison au caractère '0'.
                    ; Si inférieur, ce n'est pas un chiffre (on sort de la boucle).
                    cmp.b #'0',d0
                   blt.s \notANumber
                    ; Comparaison au caractère '9'.
                    ; Si inférieur ou égal, c'est un chiffre (on reboucle).
                    ; Si supérieur, ce n'est pas un chiffre (on sort de la boucle).
                    cmp.b #'9',d0
                    ble.s
                            \loop
\notANumber
                    ; Le dernier caractère testé n'est pas un chiffre.
                    ; On renvoie la valeur 1 dans DO (sur 32 bits).
                    moveq.1 #1,d0
                    bra.s
                           \quit
\number
                    ; La chaîne contient uniquement des chiffres.
                    ; On renvoie la valeur 0 dans D0 (sur 32 bits).
                   moveq.1 #0,d0
\quit
                    ; Restaure les registres et sortie.
                   movea.l (a7)+,a0
```


Partiel 2 – Corrigé

2. Réalisez le sous-programme GetSum qui additionne tous les chiffres présents dans une chaîne de caractères.

Entrée : AO.L pointe sur une chaîne non nulle contenant uniquement des chiffres.

Sortie: DO.L renvoie la somme de tous les chiffres de la chaîne.

## Exemple:



**DO** doit renvoyer la valeur 37(37 = 7 + 0 + 4 + 8 + 9 + 4 + 2 + 0 + 3).

## Indications:

Réalisez une boucle qui pour chaque caractère de la chaîne :

- → Copie le caractère en cours dans le registre D1.B.
- > Convertit le caractère en une valeur numérique.
- → Ajoute la valeur numérique du caractère au registre DO.L.

```
GetSum
                    ; Sauvegarde les registres modifiés.
                    movem.l a0/d1, -(a7)
                    ; D0 et D1 doivent être initialisés à 0 sur 32 bits.
                    ; (D1 sera additionné à D0 sur 32 bits.)
                    clr.1
                    clr.1
                    ; Copie le caractère de la chaîne dans D1
\loop
                    ; (et fait pointer AO sur le caractère suivant).
                    ; Si le caractère est nul, on quitte.
                    move.b (a0)+,d1
                    beq.s \quit
                    ; Convertit le caractère en valeur numérique.
                    sub.b
                          #'0',d1
                    ; Ajoute cette valeur à la somme (sur 32 bits).
                    add.l d1,d0
                    ; Passe au caractère suivant.
                    bra.s \loop
\quit
                    ; Restaure les registres et sortie.
                    movem.l (a7) + , a0/d1
```

3. À l'aide des sous-programmes IsNumber et GetSum, réalisez le sous-programme Checksum qui renvoie la somme des chiffres d'une chaîne de caractères.

Entrée: AO.L pointe sur une chaîne non nulle.

Sortie: Si la chaîne contient uniquement des chiffres:

DO.L renvoie 0 et D1.L renvoie la somme.

Si la chaîne contient d'autres caractères que des chiffres :

DO.L renvoie 1 et D1.L renvoie 0.

Partiel 2 – Corrigé 2/15

#### EPITA – Architecture des ordinateurs – Info-Spé 2010/2011

```
; Si la chaîne contient d'autres caractères que des chiffres,
Checksum
                    ; on saute à \notANumber (avec D0 = 1).
                   jsr
                           IsNumber
                   tst.l
                          d0
                   bne.s \notANumber
\number
                   ; La chaîne contient uniquement des chiffres.
                   ; On renvoie la somme dans D1, et 0 dans D0.
                           GetSum
                   move.1 d0,d1
                   moveq.1 #0,d0
                   rts
\notANumber
                   ; La chaîne contient d'autres caractères que des chiffres.
                   ; On renvoie D0 = 1 et D1 = 0.
                   moveq.1 #0,d1
                   rts
```

# Exercice 2 (2 points)

Codez les instructions suivantes en langage machine 68000, <u>vous détaillerez les</u> <u>différents champs</u> puis vous exprimerez le résultat final sous forme <u>hexadécimale</u> en précisant <u>la taille des mots supplémentaires</u> lorsque le cas se présente.

1. MOVE.B \$19,29(A3)

## MOVE (cf. documentation ci-annexée)

0	0	SI	ZE	DESTINATION REGISTER MO		N MODE			MODE		IRCE RE	RCE REGISTER				
0	0	0	1	0	1	1	1	1 0 1		1	1	1	0	0	1	
МО	VE	•	В		d16 (A3)					(xx	x).L					

Information à ajouter pour la source :  $(xxx) \cdot L = $00000019$ Un adressage absolu long représente une adresse sur 32 bits non signés.

Information à ajouter pour la destination : d16 = 29 = \$001D

Code machine complet en représentation hexadécimale: 1779 00000019 001D

2. MOVE.W #\$19,29(A4,D6.L)

### MOVE (cf. documentation ci-annexée)

	0	СТ	ZE		D:	ESTIN	VATIC	N				SOU	IRCE	CE			
		51	ΔĿ	RE	GIST	ER		MODE		MODE			REGISTER				
0	0	1	1	1	0	0	1	1 1 0		1	1	1	1	0	0		
МО	VE	•	W		d8 (A4,Xn)					# <da< th=""><th>ata&gt;</th><th></th><th></th></da<>	ata>						

Partiel 2 – Corrigé

Information à ajouter pour la source : #<ata> = #\$19 = #\$0019

La taille de la donnée du mode d'adressage immédiat correspond à la taille de l'instruction. L'instruction possède ici l'extension . W. La taille de la donnée est donc de 16 bits.

Il y a deux informations à ajouter pour la destination : la valeur de d8 et la valeur de Xn. Ces deux informations doivent être contenues dans ce qui s'appelle le mot d'extension.

## Mot d'extension du 68000 (cf. documentation ci-annexée)

D/A	RE	GIST	ER	W/L	0	0	0	DISPLACEMENT INTEGER				
0	1	1	0	1	0	0	0	0 0 0 1 1 1 0 1				1
	D	6		.L				d8 = 29 = \$1D				

Les 5 bits de poids fort du mot d'extension servent à identifier le registre Xn et les 8 bits de poids faible contiennent la valeur de d8. d8 est un déplacement codé sur 8 bits signés. La représentation hexadécimale du mot d'extension est : 681D

Code machine complet en représentation hexadécimale: 39BC 0019 681D

# Exercice 3 (2 points)

Vous indiquerez après chaque instruction, le nouveau contenu des registres (sauf le PC) et/ou de la mémoire qui viennent d'être modifiés. Vous utiliserez la représentation hexadécimale

Attention: La mémoire et les registres sont réinitialisés à chaque nouvelle instruction.

```
Valeurs initiales: D0 = $FFFFFFFB A0 = $00005000
                                                PC = $00006000
```

 $D1 = \$FFFF0003 \quad A1 = \$00005008$  $D2 = \$FFFFE000 \quad A2 = \$00005010$ 

\$005000 54 AF 18 B9 E7 21 48 C0 C9 10 11 C8 D4 36 1F 88 \$005008 \$005010 13 79 01 80 42 1A 2D 48

1. MOVE.W #50,-(A1)

Source	Destination					
#50	(A1)					
#\$0032	(\$5008 - 2)					
	(\$5006)					

\$005000 54 AF 18 B9 E7 21 **00 32** 

A1 = \$00005006

Partiel 2 – Corrigé 4/15 2. MOVE.B \$5002(PC),-2(A2,D0.L)

Source	Destination
(\$5002)	-2(A2,D0.L)
#\$18	(A2 + D0.L - 2)
	(\$5010 - 5 - 2)
	(\$5009)

\$005008 C9 **18** 11 C8 D4 36 1F 88

## Exercice 4 (4 points)

Soit le sous-programme select qui utilise comme registre d'entrée D1.B et comme registre de sortie D0.L.

Select				Mise à jour de N et de Z en fonction de D1.B.
	bne.s	suite1	;	Si $Z = 0$ (D1.B $\neq 0$ ), saut à suite1.
	move.1	#200,d0	;	Sinon (D1.B = $0$ ), charge 200 dans D0.L.
	rts		;	Sortie.
suite1	bmi.s	suite3	;	Si N = 1 (D1.B $<$ 0), saut à suite3.
	cmp.b	#\$61,d1	;	Sinon D1.B est comparé à \$61 ( <b>\$61 = 97</b> ).
	blt.s	suite2	;	Si D1.B < \$61, saut à suite2.
	move.1	#400,d0	;	Sinon D1.B $\geq$ \$61, charge 400 dans D0.L.
	Rts		;	Sortie.
suite2	move.1	#600,d0	;	D1.B < \$61, charge 600 dans D0.L.
	Rts		;	Sortie.
suite3	move.1	#800,d0	;	D1.B < 0, charge 800 dans D0.L
	rts		;	Sortie.

Quelle valeur renvoie Select pour une valeur d'entrée égale à 18 ?
 Select renvoie la valeur 600.

2. Quelle valeur renvoie Select pour une valeur d'entrée égale à -5 ?

Select renvoie la valeur 800.

Quelle valeur renvoie Select pour une valeur d'entrée nulle ?
 Select renvoie la valeur 200.

4. Quelle valeur renvoie Select pour une valeur d'entrée égale à 96 ?

Select renvoie la valeur 600.

Partiel 2 – Corrigé 5/15

## Exercice 5 (3 points)

En utilisant l'extrait du <u>DataSheet</u> fourni en annexe, déterminez pour le PIC 12F509 :

1. La taille d'une donnée.

La taille d'une donnée est de 8 bits.

2. Le nombre et la taille des mots programme.

Le PIC 12F509 possède 33 mots programme (instructions) de 12 bits chacun.

3. Le nombre et le(s) type(s) de mémoire. Précisez dans chacun des cas la particularité (volatile ou non), la taille de la mémoire et les informations stockées dans cette mémoire.

### • Mémoire flash

Elle est non volatile et permet de stocker des instructions codées sur 12 bits. Sa taille est de 1024 mots de 12 bits.

#### • SRAM

Elle est volatile et permet de stocker des données. Sa taille est de 41 octets.

Partiel 2 – Corrigé 6/15

**Integer Instructions** 

MOVE Move Data from Source to Destination (M68000 Family)

**Operation:** Source → Destination

**Assembler** 

Syntax: MOVE < ea > , < ea >

**Attributes:** Size = (Byte, Word, Long)

**Description:** Moves the data at the source to the destination location and sets the condition codes according to the data. The size of the operation may be specified as byte, word, or long. Condition Codes:

X — Not affected.

N — Set if the result is negative; cleared otherwise.

Z — Set if the result is zero; cleared otherwise.

V — Always cleared.

C — Always cleared.

### **Instruction Format:**

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
0	0	SI	7C	DESTINATION SOURCE											
U	0	31,	<u> </u>	F	EGISTE	R		MODE			MODE		F	REGISTE	R

## **Instruction Fields:**

Size field—Specifies the size of the operand to be moved.

01 — Byte operation

11 — Word operation

10 — Long operation

Integer Instructions

# **MOVE**

# Move Data from Source to Destination (M68000 Family)

**MOVE** 

Destination Effective Address field—Specifies the destination location. Only data alterable addressing modes can be used as listed in the following tables:

Addressing Mode	Mode	Register
Dn	000	reg. number:Dn
An	_	_
(An)	010	reg. number:An
(An) +	011	reg. number:An
– (An)	100	reg. number:An
(d <sub>16</sub> ,An)	101	reg. number:An
(d <sub>8</sub> ,An,Xn)	110	reg. number:An

Addressing Mode	Mode	Register
(xxx).W	111	000
(xxx).L	111	001
# <data></data>	_	_
(d <sub>16</sub> ,PC)	_	_
(d <sub>8</sub> ,PC,Xn)	_	_

### MC68020, MC68030, and MC68040 only

(bd,An,Xn)*	110	reg. number:An				
([bd,An,Xn],od)	110	reg. number:An				
([bd,An],Xn,od)	110	reg. number:An				

(bd,PC,Xn)*	_	_
([bd,PC,Xn],od)	_	_
([bd,PC],Xn,od)	_	_

MOTOROLA

M68000 FAMILY PROGRAMMER'S REFERENCE MANUAL

4-117

<sup>\*</sup>Can be used with CPU32.

Integer Instructions

# **MOVE**

# Move Data from Source to Destination (M68000 Family)

**MOVE** 

Source Effective Address field—Specifies the source operand. All addressing modes can be used as listed in the following tables:

Addressing Mode	Mode	Register
Dn	000	reg. number:Dn
An	001	reg. number:An
(An)	010	reg. number:An
(An) +	011	reg. number:An
– (An)	100	reg. number:An
(d <sub>16</sub> ,An)	101	reg. number:An
(d <sub>8</sub> ,An,Xn)	110	reg. number:An

Addressing Mode	Mode	Register		
(xxx).W	111	000		
(xxx).L	111	001		
# <data></data>	111	100		
(d <sub>16</sub> ,PC)	111	010		
(d <sub>8</sub> ,PC,Xn)	111	011		

#### MC68020, MC68030, and MC68040 only

(bd,An,Xn)**	110	reg. number:An
([bd,An,Xn],od)	110	reg. number:An
([bd,An],Xn,od)	110	reg. number:An

(bd,PC,Xn)**	111	011
([bd,PC,Xn],od)	111	011
([bd,PC],Xn,od)	111	011

<sup>\*</sup>For byte size operation, address register direct is not allowed.

#### **NOTE**

Most assemblers use MOVEA when the destination is an address register.

MOVEQ can be used to move an immediate 8-bit value to a data register.

4-118

M68000 FAMILY PROGRAMMER'S REFERENCE MANUAL

MOTOROLA

<sup>\*\*</sup>Can be used with CPU32.

**Addressing Capabilities** 

#### 2.4 BRIEF EXTENSION WORD FORMAT COMPATIBILITY

Programs can be easily transported from one member of the M68000 family to another in an upward-compatible fashion. The user object code of each early member of the family, which is upward compatible with newer members, can be executed on the newer microprocessor without change. Brief extension word formats are encoded with information that allows the CPU32, MC68020, MC68030, and MC68040 to distinguish the basic M68000 family architecture's new address extensions. Figure 2-3 illustrates these brief extension word formats. The encoding for SCALE used by the CPU32, MC68020, MC68030, and MC68040 is a compatible extension of the M68000 family architecture. A value of zero for SCALE is the same encoding for both extension words. Software that uses this encoding is compatible with all processors in the M68000 family. Both brief extension word formats do not contain the other values of SCALE. Software can be easily migrated in an upwardcompatible direction, with downward support only for nonscaled addressing. If the MC68000 were to execute an instruction that encoded a scaling factor, the scaling factor would be ignored and would not access the desired memory address. The earlier microprocessors do not recognize the brief extension word formats implemented by newer processors. Although they can detect illegal instructions, they do not decode invalid encodings of the brief extension word formats as exceptions.

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D/A	R	REGISTER W/L 0 0 0 DISPLACEMENT INTEGER													
				(a)	MC68	3000	MC68	8008	and N	/IC680	110				
	(a) MC68000, MC68008, and MC68010														
15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D/A	REGISTER W/L				SCA	ALF	0			DISP	ACEME	NT INTE	GER		

(b) CPU32, MC68020, MC68030, and MC68040

Figure 2-3. M68000 Family Brief Extension Word Formats

MOTOROLA

M68000 FAMILY PROGRAMMER'S REFERENCE MANUAL

2-21

**Addressing Capabilities** 

**Table 2-1. Instruction Word Format Field Definitions** 

Field	Definition							
	Instruction							
Mode	Addressing Mode							
Register General Register Number								
Extensions								
D/A	Index Register Type 0 = Dn 1 = An							
W/L	Word/Long-Word Index Size 0 = Sign-Extended Word 1 = Long Word							
Scale	Scale Factor 00 = 1 01 = 2 10 = 4 11 = 8							
BS	Base Register Suppress 0 = Base Register Added 1 = Base Register Suppressed							
IS	Index Suppress 0 = Evaluate and Add Index Operand 1 = Suppress Index Operand							
BD SIZE	Base Displacement Size 00 = Reserved 01 = Null Displacement 10 = Word Displacement 11 = Long Displacement							
I/IS	Index/Indirect Selection Indirect and Indexing Operand Determined in Conjunction with Bit 6, Index Suppress							

For effective addresses that use a full extension word format, the index suppress (IS) bit and the index/indirect selection (I/IS) field determine the type of indexing and indirect action. Table 2-2 lists the index and indirect operations corresponding to all combinations of IS and I/IS values.

MOTOROLA

M68000 FAMILY PROGRAMMER'S REFERENCE MANUAL



# PIC12F508/509/16F505

## 8/14-Pin, 8-Bit Flash Microcontrollers

#### **Devices Included In This Data Sheet:**

• PIC12F508 • PIC12F509 • PIC16F505

#### **High-Performance RISC CPU:**

- · Only 33 Single-Word Instructions to Learn
- All Single-Cycle Instructions Except for Program Branches, which are Two-Cycle
- · 12-Bit Wide Instructions
- 2-Level Deep Hardware Stack
- Direct, Indirect and Relative Addressing modes for Data and Instructions
- 8-Bit Wide Data Path
- 8 Special Function Hardware Registers
- · Operating Speed:
  - DC 20 MHz clock input (PIC16F505 only)
  - DC 200 ns instruction cycle (PIC16F505 only)
  - DC 4 MHz clock input
  - DC 1000 ns instruction cycle

#### **Special Microcontroller Features:**

- 4 MHz Precision Internal Oscillator:
  - Factory calibrated to ±1%
- In-Circuit Serial Programming™ (ICSP™)
- In-Circuit Debugging (ICD) Support
- · Power-On Reset (POR)
- Device Reset Timer (DRT)
- Watchdog Timer (WDT) with Dedicated On-Chip RC Oscillator for Reliable Operation
- Programmable Code Protection
- Multiplexed MCLR Input Pin
- Internal Weak Pull-Ups on I/O Pins
- Power-Saving Sleep mode
- · Wake-Wp from Sleep on Pin Change
- · Selectable Oscillator Options:
  - INTRC: 4 MHz precision Internal oscillator
  - EXTRC: External low-cost RC oscillator
  - XT: Standard crystal/resonator
  - HS: High-speed crystal/resonator (PIC16F505 only)
  - LP: Power-saving, low-frequency crystal
  - EC: High-speed external clock input

(PIC16F505 only)

#### Low-Power Features/CMOS Technology:

- · Operating Current:
  - < 175 μA @ 2V, 4 MHz, typical
- · Standby Current:
  - 100 nA @ 2V, typical
- Low-Power, High-Speed Flash Technology:
  - 100,000 Flash endurance
- > 40 year retention
- · Fully Static Design
- Wide Operating Voltage Range: 2.0V to 5.5V
- · Wide Temperature Range:
- Industrial: -40°C to +85°C
- Extended: -40°C to +125°C

#### Peripheral Features (PIC12F508/509):

- 6 I/O Pins:
  - 5 I/O pins with individual direction control
  - 1 input only pin
- High current sink/source for direct LED drive
- Wake-on-change
- Weak pull-ups
- 8-Bit Real-Time Clock/Counter (TMR0) with 8-Bit Programmable Prescaler

## Peripheral Features (PIC16F505):

- 12 I/O Pins:
  - 11 I/O pins with individual direction control
  - 1 input only pin
  - High current sink/source for direct LED drive
  - Wake-on-change
  - Weak pull-ups
- 8-Bit Real-Time Clock/Counter (TMR0) with 8-Bit Programmable Prescaler

© 2009 Microchip Technology Inc.

DS41236E-page 3




FIGURE 3-1: PIC12F508/509 BLOCK DIAGRAM

Device	Program Memory	Data Memory	I/O	Timers 8-bit	
Device	Flash (words)	SRAM (bytes)	1/0		
PIC12F508	512	25	6	1	
PIC12F509	1024	41	6	1	
PIC16F505	1024	72	12	1	

## 68000 Quick Reference

Disposed   Disposed   Disposed   Size   Disposed   Di	Description
ABDD   B	
ADD    BW    sr.Dn	Add BCD with Extend
Dn.ds	Add binary
ADDI	(ADDI or ADDQ is used when source is #n)
ADDIC   BWL   #n.ds   *****   ds   ds   ds   ds   ds   ds	Add address (.W sign-extended to .L)
ADDIQ   BWL   Finds	Add immediate
ADDX	Add quick immediate (#n range: 1 to 8)
AND   AND   BNL   ST.Dn   -**00   S   S   S   S   S   S   S   S   S	Add with Extend
AND	Add With Exterio
No.   No.	Logical AND
MOI  2	(ANDI is used when source is #n)
MND   2	Logical AND immediate
ANDI  2	Logical AND immediate to CCR
ASR  W  ds  H  ds  W  ds  H	Logical AND immediate to SR (Privileged)
ASR    M   ds	Arithmetic shift Dy Dx bits left/right
BCLR   B   L   Dn,ds	Arithmetic shift Dy #n bits L/R (#n: 1 to 8)
BCHG   BW    Bubel     -   -   -   -   -   -   -	Arithmetic shift ds 1 bit left/right (.W only)
BCHG   B L   Dn.ds   -*   ds   -   ds   ds   ds   ds   ds	Branch conditionally (cc: See Table next pg)
BCLR	(d: 8/16-bit signed integer)
BCLR   B   L   Dn.ds	
BCLR   B L Dn.ds	Set Z with state of specified bit in ds then
#n.ds	
BRA   BW2   label     -   -   -   -   -   -   -   -	Set Z with state of specified bit in ds then
BSET   B L   Dn.ds	clear the bit in ds
Hn.ds	Branch always (d: 8/16-bit signed integer)
BSR   BW3   label	Set Z with state of specified bit in ds then
BTST   B   L   Dn,ds  *-   ds   -   ds   ds   ds   ds   ds   ds	set the bit in ds
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	Branch to subroutine (d: 8/16-bit sign-int)
CHK         W         sr.Dn         -*UUU         sr         -         sr         <	Set Z with state of specified bit in ds
CLR         BWL         ds         — 0100         ds         — ds	Leave the bit in ds unchanged
CLR         BWL         ds         ————————————————————————————————————	Compare Dn with O and upper bound (sr)
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	Clear destination to zero
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	Compare Dn to source
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	Compare An to source
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	Compare destination to #n
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	Compare (Ax) to (Ay); Increment Ax & Ay
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	Test condition, decrement & branch
$\begin{array}{c ccccccccccccccccccccccccccccccccccc$	(d: 16-bit signed integer)
EOR BWL Dn.ds	
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	Dn= ( 16-bit remainder, 16-bit quotient )
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	Logical exclusive OR Dn to ds
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	Logical exclusive OR #n to ds
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	Logical exclusive OR #n to CCR
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	Logical exclusive OR #n to SR (Privileged)
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	Exchange registers (32-bit only)
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	Sign extend (change .B to .W or .W to .L)
$ \begin{array}{cccccccccccccccccccccccccccccccccccc$	Generate Illegal Instruction exception
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	Jump to address specified by ds
$ \begin{array}{c ccccccccccccccccccccccccccccccccccc$	push PC, jump to subroutine at address ds
LINK An,#n An $\rightarrow$ -(SP); SP $\rightarrow$ An;	
	Load effective address of sr to An
	Create local workspace on stack (n must be negative to allocate!)
	Logical shift Dy, Dx bits left/right
LSR	Logical shift Dy, #n bits L/R (#n: 1 to 8)
M   R2	Logical shift ds 1 bit left/right (.W only)
MOVE BWL ea.ea $-**00$ ea sr ea ea ea ea ea ea sr sr sr $\rightarrow$ ds	Move data from source to destination
MOVE W sr.CCR ***** sr - sr	Move source to Condition Code Register
MOVE W sr.SR **** sr - sr $\rightarrow$ SR	Move source to Status Register (Privileged)
MDVE W $SR$ ,ds $$ ds - ds ds ds ds ds ds - $ SR \rightarrow$ ds	Move Status Register to destination
MOVE   L   USP,An     -   -   -   -   -   -   -	Move User Stack Pointer to An (Privileged)
	Move An to User Stack Pointer (Privileged)

Opcode	Size	Operand	CCR						Fffer	tive Addı	יספני					Operation	Description
орсоце	BWL	sr,ds	XNZVC	Dn	An	(An)	(An)+	-(An)		(d,An,Rn)		abs.L	(d,PC)	(d,PC,Rn)	#n	оры анин	Death iption
MOVEA <sup>2</sup>		sr,An		Sr	Sr	Sr	Sr	Sr	Sr	Sr	Sr.	Sr	Sr	Sr		sr → An	Move source to An (MOVE sr,An use MOVEA)
MOVEM <sup>2</sup>		Rn-Rn,ds		-	-	ds	-	ds	ds	ds	ds	ds	-	-	-	Registers → ds	Move specified registers to/from memory
MOVEM	""	sr,Rn-Rn		_	_	Sr	sr	_ us	Sr	Sr	Sr	Sr	sr	sr	_	sr → Registers	(.W source is sign-extended to .L for Rn)
MOVEP	WI	Dn,d(An)		_	-	-	-	_	-	-	-	-	-	-	_	Dn → d(An)d+2(An)d+4(A	Move Dn to/from alternate memory bytes
MOVE	""	d(An),Dn														$d(An) \rightarrow Dn; d+2(An)d+4(A$	(Access only even or odd addresses)
MOVEQ <sup>2</sup>	1	#n,Dn	-**00	_	-	_	-	-	-	-	_	-	_	-	_	#n → Dn	Move sign extended 8-bit #n to Dn
MULS	W	sr,Dn	-**00	sr	-	Sr	Sr	sr	sr	Sr	Sr	sr	sr	Sr	sr	$\pm 16$ bit sr * $\pm 16$ bit Dn $\rightarrow \pm $ Dn	Multiply signed 16-bit; result: signed 32-bit
MULU	W	sr,Dn	-**00	Sr	-	Sr	Sr	Sr	Sr	Sr	Sr	Sr	Sr	Sr	Sr	16bit sr * 16bit Dn → Dn	Multiply unsig'd 16-bit; result: unsig'd 32-bit
NBCD	В	ds	*U*U*	ds		qs	ds	ds	ds	ds	qs	ds	- 31	- 31		$0 - ds_{10} - X \rightarrow ds$	Negate BCD with Extend
NEG		ds	****	ds	-	qs	ds	ds	ds	qs	ds	ds	-		-	0 - ds → ds	Negate ds
NEGX	BWL		****	ds	Ë	ds	ds	ds	ds	ds	ds	ds	-	-	-	0 - ds - X → ds	Negate ds with Extend
NOP	DWL	US		us	-	- 20	- 08	us -	- 20	us -	us -	- 08	-	-	-	None	-
NOT	DW1	1	-**00		-										-		No operation occurs
	BWL	ds	-**00	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-		$NOT(ds) \rightarrow ds$	Logical NOT (ones complement of ds)
OR	RMT	sr,Dn	- ~ ~ 0 0	Sr	-	Sr	Sr	Sr	Sr	Sr	Sr	22	รา	รา	Sr	$\operatorname{sr}\operatorname{OR}\operatorname{Dn} \to \operatorname{Dn}$	Logical OR
DD1 2	DWI	Dn,ds	-**00	-	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	Dn OR ds → ds	(ORI is used when source is #n)
ORI <sup>2</sup>		#n,ds	****	ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	#n OR ds $\rightarrow$ ds	Logical OR #n to ds
ORI <sup>2</sup>	В	#n,CCR	****	-	-	-	-	-	-	-	-	-	-	-	-	#n OR CCR → CCR	Logical OR #n to CCR
ORI <sup>2</sup>	W	#n,SR	****	-	-	-	-	-	-	-	-	-	-	-	-	#n OR SR → SR	Logical OR #n to SR (Privileged)
PEA	L	ds		-	-	ds	-	-	ds	ds	ds	ds	ds	ds	-	$ds \rightarrow -(SP)$	Push effective address of ds onto stack
RESET				-	-	-	-	-	-	-	-	-	-	-	-	Assert RESET Line	Issue a hardware RESET (Privileged)
ROL	BWL	Dx,Dy	-**0*	-	-	-	-	-	-	-	-	-	-	-	-		Rotate Dy, Dx bits left/right (without X)
ROR		#n,Dy		-	-	-	-	-	-	-	-	-	-	-	-		Rotate Dy, #n bits left/right (#n: 1 to 8)
	W	ds		-	-	ds	ds	ds	ds	ds	ds	ds	-	-	-		Rotate ds 1-bit left/right (.W only)
ROXL	BWL	Dx,Dy	***0*	-	-	-	-	-	-	-	-	-	-	-	-		Rotate Dy, Dx bits L/R (X used then
ROXR		#n,Dy		-	-	-	-	-	-	-	-	-	-	-	-	X 🔷 C	updated) Rotate Dy, #n bits left/right (#n: 1
	W	ds		-	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	ւ <b>→</b> լ	to 8)
																	Rotate ds 1-bit left/right (.W only)
RTE			****	-	-	-	-	-	-	-	-	-	-	-	-	$(SP)+ \rightarrow SR; (SP)+ \rightarrow PC$	Return from exception (Privileged)
RTR			****	-	-	-	-	-	-	-	-	-	-	-	-	$(SP)+ \rightarrow CCR, (SP)+ \rightarrow PC$	Return from subroutine and restore CCR
RTS				-	-	-	-	-	-	-	-	-	-	-	-	19 <del>←</del> +(92)	Return from subroutine
SBCD	В	Dy,Dx -(Ay),-(Ax)	*U*U*	-	-	-	-	-	-	-	-	-	-	-	-	$Dx_{10} - Dy_{10} - X \rightarrow Dx_{10}$ - $(Ax)_{10}(Ay)_{10} - X \rightarrow -(Ax)_{10}$	Subtract BCD with Extend
Scc	В	ds		ds	-	ds	ds	ds	ds	ds	ds	ds	-	-	-	If cc is true then 1's → ds	If cc true then ds.B = 11111111
																else O's → ds	else ds.B = 00000000
STOP		#n	****	-	-	-	-	-	-	-	-	-	-	-	-	#n → SR; STOP	Move #n to SR, stop processor (Privileged)
SUB	BWL	sr,Dn	****	Sr	Sr	Sr	sr	sr	sr	Sr	sr	Sr	Sr	sr	$\overline{}$	Dn - sr → Dn	Subtract binary
	5112	Dn,ds		-	-	ds	ds	ds	ds	ds	ds	ds	-	-		ds - Dn → ds	(SUBI or SUBQ is used when source is #n)
SUBA <sup>2</sup>	WI	sr,An		22	Sr		SL	Sr	Sr	Sr	Sr	Sr	Sr	sr		An - sr → An	Subtract address (.W sign-extended to .L)
SUBI 2		#n,ds	****	ds	-	ds	ds	ds	ds	ds	ds	ds	-			ds - #n → ds	Subtract immediate
SUBQ 2		#n,ds	****	ds	ds	ds	ds	ds	ds	ds	ds	ds	_	_	-	ds - #n → ds	Subtract quick immediate (#n range: 1 to 8)
SNBX		Dy,Dx	****	us	ua -	ua -	ua -	us -	us -	ua -	ua -	ua	_			$Dx - Dy - X \rightarrow Dx$	Subtract with Extend
BOOK	DITL	-(Ay),-(Ax)		_	-	_		_	_	_	_			_	_	$-(Ax)(Ay) - X \rightarrow -(Ax)$	BUDU BET WITH EXTERIO
SWAP	W	Dn Dn	-**00	-	-	_	_	_	-	_	_	_	_	_	_	$bits[31:16] \leftarrow \rightarrow bits[15:0]$	Exchange the 16-bit halves of Dn
TAS	В	ds	-**00	ds		ds	ds	ds	ds	ds	ds	ds	-	-			
TRAP	П	#n		uS	H	u2	uS	us	us us	uS	u8	uS	-	-	Ė	test ds $\rightarrow$ CCR; 1 $\rightarrow$ bit 7 of ds N and Z set to reflect ds, bit 7 of ds set to 1 PC $\rightarrow$ -(SSP);SR $\rightarrow$ -(SSP); Push PC and SR, PC set by vector table #r	
IIVAF		# II		-	-	-	-	-	-	_	-	-	-	-	-	(vector table entry) $\rightarrow$ PC	(#n range: 0 to 15)
TRAPV				_	$\vdash$	_	_		_		_			_	$\vdash$	If V then TRAP #7	If overflow, execute an Overflow TRAP
TST	BWL	do	-**00	- ds	H		ds	- da	ds	- da		- -	-		-	test ds → CCR	N and Z set to reflect ds
				us	-	ds	08	ds	20	ds	ds	ds	_	-	-	test ds $\rightarrow$ LLR An $\rightarrow$ SP; (SP)+ $\rightarrow$ An	
UNLK		An		-	-	-	_	_	_				-	-	_	AII → 3F; (3F)+ → AN	Remove local workspace from stack

Condi	Condition Tests ( & logical AND, + logical OR, ! logical NOT, " Unsigned )										
CC	Condition	Test	CC	Condition	Test						
T	true	1	VC	overflow clear	!V						
F	false	0	V2	overflow set	V						
HI <sup>u</sup>	high	!C & !Z	PL	plus	!N						
T2 <sub>n</sub>	low or same	C + Z	MI	minus	N						
CC, HS <sup>u</sup>	carry clear	!C	GE	greater or equal	N & V + !N & !V						
CS, LO <sup>u</sup>	carry set	C	LT	less than	N & !V + !N & V						
NE	not equal	!Z	GT	greater than	N&V& !Z + !N& !V& !Z						
EQ	equal	Z	LE	less or equal	Z + N & !V + !N & V						

- **An** Address register (16/32-bit, n=0-7)
- **Dn** Data register (8/16/32-bit, n=0-7)
- Rn any data or address register
- **PC** Program Counter (24-bit) **ds** Destination
- **sr** Source
- #n Immediate data **d** Displacement
- Effective Address (source or destination)
- **BCD** Binary Coded Decimal
- Long only; all others are byte only
- Assembler selects appropriate opcode Branch sizes: .B or .S -128 to +127 bytes, .W or .L -32768 to +32767 bytes

- SSP Supervisor Stack Pointer (32-bit)
- **USP** User Stack Pointer (32-bit)
- SP Active Stack Pointer (same as A7)
- label Destination of Branch (Assembler calculates displacement value)
- SR Status Register (16-bit)
- **CCR** Condition Code Register (lower 8-bits of SR)
  - N negative, Z zero, V overflow, C carry, X extend
  - \* set according to result of operation
  - not affected, O cleared, 1 set, U undefined