



时序逻辑电路

数字逻辑电路

组合
逻辑电路

功能：输出仅由当前的输入决定

组成：门电路

时序
逻辑电路

功能：输出不仅取决于当前的输入还与原来的输出有关

组成：组合电路、存储电路

触发器




第七章 时序逻辑电路的分析和设计

第八章 常用时序逻辑电路芯片

- 时序逻辑电路认识（7.1）
- 时序逻辑电路的一般分析方法（7.2）
- 时序逻辑电路的一般设计方法（7.3）
- 计数器（8.1）
- 寄存器（8.2）



§7.1 时序逻辑电路认识



时序逻辑电路框图

$$Z = F[X, Q^n] \quad \text{驱动方程}$$

$$Q^{n+1} = S[Z, Q^n] \quad \text{状态方程}$$


$$Y = O[X, Q^n] \quad \text{输出方程}$$

Q^n 初态、原态

Q^{n+1} 次态、新态



时序逻辑电路举例






同步和异步时序逻辑电路

同步时序逻辑电路

各触发器动作时间相同


各触发器都由同一时钟信号触发




异步时序逻辑电路

各触发器动作有先有后

触发器由不同时钟信号触发







时序图

(传输延时夸大画出)




两位同步二进制计数器



时序图

(传输延时夸大画出)

下面电路是同步时序逻辑电路还是异步时序逻辑电路？



A

同步

B


异步

提交



两位二进制计数器的时序图和状态转换表

时序图



状态转换表

CLOCK PULSE	Q_1	Q_0
Initially	0	0
1	0	1
2	1	0
3	1	1
4 (recycles)	0	0

思考题

如何构成异步三位二进制计数器？

如何构成同步三位二进制计数器？

如何构成下行计数的三位二进制计数器？