Enero 2017

Pregunta 1 (1.5 ptos). Contesta a las siguientes preguntas:

- 1. (1 pto) Explica qué dos tipos de buffer de renombrado podemos encontrar y cuales son las ventajas de cada tipo.
 - a. Buffer de renombramiento con acceso asociativo: cada línea de buffer tiene cinco campos : asignación válida,registro de destino, contenido,contenido válido y bit de asignación última.
 - i. Asignación válida: indica si la línea en cuestión se ha utilizado para nombrar algún registro, es decir , si los restantes campos tienen información válida.
 - ii. Registro de destino: se indica el número de registro de la arquitectura que se ha renombrado utilizando la línea en cuestión.
 - iii. Contenido: almacenará los datos correspondientes al registro que se ha renombrado hasta que esos datos se actualicen en el registro de la arquitectura correspondiente.
 - iv. Contenido válido: se utiliza como bit de validez del contenido,indicando, si está a cero, que alguna instrucción que se ha emitido o enviado a escribir su resultado en el campo del contenido de linea.
 - v. Bit de asignación última: está a 1 en la línea del buffer de renombramiento en la que se haya hecho la última asignación a un registro dado.
 - b. Buffer de renombramiento con acceso indexado: cada registro de la arquitectura existe un índice que apunta a la línea del buffer que se utiliza para renombrar ese registro. Junto con ese índice también existe un campo de asignación válida que indica si se ha hecho o no el renombramiento (y el contenido del campo de índice es válido). El buffer de renombramiento propiamente dicho únicamente tiene el campo de contenido y el de contenido válido.
- 2. (0.5 ptos) Explica cómo se realiza el encaminamiento en una red CCC(no hace falta dibujarla).

Pregunta 2 (2 ptos). Una universidad ha adquirido un supercomputador formado por 32.768 nodos conectados mediante una red malla abierta 3D cuyos enlaces tienen una velocidad de 4Gbit/s. Para terminar de analizar el rendimiento del supercomputador se desea saber cuánto tardará un paquete formado por 24 bytes (incluyendo la cabecera) que se envía desde el nodo 1015 al nodo 22.222. El tiempo de enrutamiento es de 27ns. Calcula los tiempos de envío tanto utilizando ""store and forwarding" como "wormhole".

Nota: la cabecera del paquete está formada por 4 bytes.

32768 modos =>
$$\sqrt{32+68} = 32$$
 tomorio domersión

46bits/s

Origen (01S = (0, 31,23) 0.35 31 32

Destino 2222=(21,22,14) 22222 32

Origen destino=(21,9,9)=39 302 694 32

Paquete 24 bytes Tiempo enrutomiento

Tr = 27ns

20 bytes abecera Tiempo transporte 4.09/hts=13

L= 160 bits W= 32 bits Tw= $\frac{32}{9.10} = 8.10 = 8.05 = 8.10$

Store and gorward

Tar = D. [tr+Tw.([\frac{1}{10}]+1)]=39.[27+8.([\frac{160}{32}]+1)]=

= 2925 ns

. Wormhole

Tv = D (Tr + Tw) + Tw-[\frac{1}{10}]=39(27+8) + 8 \frac{160}{32}=

= 1405 ns

Pregunta(3/2.5 ptos) Suponer un computador superescalar que dispone un buffer de reorden, que permite resolver los riesgos WAR y WAW, y una ventana de instrucciones con un número de entradas suficiente. El procesador es capaz de decodificar. emitir y completar 3 instrucciones por ciclo. Además, la Salta 00 emisión de las instrucciones puede ser desordenada y dispone 01 de unidad de adelantamiento. Para las tareas de ejecución, se Prediccion Prediccion dispone de las siguientes unidades segmentadas: 2 FP mul/div Salta Salta (5c), 2 FP add (2c), 2 ALU int (1) y 2 load/store (3). No salta Finalmente, se dispone de un predictor de saltos dinámico que Prediccion Prediccion utiliza BTB de 4 entradas y 2 bits de predicción. Cuando se 'No salta' No salta Salta añade una nueva entrada en el BTB, su primera predicción 44 siempre sería de estado A (salto efectivo). No salta

```
En el computador se ejecuta el siguiente fragmento de programa:
 ; rl almacena la dirección de a
                                                              r4 = 0
  r2 almacena la dirección de b
       addi r3, r1, #80 ; condicion de final
                                                              12 = 100
       addi rl, rl, #8 ; inicialización de los indices
       addi r2, r2, #8;
       addi r5, r1, #3;
       Id f0, coef ; cargar coeficiente
loop: 1d f2,-8(r1); cargar a[i-1]
       Id f4,0(rI); cargar a[i]
                                      -> su == 0 fun r5 = 1
     divd f9, f2, f0 ;
      addd f4, f8, f4 ; a[i-1] *coef + a[i]
      sd O(r2),f4 ; almacenar b[i]
      addi r1, r1, #8; incrementar indices - r1 = 16
addi r2, r2, #8
subi r5, r5, #1
set less then
      slt r4, r1, r3 &
      bnez r4, loop
fin: subd f2, f1, f3
                      Página
                                 de
```

a)(1.5 ptos) Planificar las instrucciones utilizando una tabla como la siguiente hasta la primera iteración del bucle (sin realizar el salto). Suponer que inicialmente r1=0 y r2=100. Enlace al excel donde está solucionado.

b)(0.5 ptos) Realizar una traza de ejecución del código, mostrando el contenido de la BTB(BTB inicialmente vacía) para todas las iteraciones del bucle.

Iterración 1

dir salto	dir destino	bit de predicción	
beqz r5, fin	fin	А	
bnez r4, loop	loop	А	

Iterración 2

dir salto	dir destino	bit de predicción	
beqz r5, fin	fin	В	
bnez r4, loop	loop	А	

Iterración 3

dir salto	dir destino	bit de predicción	
beqz r5, fin	fin	D	
bnez r4, loop	loop	А	

Iterración 4

dir salto	dir destino	bit de predicción	
beqz r5, fin	fin	D	
bnez r4, loop	loop	А	

Iterración 5

dir salto	dir destino	bit de predicción	
beqz r5, fin	fin	D	
bnez r4, loop	loop	Α	

Iterración 6

dir salto	dir destino	bit de predicción	
beqz r5, fin	fin	D	
bnez r4, loop	loop	Α	

Iterración 7

dir salto	dir destino	bit de predicción	
beqz r5, fin	fin	D	
bnez r4, loop	loop	А	

Iterración 8

dir salto	dir destino	bit de predicción	
beqz r5, fin	fin	D	
bnez r4, loop	loop	Α	

Iterración 9

dir salto	dir destino	bit de predicción
beqz r5, fin	fin	D
bnez r4, loop	loop	В

c) (0,25 ptos) ¿Existe alguna penalización en la ejecución del código? Si es así,indica con qué instrucción y cuando.

Si, con la instrucción **beqz r5,fin** ya que en la primera iteración la predicción por defecto es que salta pero esta instrucción no salto y en la segunda iteración es aun estando en el estado B la predicción para este estado es saltar pero la instrucción no salta.

d)(0,25 ptos) Determinar el número de ciclos que tardaría en ejecutarse el código

Interacción 1 : 19 ciclos Interacción 2 - 8 : 18 ciclos interacción 9 : 11 ciclos

total : x ciclos

Pregunta 4 (1 pto) Explica la diferencia entre predicción dinámica explícita y predicción dinámica implícita.

Predicción dinámica implícita:si no se guarda ninguna información explícita que represente el comportamiento pasado de la instrucción. Se almacena únicamente la dirección de la instrucción que se ejecutó tras la instrucción de salto la última vez que se captó esta. La dirección puede ser la dirección de destino del salto, lo que equivale a predecir que se produce el salto, o bien la dirección de la instrucción siguiente a la de salto, con lo que se predice que el salto no se produce.

Predicción dinámica explícita: para cada instrucción de salto condicional, existe un conjunto de bits que codifican la información relativa al comportamiento pasado de la instrucción en cuestión. Esos bits se denominan bits de historia. El número de bits de historia que se guardan para cada instrucción depende del tipo de esquema de predicción dinámica explícita que se haga.

Pregunta 5 (1.75 ptos). En la paralelización de una aplicación orientada a una máquina paralela de memoria distribuida un ingeniero ha descompuesto dicha aplicación en 12 tareas, que nombramos como T1,T2...T12, donde el subíndice indica el orden de ejecución de cada tarea en la versión secuencial. Seguidamente nos indica que los grupos de tareas T2 a T6 (ambas incluidas) y T8 a T10(ambas incluidas) son independientes entre sí.

Por último, nos informa del porcentaje de tiempo que toma cada tarea por separado en la versión secuencia(ver tabla adjunta). Suponga que disponemos de 2 multicomputadores con 2 y 4 nodos respectivamente(todos los nodos iguales), conectados entre sí con una red cuya sobrecarga puede modelar com T_overhead(p) = 0.05*p(donde p es el número de procesadores).

T1=15%,T2,=15%,T3=5%,T4=12%


T5=8%,T6=10%,T7=5%,T8=7%

T9=9%,T10=8%,T11=4%,T12=2%

VERDE: GRUPO 2 ROJO: GRUPO 1

Se pide:

- a)Dibuje el grafo de precedencia entre tareas calcule la fracción no paralelizable del problema (0.25 ptos)
- b)¿Cuál es la máxima ganancia en velocidad que se puede obtener con cada uno de los multicomputadores ? (1 pto)
- c) ¿En qué cluster es más eficiente la ejecución de nuestra aplicación con la paralelización propuesta? (0.5 ptos)



Nota: Indique claramente cuál es la asignación de las tareas a los distintos nodos que maximiza la ganancia en velocidad. Explique clara y pormenorizadamente cada paso que dé en la resolución del problema.


Pregunta 6 (1.25 ptos)

Una cierta línea de caché de uno de los nodos de un multiprocesador equipado con un sistema de caché que implementa el **protocolo MESI** pasa al estado **I.**


Indique todo lo que podemos saber(mecanismo ha llevado a la línea a cambiar de estado, porqué, posible estado o estados previos,...) y qué consecuencias tiene cambiar al estado I (¿en qué casos se ha de compartir y con quién el contenido de dicha línea?).

Lo que podemos saber es lo siguiente: se ha producido un fallo de escritura al no estar el bloque en caché, es decir, el procesador escribe(PrEsc) y el bloque no está en caché. El controlador de caché del procesador que escribe donde un paquete de petición de acceso exclusivo al bloque(PtLecEx).El estado del bloque en la caché después de la escritura será de modificado.El paquete PtLecEx provoca los siguientes efectos.

- Si una caché tiene el bloque en estado modificado, bloquea la lectura de memoria y deposita el bloque en el bus. El bloque pasa en esta caché a estado inválido.
- 2. Si una caché tiene el bloque en estado exclusivo o compartido, pasa a estado inválido.



Estado	Evento	Acción	Signiente Estado
Modificado (M)	Procesador lee (PrLec) Procesador recribe (PrEsc) Paquete de lectura (PtLec) Paquete de acceso exclusivo al bloque (PtLecEX) Acamplazo	: Genera paquete respuesta bloque (RpBloque) : Genera paquete respuesta bloque (RpBloque) ! Invialida copia loca! : Genera paquete posescriture bloque (PtPEse)	: M : M : S : I
Exelusivo (E)	Procesador lee (Prhee) Procesador escriba (Prhee) Pagoete de lectora (Pthee) Paguete de acceso exclusivo al bloque (Ptheek)	! ! ! hwalld. he main less!	: E- : M : S
Compartido(S)	Processador lee (PrLee) Processador eseribe (PrEsc) Paquete de lectura (PtLee) Paque exclusivo de acceso al bloque (PtLeeEx)	General populate (Pthee Ex)	S M S I
Inválido (I)	Processedor lee (PrLee) Processedor lee (PrLee) Processedor exercibe (PrEse) Pagorta de Lectura (PfLee) Pagorte de accos exelusivo al bloque (PfLeeEx)	(no hay espies en otres entres C=0) Genera pagarte PtL General pagareta PtLecEt	S ec:E : M : I



		3 ins/c			3 ins/c		
instrucción	if	id/iss	ex	rob	wb	comentario	decodifica, completar,emitir 3 inst/c
addi r3,r1,#80	1	2	3	4	5	alu1	emisión desordenada
addi r1,r1,#8	1	2	3	4	5	alu2	finalización ordenada ya que tiene rob
addi r2,r2,#8	1	2-3	4	5	6	alu1 /*al estar todas las alus ocupadas tengo que esperar*/	con adelantamiento
addi r5,r1,#3	2	3	4	5	6	alu2	2FP mult/div (5c)
ld f0,coef	2	3	4-6	7	8	load/store 1	2FP add (2c)
loop:ld f2,-8(r1)	2	3	4-6	7	8	load/store 2	2FP ALU int(1c)
ld f4,0(r1)	3	4-6	7-9	10	11	load/store 1 /*todas las load/store estan ocupadas hay que esperar*/	2FP load/store (3c)
beqz r5,fin	3	4	5	6-10	11	alu1	
muld f8,f2,f0	3	4-6	7-11	12	13	mult/div 1 /*tiene que esperar a que f2 se libre y obtenrla con adelan	tamiento*/
divd f9,f2,f0	4	5-6	7-11	12	13	mult/div 2 /*ya que el adelantamiento ya esta en uso en el ciclo 8 tengo que esperar un ciclo mas*/	
addd f4,f8,f4	4	5-11	12-13	14	15	add 1 /*espera a que se libere f8 y obtiene con adelantamieto*/	
sd 0(r2),f4	4	5-13	14-16	17	18	load/store 1 /*espera a que se libre f4 de la instrucción anterior*/	
addi r1,r1,#8	5	6	7	8-17	18	alu1	
addi r2,r2,#8	5	6	7	8-17	18	alu2	
subi r5,r5,#1	5	6-7	8	9-18	19	alu1 /*todas las alus estan ocupadas hay que esperar*/	
slt r4,r1,r3	6	7	8	9-18	19	alu2	
bnez r4,loop	6	7-8	9	10-18	19	alu1 /* todas las alus ocupadas hay que esperar*/	
fin: subd f2,f1,f3	х						