

¿Cuál de las siguientes opciones no es una ventaja del buffer de renombrado con acceso asociativo frente al acceso indexado?

Seleccione una:

- ☒ a. Permite varias escrituras pendientes a un mismo registro.
- ☐ b. No tiene ninguna ventaja.
- ☐ c. Tiene un elemento que indica si el valor es válido o no.
- ☐ d. La búsqueda de un registro se debe hacer comparando el registro con todas las entradas hasta encontrarlo.

El algoritmo de renombrado se utiliza en las arquitecturas superescalares para:

Seleccione una:

- ☐ a. Es un algoritmo que se utilizar para permitir la ejecución desordenada ya que después de la ejecución se encarga de reordenar las instrucciones.
- ☐ b. Para nada. En superescalares no se usa ese algoritmo.
- ☐ c. Poder ejecutar dos instrucciones al mismo tiempo
- ☒ d. Para evitar los efectos de los riesgos WAR y WAW

Una ventana de instrucciones alineada es:

Seleccione una:

- ☒ a. Una ventana de instrucciones que carga instrucciones cuando está completamente vacía
- ☐ b. Una ventana de instrucciones que carga instrucciones conforme se va vaciando (sin esperar a vaciarse del todo)
- ☐ c. Una ventana de instrucciones que tiene una línea de separación entre los códigos de instrucción
- ☐ d. Una ventana de instrucciones extraterrestre

En un esquema de predicción explícita, los bits de predicción:

Seleccione una:

- ☒ a. Se pueden almacenar de forma acoplada a una estructura existente (como la BTB) o de forma independiente en una estructura específica que almacene únicamente la historia de los saltos.
- ☐ b. Solo se pueden almacenar de forma independiente en una estructura específica que almacene únicamente la historia de los saltos.
- ☐ c. Si la predicción es explícita, no se utilizan bits de predicción
- ☐ d. Solo se pueden almacenar de forma acoplada a una estructura existente (como la BTB)

El almacenamiento implícito de la predicción de un salto consiste en:

Seleccione una:

- ☐ a. Escribir en una hoja de papel la predicción del salto
- ☒ b. No se almacena la predicción sino la dirección del salto en el buffer correspondiente y en función de este almacenamiento se decide la predicción.
- ☐ c. Almacenar la predicción en un buffer implícito
- ☐ d. Se almacena la predicción en una tabla junto a la dirección de salto.

Ante un salto incondicional se pueden utilizar los siguientes tipos de predicción:

Seleccione una:

- ☐ a. Predicción implícita y explícita
- ☐ b. La predicción implícita no se puede utilizar ya que es necesario tener información sobre el estado anterior del salto y en un salto incondicional esto no es posible
- ☐ c. La predicción explícita no se puede utilizar ya que es necesario tener información sobre el estado anterior del salto y en un salto incondicional esto no es posible
- ☒ d. La predicción no tiene sentido cuando el salto es incondicional

El acceso a memoria concurrente o tipo C es:

Seleccione una:

- ☒ a. Un tipo de acceso utilizado por arquitecturas vectoriales que permite acceder a posiciones de memoria en un mismo bloque de forma concurrente
- ☐ b. Un tipo de acceso utilizado por arquitecturas vectoriales que permite acceder a posiciones de memoria en diferentes bloques de forma simultánea
- ☐ c. Un tipo de acceso utilizado por arquitecturas vectoriales que permite acceder a posiciones de memoria diferentes en un mismo bloque de forma simultánea
- ☒ d. Un tipo de acceso utilizado por arquitecturas vectoriales que permite acceder a posiciones de memoria en diferentes bloques de forma concurrente

El paralelismo a nivel de instrucción o ILP es:

Seleccione una:

- ☐ a. Un tipo de paralelismo que incorpora un rendimiento muy bajo y por eso casi no se usa.
- ☒ b. Un paralelismo funcional que consiste en ejecutar varias instrucciones a la vez
- ☐ c. Es un tipo de paralelismo inventado. No existe.
- ☐ d. Un paralelismo de datos que consiste en trabajar con los datos de varias instrucciones a la vez

El buffer de reorden en una arquitectura superescalar permite:

Seleccione una:

- a. El buffer de reorden es una estructura que se utiliza para la predicción de saltos y no tiene nada que ver con el orden de ejecución de las instrucciones.
- b. El buffer de reorden no se utiliza en las arquitecturas superescalares.
- c. Completar (sacar del cauce) las instrucciones en un orden diferente al orden de programa.
- ☒ d. La ejecución de las instrucciones fuera de orden.

y la 8 es de benchmark, que cual era el mejor benchmark para evaluar no se se que

Decía que si la aplicación, puesto que es la manera real de saber si funciona  
depende de lo que quieras evaluar

kernnet porque no se que  
y sintético

## PARCIAL 1 IC

1. En cuanto a los **riesgos por dependencia de datos** en las arquitecturas superescalares... Seleccione una:
  - Los **riesgos RAW** (lectura después de escritura) son los únicos riesgos que **no se pueden solucionar por completo**.
2. En un esquema de **predicción explícita**, los bits de predicción: Seleccione una:
  - Se pueden **almacenar** de forma **acoplada** a una estructura existente (como la BTB) **o** de forma **independiente** de una estructura específica que almacene únicamente la historia de los saltos.
3. El **mejor tipo de benchmark** para evaluar un sistema es: Seleccione una:
  - **Depende** de lo que se desee **evaluar**.
4. ¿Qué **diferencias** existen entre las **estaciones de reserva** y la **ventana de instrucciones**?
  - Las **instrucciones** que se **encuentran** en la **estación** de reserva han sido **enviadas** a ejecución, mientras que las **instrucciones** que se **encuentran** en la **ventana** de instrucciones aún **no** han sido **enviadas** a **ejecución**.
5. El **algoritmo de renombrado** se utiliza en las arquitecturas **superescalares** para:
  - Para **evitar** los efectos de los **riesgos** WAR y WAW
6. ¿Cuál de las siguientes opciones **no es** una **ventaja** del **buffer de renombrado con acceso asociativo** frente al acceso indexado?
  - La **búsqueda** de un **registro** se debe hacer **comprando** el **registro con todas** las **entradas** hasta encontrarlo.
7. Una **ventaja de instrucciones alineada** es:
  - Una ventana de instrucciones cuando está **completamente vacía**.
8. El **almacenamiento implícito** de la **predicción** de un **salto** consiste en:
  - **No** se **almacena** la **predicción sin** la **dirección** del salto en el buffer correspondiente y en el **almacenamiento** se decide la **predicción**.
9. El **buffer de reorden** en una arquitectura superescalar permite:
  - La **ejecución** de las instrucciones **fuera de orden**.

10. Suponiendo que los **ciclos de latencia** de inicio para una máquina vectorial son los siguientes:  
Cargas 7  
Sumas 3  
Desplazamientos 4  
Y queremos realizar una operación de carga, suma y desplazamiento con encadenamiento de cauce para un vector de 10 componentes.  
¿Cuántos ciclos tardaríamos?  
- **7 + 3 + 4 + 10**
11. ¿Cuál de las siguientes **afirmaciones** es **correcta** para la **gestión** de **riesgo** de control?  
- El **procesamiento especulativo** de los saltos es la **estrategia** más **común** en los procesadores **superescalares**.
12. Una **arquitectura vectorial** es:  
- **Todas las respuestas son correctas.**  
- Una arquitectura donde cada operación vectorial codifica gran cantidad de cálculo, reduciendo el número de instrucciones y evitando riesgos de control.  
- Una arquitectura donde el cálculo de los componentes del vector se realiza de forma independiente obteniendo buenos rendimientos.  
- Una arquitectura orientada al procesamiento de vectores (suma de vectores, productos escalares...)
- 1.
13. ¿Cuál de las **siguientes afirmaciones** es **correcta**?  
- **Todas las afirmaciones son correctas**  
- La tabla de historia de los saltos con bits desacoplados aumenta el hardware necesario para gestionar los saltos.  
- Los campos de la BTB se actualizan después de ejecutar el salto.  
- La tabla de historia de los saltos con bits desacoplados permite predecir instrucciones que no estén en la BTAC.
14. ¿Cuál de las **siguientes afirmaciones** es **incorrecta**?  
- El **buffer** de **renombrado** puede estar **mezclado** con los **registros** de la arquitectura.
15. ¿Cuál de las **siguientes opciones** **no** es una **ventaja** del **buffer** de **renombrado** con acceso asociativo frente al acceso indexado?  
- **Tiene un elemento** que **indica** si el **valor** es **válido o no**.
16. Ante un **salto incondicional** se pueden **utilizar** los **siguientes tipos** de **predicción**:  
- La **predicción no tiene sentido cuando** el salto es **incondicional**.

17.El **acceso a memoria concurrente o tipo C** es:

- Un tipo de acceso **utilizado** por **arquitecturas vectoriales** que permite **acceder** a **posiciones** de **memoria** en diferentes bloques de forma **concurrente**.

18.El **paralelismo a nivel de instrucción o ILP** es:

- Un **paralelismo funcional** que consiste en **ejecutar varias instrucciones a la vez**.

19.¿Cuáles son las **diferencias** entre la **BTAC** y la **BTIC**?

- La **BTAC** contiene las **direcciones** de **destino** de **salto** mientras que la **BTIC** contiene las **instrucciones** de **destino** del **salto**.

20.Indica cuál es la **incorrecta**:

- En el **buffer** de **renombrado** se **utiliza** un **puntero**...

### **El buffer de reorden en una arquitectura superescalar permite:**

- Completar (sacar del cauce) las instrucciones en un orden diferente al orden de programa.(las saca en orden, pero vale para controlar los riesgos de WAW y WAR actualizando el registro, una vez que todas hayan acabado todas).
- El buffer de reorden es una estructura que se utiliza para la predicción de saltos y no tiene nada que ver con el orden de ejecución de las instrucciones. (falsa, se usa en el renombrado ses.3)
- La ejecución de las instrucciones fuera de orden.
- El buffer de reorden no se utiliza en las arquitecturas superescalares. (falsa, si se usa)

---

### **El mejor tipo de benchmark para evaluar un sistema es:**

- Los kernels porque permiten evaluar aspectos concretos.
  - Los benchmarks sintéticos porque son independientes de las aplicaciones.
  - Las aplicaciones reales porque evalúan la realidad.
  - Depende de lo que se desee evaluar.
- 

### **Ante un salto incondicional se pueden utilizar los siguientes tipos de predicción:**

- La predicción no tiene sentido cuando el salto es incondicional.
  - La predicción explícita no se puede utilizar ya que es necesario tener información sobre el estado anterior del salto y en un salto incondicional esto no es posible
  - Predicción implícita y explícita
  - La predicción implícita no se puede utilizar ya que es necesario tener información sobre el estado anterior del salto y en un salto incondicional esto no es posible
- 

**Suponiendo que los ciclos de latencia de inicio para una máquina vectorial son los siguientes: Cargas = 7. Sumas = 3. Desplazamientos = 4. Y que queremos realizar una operación de carga, suma y desplazamiento con encadenamiento de cauce para un vector de 10 componentes, ¿Cuántos ciclos tardaríamos?**

-7+3+4+10. (Por descarte)

-7+3+4+5.

-7+3+4+10+3\*10.

-7+3+4+6+10.

---

### **En cuanto a los riesgos por dependencia de datos en las arquitecturas superescalares...**

-Los riesgos RAW (lectura después de escritura) son los únicos riesgos que no se pueden solucionar por renombrado.

-Los riesgos WAW y WAR son riesgos por dependencia de datos que se pueden solucionar por adelantamiento.(Se solucionan con renombrado --->FALSA)

-Los riesgos RAR son riesgos por dependencia de datos que se pueden solucionar utilizando renombrado.(Dice que se solucionan WAW y WAR---> FALSA)

-Los riesgos WAW y WAR son riesgos por dependencia de datos que **no** se pueden solucionar utilizando renombrado .(Si se pueden solucionar ---->FALSA)

---

### **El algoritmo de renombrado se utiliza en las arquitecturas superescalares para:**

-Para evitar los efectos de los riesgos WAR y WAW

-Para nada. En superescalares no se usa ese algoritmo.

-Es un algoritmo que se utilizar para permitir la ejecución desordenada ya que después de la ejecución se encarga de reordenar las instrucciones.

-Poder ejecutar dos instrucciones al mismo tiempo

---

### **El paralelismo a nivel de instrucción o ILP es:**

-Un tipo de paralelismo que incorpora un rendimiento muy bajo y por eso casi no se usa.

-Un paralelismo funcional que consiste en ejecutar varias instrucciones a la vez.

-Es un tipo de paralelismo inventado. No existe.

-Un paralelismo de datos que consiste en trabajar con los datos de varias instrucciones a la vez.

---

**¿Cuál de las siguientes afirmaciones es correcta para la gestión de los riesgos de control?**

- El procesamiento especulativo de los saltos es la estrategia más común en los procesadores superescalares.
  - El bloqueo del procesamiento del salto es la estrategia más común en los procesadores superescalares.(no)
  - La gestión del salto retardado es la estrategia más común en los procesadores superescalares.
  - La gestión de múltiples caminos es la estrategia más común en los procesadores superescalares.
- 

**Una ventana de instrucciones alineada es:**

- Una ventana de instrucciones que carga instrucciones conforme se va vaciando (sin esperar a vaciarse del todo).(falsa, es justo lo contrario --> no-alineada)
  - Una ventana de instrucciones que tiene una línea de separación entre los códigos de instrucción.(charla)
  - Una ventana de instrucciones que carga instrucciones cuando está completamente vacía.
  - Una ventana de instrucciones extraterrestre.(mm nop)
- 

**¿Cuál de las siguientes afirmaciones es correcta?**

- Todas las afirmaciones son correctas.
  - Los campos de la BTB se actualizan después de ejecutar el salto.(vdd)
  - La tabla de historia de los saltos con bits desacoplados permite predecir instrucciones que no estén en la BTAC.(vdd)
  - La tabla de historia de los saltos con bits desacoplados aumenta el hardware necesario para gestionar los saltos.(vdd)
- 

**¿Cuáles son las diferencias entre la BTAC y la BTIC?**

- La BTAC contiene las direcciones de destino de salto mientras que la BTIC contiene las instrucciones de destino del salto.
- Tanto la BTIC como la BTAC son cachés que permiten gestionar de forma adecuada los saltos aunque la BTIC es más rápida que la BTAC.
- En la BTIC las direcciones destino del salto se leen al mismo tiempo que se captan instrucciones de salto.



-La BTAC es una caché más rápida que la BTIC aunque necesita más hardware

---

### **Una arquitectura vectorial es:**

-Todas las respuestas son correctas

-Una arquitectura donde cada operación vectorial codifica gran cantidad de cálculo, reduciendo el número de instrucciones y evitando riesgos de control (vdd ses 1)

-Una arquitectura donde el cálculo de los componentes del vector se realiza de forma independiente obteniendo buenos rendimientos. (vdd ses 1)

-Una arquitectura orientada al procesamiento de vectores (suma de vectores, productos escalares, etc.).(vdd ses 1)

---

### **El acceso a memoria concurrente o tipo C es:**

-Un tipo de acceso utilizado por arquitecturas vectoriales que permite acceder a posiciones de memoria en un mismo bloque de forma concurrente.

-Un tipo de acceso utilizado por arquitecturas vectoriales que permite acceder a posiciones de memoria en diferentes bloques de forma simultánea.

-Un tipo de acceso utilizado por arquitecturas vectoriales que permite acceder a posiciones de memoria diferentes en un mismo bloque de forma simultánea.

-Un tipo de acceso utilizado por arquitecturas vectoriales que permite acceder a posiciones de memoria en diferentes bloques de forma concurrente.

---

### **¿Cuál de las siguientes opciones no es una ventaja del buffer de renombrado con acceso asociativo frente al acceso indexado?**

(asociativo : -permite varias escrituras pendientes a un mismo registro; -se utiliza el bit último para marcar cual ha sido la más reciente

indexado: -Solo permite una escritura pendiente a un mismo registro; -Se mantiene la escritura más reciente)

-no tiene ninguna ventaja.

-Permite varias escrituras pendientes a un mismo registro.(esto si que es una ventaja frente al indexado, falsa)

-Tiene un elemento que indica si el valor es valido o no.

-La búsqueda de un registro se debe hacer comparando el registro con todas las entradas hasta encontrarlo

---

**El almacenamiento implícito de la predicción de un salto consiste en:**

-No se almacena la predicción sino la dirección del salto en el buffer correspondiente y en función de este almacenamiento se decide la predicción.

-Se almacena la predicción en una tabla junto a la dirección de salto.

-Almacenar la predicción en un buffer implícito(falsa)

-Escribir en una hoja de papel la predicción del salto(falsa)

---

**Qué diferencias existen entre las estaciones de reserva y la ventana de instrucciones?**

-Las instrucciones se cargan en la ventana de instrucciones una vez descodificadas y se utiliza un bit para indicar si un operando está disponible. En la estación de reserva las instrucciones se cargan una vez finalizadas(??)

-La ventana de instrucciones almacena las instrucciones pendientes de ejecutar y las estaciones de reserva las ejecutadas pero no finalizadas.(las ejecutadas están en la unidad de ejecución no en la estación de reserva)

-Las instrucciones que se encuentran en la estación de reserva han sido enviadas a ejecución, mientras que las instrucciones que se encuentran en la ventana de instrucciones aún no han sido enviadas a ejecución (en la ventana de instrucciones esperan a tener los operandos, no es emitida hasta que no los tiene.)

-Las instrucciones que se encuentran en la estación de reserva han sido emitidas mientras que las instrucciones que se encuentran en la ventana de instrucciones aún no han sido emitidas(estó es verdad,)

---

**En un esquema de predicción explícita, los bits de predicción:**

-Se pueden almacenar de forma acoplada a una estructura existente (como la BTB) o de forma independiente en una estructura específica que almacene únicamente la historia de los saltos.

-Solo se pueden almacenar de forma acoplada a una estructura existente (como la BTB)

-Solo se pueden almacenar de forma independiente en una estructura específica que almacene únicamente la historia de los saltos.

---

**Indica cual es la Incorrecta**

en el buffer de renombrado se utiliza un puntero(...)

**Pregunta 1**

No s'ha respost  
encara

Puntuat sobre 1,00

Marca la  
pregunta

Indica cuál de las siguientes afirmaciones es correcta:

Trieu-ne una:

- ☐ a. Los bloqueos activos no se pueden solucionar
- ☒ b. La prevención de los interbloqueos es una estrategia pesimista
- ☐ c. Los bloqueos activos no se pueden dar nunca en las redes de interconexión directas
- ☐ d. La recuperación de los interbloqueos es una estrategia pesimista

Por descarte

**Pregunta 2**

No s'ha respost  
encara

Puntuat sobre 1,00

Marca la  
pregunta

¿Cuántos conmutadores tiene en la segunda columna de conmutadores de una red multi-etapa tipo Delta 25x16?

Trieu-ne una:

- ☒ a. 4
- ☐ b. 8
- ☐ c. 16
- ☐ d. 5

$4^2 \rightarrow 16$  ( $2^{\text{a}}$  Columna  $\rightarrow 16 \rightarrow \text{raíz}(16) = 4$ )

**Pregunta 3**

Resposta desada

Puntuat sobre 1,00

Marca la  
pregunta

El paralelismo de datos:

Trieu-ne una:

- ☐ a. Se encuentra implícito en funciones lógicas
- ☐ b. es un tipo de paralelismo que nunca se encuentra de forma implícita.
- ☐ c. Se encuentra implícito en funciones aritméticas
- ☒ d. Se encuentra implícito en operaciones con imágenes

**Pregunta 4**

No s'ha respost  
encara

Puntuat sobre 1,00

Marca la  
pregunta

El diámetro de una malla abierta es:

Trieu-ne una:

- ☐ a.  $2^{*}(r/2 - 1)$  siendo r la raíz cuadrada del número de nodos
- ☒ b.  $2^{*}(r-1)$  siendo r la raíz cuadrada del número de nodos
- ☐ c.  $2^{*}N/2$  siendo N el número de nodos
- ☐ d.  $2^{*}(r-1)$  siendo r el número de nodos

$2(r-1)$  donde  $N = r^2 \rightarrow r = \text{raíz}(N)$

**Pregunta 5**

No s'ha respost  
encara

Puntuat sobre 1,00

Marca la  
pregunta

En un multicomputador, ¿qué se utiliza para permitir una comunicación asíncrona entre cualesquiera de sus nodos?

Trieu-ne una:

- ☐ a. Una red directa o estática
- ☐ b. Es imposible establecer una comunicación asíncrona en un computador paralelo
- ☒ c. Buffers intermedios
- ☐ d. Enlaces con más ancho de banda

**Pregunta 6**

No s'ha respost  
encara

Puntuat sobre 1,00

▼ Marca la  
pregunta

¿Cuál es el factor de aceleración, ganancia en velocidad o speed-up que puede conseguir como máximo si tiene 2 nodos conectados formando una máquina paralela y una aplicación cuyo 75% del código ha conseguido paralelizar? Suponga que el tiempo de sobrecarga no influye.

Trieu-ne una:

- ☒ a. 1.666
- ☐ b. 4
- ☐ c. 1.250
- ☐ d. 2

$P = n^{\circ}$  nodos

$\text{Ganancia} = T_s / T_p(p) = T_s / (T_s * (\frac{1}{4} + \frac{3}{4} * \frac{1}{p})) = 4p / (p+3)$

Si  $P=2 \rightarrow 8 / 5 = 1.6$

**Pregunta 7**

No s'ha respost  
encara

Puntuat sobre 1,00

▼ Marca la  
pregunta

La técnica de comunicación de reducción consiste en:

Trieu-ne una:

- ☐ a. Enviar un único elemento pero que es recibido por varios procesadores
- ☐ b. Enviar un único elemento a un único procesador
- ☐ c. Enviar varios elementos a la vez a varios procesadores
- ☒ d. A partir de varios elementos, utilizar una función para convertirlos en uno solo, que recibe un único procesador

**Pregunta 8**

Resposta desada

Puntuat sobre 1,00

▼ Marca la  
pregunta

En cierto momento del transcurso de la ejecución de una aplicación paralela en un multicomputador de 4 nodos, todos sus nodos (N0,N1,N2,N3) envían un dato distinto al nodo N0. Dicho nodo espera a que lleguen todos los datos y realiza la siguiente operación antes de continuar la ejecución de la aplicación:

$\text{Resultado} = \text{dato\_N0} + \text{dato\_N1} + \text{dato\_N2} + \text{Dato\_N3}$

¿De qué tipo de comunicación estamos hablando?

Trieu-ne una:

- ☐ a. Reducción
- ☐ b. Difusión
- ☐ c. Dispersión
- ☒ d. Acumulación

**Pregunta 9**

Resposta desada

Puntuat sobre 1,00

▼ Marca la  
pregunta

Una red Omega es

Trieu-ne una:

- ☐ a. Una red directa
- ☐ b. Una red jerárquica
- ☒ c. Una red indirecta
- ☒ d. Una red basada en buses de contención

**Pregunta 10**

Resposta desada

Puntuat sobre 1,00

▼ Marca la  
pregunta

¿De qué tipo es la red de comunicación que ha empleado en el laboratorio para hacer las prácticas?

Trieu-ne una:

- ☐ a. MPP
- ☐ b. Red de computadores
- ☒ c. Cluster
- ☐ d. Cluster Beowulf

¿Cuál es la unidad de transferencia en la técnica de conmutación Worm-Hole?

Tríete una:

- ☐ a. El mensaje
- ☐ b. El paquete
- ☒ c. El flit
- ☐ d. El flit

Diferencia entre los multiprocesadores y multicomputadores

**Solución:** Los multiprocesadores comparten el mismo espacio de memoria

Modo de programación SPMD

**Solución:** Un solo programa que puede actuar sobre varios flujos de datos.

De que depende el diseño de una red

**Solución:** De la topología del control de flujo y del Encaminamiento

Donde está implícito el paralelismo de datos.

**Solución:** En las operaciones con estructuras de datos

Diámetro de una red en árbol binario de 15 nodos

**Solución:** 6  $\rightarrow 2 * (k - 1)$ , k = niveles árbol, serían 4, por tanto  $2 * 3 = 6$

En que unidad se mide la red worm-hole

**Solución:** transferencia entre interfaces (unidad: paquete/mensaje) – Transf. Entre conmut. (unidad: flit)

Un multiprocesador de 64 procesadores utiliza una red Omega con conmutadores de grado 2. ¿Cuántos conmutadores utiliza en total?

Tríete una:

- ☐ a. 60
- ☐ b. 192
- ☐ c. 64
- ☐ d. 32

Jorge A. b) En un pdf por internet he encontrado la siguiente fórmula

$(P/k) \log_k P$

$(64/2) * (\log 64 / \log 2) = 192$

¿Cuál es el máximo factor de aceleración, ganancia en velocidad o speed-up que puede conseguir como máximo si tiene 5 nodos conectados, el tiempo de sobrecarga no influye y dispone de una aplicación **totalmente paralelizable**?

Tríete una:

- ☐ a. 10
- ☐ b. 3
- ☐ c. 5
- ☐ d. 2.5

Lo ideal en una aplicación totalmente paralela es lineal al número de procesadores, es decir, 5

$$\frac{T_s}{T_p(P)} = \frac{T_s}{\frac{T_s}{P}} = \frac{1}{\frac{1}{5}} = 5$$

¿Cuántas **etapas o columnas** de conmutadores tiene una red multi-etapa tipo Delta 25x16?

Tríeú-ne una:

- ☐ a. 4
- ☐ b. 25
- ☐ c. 5
- ☒ d. 2

**Pag103:  $5^2 \cdot 4^2$ ,  $5 \cdot 4$  conmutadores y 2 etapas...**

La estructura de paralelismo "divide y vencerás" consiste en:

Tríeú-ne una:

- ☐ a. Es la misma estrategia que "master-slave"
- ☐ b. *Distribuir diferentes partes de una tarea entre varios procesadores sin una relación de dependencia tipo master-slave*
- ☐ c. "Divide y vencerás" no tiene nada que ver con el paralelismo
- ☒ d. Se divide una tarea en diferentes funciones que se aplican consecutivamente, de forma secuencial, sobre todos los datos

**La b) por descarte. A y c es seguro que NO, la d) creo que no**