
FMC 高速模数数模子卡说明文档



模块型号：**FMCADDA-9643-9122**

接口类型：**FMC-LPC**

版　本：**202350226 V1.4**

Designed by：Hongney

修订版本记录

版本号	修订内容	时间
V1.0	文档初版	2023/08/17
V1.1	针对 231001 版本板卡硬件修改	2023/10/03
V1.2	硬件增加 7050 晶振兼容焊盘； Demo 代码进行优化	2023/11/02
V1.3	子卡硬件板载晶振由原 50M 修改为 10M，说明文档及 demo 也对应修改	2024/04/28
V1.4	修正 FMC 引脚序号表格	2025/02/26

目录

1. 功能概述 1
2. 板卡尺寸结构 2
3. 子卡资源与接口描述 2
3.1 子卡资源 2
3.2 信号接口定义 4
4. 配套 DEMO 程序 5
4.1 Kintex7 平台 Demo 说明 5
4.2 Zynq Ultrascale+平台 Demo 说明 8
5.使用与测试 9
附录 A : AD9516 时钟芯片 ADI 官方上位机使用 12
附录 B : WAVEVISION5 信号分析软件使用 14
附录 C：无线收发机中的正交变频原理 16
1. 为什么采用正交变频？ 16
2. 正交调制原理 16
3. 常见变频架构 17
附录 D：射频高速 DAC（RF-DAC）技术与原理详解 20
1. 射频高速 DAC 与传统中频 DAC 的区别 20
2. 为什么要采用插值技术？ 21
3. 以 AD9122 为例解析射频 DAC 内部数据链路 23

1. 功能概述

FMCADDA-9643-9122 型号 FMC 子卡满足 VITA57.1 FMC LPC 标准，通过与载板对插，实现双路 250M14bits 模数转换采样和双路 1200M 16bits 数模转换输出，板载触发多模式时钟输入电路，满足高性能采样和波形生成等功能，适合工程开发、科研验证等多用途使用。

性能指标如下：

ADC（AD9643BCPZ-250）：

（1） 最大采样频率：250Msps（2CH）

（2） 采样位数：14 bits

（3） 模拟输入带宽：LF ~ 400MHz

（4） ADC 数据输出接口：并行 DDR 格式

（5） 最大模拟输入量程：1.40~2.00 Vpp（交流耦合，寄存器可配置）

（6） ADC 输入前端：差分驱动器 ADA4937-2，放大倍数 1

（7） 输入端口阻抗：50ohm

DAC（AD9122BCPZ）：

（8） 最大输出更新速率：1.2 GHz（I、Q 2CH）

（9） 最高数据输入速率：600MHz（可*1、*2、*4、*8 插值）


（10） 模拟输出带宽：500MHz（受前端射频变压器频限制）

（11） DAC 数据输出接口：并行 DDR 格式

（12） DAC 输出前端：射频变压器交流耦合，频率范围 400K~500M


（13） 输出端口阻抗：50ohm

2. 板卡尺寸结构



子卡资源与接口描述

3.1 子卡资源



FMCADDA-9643-9122 型号 FMC 子卡必须配合 FMC 载板安装，FMC 载板必须符合 FMC 标准（**VITA57** 标准，**FMC** 载板为 **HPC** 时也兼容)。载板通过 FMC 连接器必须为子卡提供直流 3.3V、直流 12V、直流 VADJ 三种电源。载板允许支持的 VADJ 的电压为+1.8V~3.3V，但强烈推荐使用+2.5V 电压，以使用 LVDS_25 电平标准和终端电阻，适应高速 LVDS 的匹配。


输入时钟模式选择，支持 **3** 种时钟输入模式（使用时 **3** 选 **1**）


（1） 板载有源晶振 10M 提供参考时钟，至 AD9516 PLL 输入端（出厂默认支持）；

（2） SMA 输入 REF 参考时钟，至 AD9516 PLL 输入端；

（3） SMA 输入 DEVICE 设备时钟，至 AD9516 时钟分配器输入端（出厂默认支持）。

时钟网络示意以及焊接说明如下图：





3.2 信号接口定义

FMC LPC 接口信号列表

（注意：红色字体为时钟信号，必须连接至 FPGA 时钟专用引脚）

子卡功能信号	LPC	VITA57.1		子卡功能信号	LPC	VITA57.1
AD_DCO_P	D20	LA17_P_CC		DA_DCI_P	G2	CLK0_C2M_P
AD_DCO_N	D21	LA17_N_CC		DA_DCI_N	G3	CLK0_C2M_N
LVDS_AD0_P	G21	LA20_P		DA_FRM_P	H4	CLK0_M2C_P
LVDS_AD0_N	G22	LA20_N		DA_FRM_N	H5	CLK0_M2C_N
LVDS_AD1_P	H22	LA19_P		LVDS_DA0_P	H19	LA15_P
LVDS_AD1_N	H23	LA19_N		LVDS_DA0_N	H20	LA15_N
LVDS_AD2_P	C22	LA18_P_CC		LVDS_DA1_P	G18	LA16_P
LVDS_AD2_N	C23	LA18_N_CC		LVDS_DA1_N	G19	LA16_N
LVDS_AD3_P	D23	LA23_P		LVDS_DA2_P	H16	LA11_P
LVDS_AD3_N	D24	LA23_N		LVDS_DA2_N	H17	LA11_N
LVDS_AD4_P	G24	LA22_P		LVDS_DA3_P	G15	LA12_P
LVDS_AD4_N	G25	LA22_N		LVDS_DA3_N	G16	LA12_N
LVDS_AD5_P	C26	LA27_P		LVDS_DA4_P	H13	LA07_P
LVDS_AD5_N	C27	LA27_N		LVDS_DA4_N	H14	LA07_N
LVDS_AD6_P	H25	LA21_P		LVDS_DA5_P	D14	LA09_P
LVDS_AD6_N	H26	LA21_N		LVDS_DA5_N	D15	LA09_N
LVDS_AD7_P	D26	LA26_P		LVDS_DA6_P	C14	LA10_P
LVDS_AD7_N	D27	LA26_N		LVDS_DA6_N	C15	LA10_N
LVDS_AD8_P	G27	LA25_P		LVDS_DA7_P	G12	LA08_P
LVDS_AD8_N	G28	LA25_N		LVDS_DA7_N	G13	LA08_N
LVDS_AD9_P	H28	LA24_P		LVDS_DA8_P	C18	LA14_P
LVDS_AD9_N	H29	LA24_N		LVDS_DA8_N	C19	LA14_N
LVDS_AD10_P	G30	LA29_P		LVDS_DA9_P	D17	LA13_P
LVDS_AD10_N	G31	LA29_N		LVDS_DA9_N	D18	LA13_N

LVDS_AD11_P	H31	LA28_P		LVDS_DA10_P	H10	LA04_P
LVDS_AD11_N	H32	LA28_N		LVDS1_DA10_N	H11	LA04_N
LVDS_AD12_P	G33	LA31_P		LVDS1_DA11_P	G9	LA03_P
LVDS_AD12_N	G34	LA31_N		LVDS1_DA11_N	G10	LA03_N
LVDS_AD13_P	H34	LA30_P		LVDS1_DA12_P	D11	LA05_P
LVDS_AD13_N	H35	LA30_N		LVDS1_DA12_N	D12	LA05_N
FMC_SPI_SDIO	H38	LA32_N		LVDS1_DA13_P	C10	LA06_P
FMC_SPI_SCLK	G37	LA33_N		LVDS1_DA13_N	C11	LA06_N
FMC_SPI_ADC_CSB	H37	LA32_P		LVDS1_DA14_P	D8	LA01_P_CC
FMC_SPI_DAC_CSB	G7	LA00_N_CC		LVDS1_DA14_N	D9	LA01_N_CC
FMC_SPI_ADK_CSB	G6	LA00_P_CC		LVDS1_DA15_P	H7	LA02_P
FMC_ADC_SYNC	G36	LA33_P		LVDS1_DA15_N	H8	LA02_N
				FPGA_SCL (EPPROM)	C30	SCL
				FPGA_SDA (EPPROM)	C31	SDA
				FPGA_GA0 (EPPROM)	C34	GA0
				FPGA_GA1 (EPPROM)	D35	GA1


4. 配套 DEMO 程序

4.1 Kintex7 平台 Demo 说明


（1）工程名称：fmcadc_adda_demo_sinewave_for_k7


（2）测试平台：Vivado 2018.3，Win10

（3）程序总体功能流程图：



（1） 工程内各文件功能说明：





top.v：顶层文件，包含各个子模块调用和系统逻辑状态机。

rst_module.v：自复位模块，上电后延时一定时间后，输出由低电平变为高电平。

clk_wiz_for_eos:时钟 MMCM 产生 IP，输入为 fpga 片上振荡器时钟 65M（startup 源语提供），输出三路时钟：IDELAY 参考时钟 200M、全局逻辑低速时钟 25M。

ad9643_spi_wr_config.v：AD9643 配置模块，依次配置 ADC 的寄存器。

ad9516_spi_wr_config.v：AD9516-3 时钟配置模块，依次配置时钟芯片的寄存器，寄存器由 AD9516_17_18 EvaluationSoftware 软件生成。

ad9122_spi_wr_config.v：AD9516-3 时钟配置模块，依次配置 DAC 的寄存器。

selectio_rx：采用 Selectio IP 核生成 (IDDR)，实现 AD9643 在 DDR 数据模式的并行输出数据接收，包含 IDELAY 对 data 固定延时，串行系数为 4（DDR 模式，其本质采用的是 IDDR 源语），故需要 250M 时钟，由上述 clk_for_dcogen MMCM 提供。

dds_wavegen：采用 DDS IP 核，生成示例波形，以提供至 AD9122 进行输出波形测试。

selectio_tx： 采用 Selectio IP 核生成 (IP 核本质为 ODDR 源语)，实现 AD9122 并行接口输出，数据时钟为 250M，DAC 的数据格式为 I、Q 交替输出（即数据速率为 250M），本 demo 中 I 路输出 DDS 核产生的波形，Q 路赋值为 0，故 AD9122 只有一路通道产生波形，具体随应用需求自行设计。

ila_for_gloabl_test：在线调试关键信号，可自行添加。注意 ILA 参考时钟，常用两种策略，第一种是与待观察数据随路同步，第二种是时钟频率要比数据高，至少是数据速率的 2.5 倍，建议采用第一种，demo 程序中采用 250M ADC 同步时钟观察接收到的数据。

4.2 Zynq Ultrascale+平台 Demo 说明

（1）工程名称：fmcadc_adda_demo_sinewave_for_zu15

（2）测试平台：Vivado 2018.3，Win10，Xilinx ZU15EG

（3）程序总体功能流程图同上述 K7 平台，Ultrascale 系列工程 Demo 关键点如下：

a) Ultrascale 系列 startupe3 原语使用片上振荡器为 50M，并非 7 系列 FPGA 的 65M，使用时注意；

b) Ultrascale 系列相较于 7 系列 FPGA，在高速 IO 接口的 IP 核上有较大差异，Ultrascale 系列不再提供 7 系列的 SelectIO IP 核，而是升级成了更高级的 IP（高级到新手根本看不懂，本人也直接迷惑），但打开过 7 系列 SelectIO IP 核内部.v 文件不难发现，不论是 SDR 格式还是 DDR 格式，不论是否使用输入延时资源，其代码本质是调用原语部件实现：ISERDESE2 或 IDDR、IDELAY2 等，因此一个直接而可行方案出现：替换掉 7 系列 Selectio 内原语部件为 Ultrascale 系列，实现代码跨平台移植，常见替换列表如下（Vivado 左侧导航栏 Language Template 可查询）：

7 系列原语部件	Ultrascale 系列原语部件
ISERDESE2	ISERDESE3
IDELAY2	IDELAY3
IDDR	IDDRE1

OSERDESE2	OSERDESE3
ODELAY2	ODELAY3
ODDR	ODDRE1

值得注意的是，上述两个系列的原语，部分细节功能可能存在差异，因此使用时需仔细参阅相关手册资料。

本子卡配套 ultrascale demo 程序采用 IDDRE1 和 ODDRE1 替换 7 系列的 IDDR 和 ODDR，IDELAY3 替换原 IDELAY2，实现了代码移植，经过测试驱动无误。


5.使用与测试


STEP1: 插入 FMC 子卡至载板，注意 FMC 连接器为非自锁型连接器，建议安装 FMC 连接器两侧的固定铜柱（赠送配件袋中包含 M2.5 铜柱和螺丝），避免虚插。

STEP2: 修改 DEMO 工程中 XDC 约束文件的各个引脚接口（芯片不同时需要更改器件系列），使其适配手中个人的载板板卡，修改完成后重新综合、生成比特流文件。


STEP3: 上电后，正常现象应为 PWR LED 蓝光亮（表示+12V 供电正常），加载程序后 PLL LED 绿光亮（表示 AD9516-3 时钟 PLL 锁定）。

STEP4: 观察 ILA，若不弹出波形窗口，点击 ILA 窗口 Refresh Device 即可，设观察 ADC 数据如下，其中上电后 3 秒内为测试码输出，设置 Wavestyle 为 Analog 显示，可观察到交替的斜坡累加数测试码：






STEP5: 4 秒后，ADC 工作模式变为正常采集输入模式，可通过信号源发生器输入信号进行测试。ILA 设置 Radix 数据格式为 Signed Decimal，因 Demo 中 AD9122 也输出了波形（注意 **Demo** 例程中只有 **I** 路设置了输出，即子卡的 **OUT1** 端口），可直接射频线回环连接 DAC OUT1 至 ADC 输入，可观察到 DAC 输出的波形（52M 单频）。




ILA 界面如下图（注意输入波形幅度勿超过设定的 **ADC** 量程，**Demo** 工程中配置为 **2Vpp** 量程，前端运放差分驱动器的放大倍数约为 1，故输入波形不应大于 2Vpp，交流耦合）。



附录 A：AD9516 时钟芯片 ADI 官方上位机使用


通常通过 AD9516_17_18 Evaluation Software 软件产生 AD9516-3 的时钟寄存器参数，从而避免繁琐的寄存器手动配置。

软件下载地址：https://www.analog.com/media/en/evaluation-boards-kits/evaluation-software/ad9516_17_18_evaluation_software_full_install.zip 也可将资料包 ad9516_17_18_evaluation_software_full_install.zip，解压并安装，打开后选择 AD9516-3 器件：



资料包文件夹中提供了已经生成的时钟配置文件信息 ad9516_3_adda_ref10M_250M1000_20240320.txt（生成的 TXT 里包含各个寄存器的配置值，可复制至 Vivido 的 AD9516 寄存器配置.v 程序中，Vivado 编辑器中 Ctrl+鼠标进行任意列区域选中，可方便快捷地复制），点击软件左上角的 File—Load Setup,导入提供的 txt 文件即可看到目前 demo 里的配置如下图，输出了一路 LVPECL 1000M 时钟（至 DAC）和一路 250M LVDS 时钟（至 ADC）。

注意：采用该软件导出的寄存器参数中不包含 PLL VCO 校准和时钟输出同步功能，需要手动增加这两部分的寄存器配置步骤，否则 AD9516 无法正常工作，这也是很多人直接用上位机软件导出寄存器参数直接写入 AD9516 无法锁定 PLL 的原因。


AD9516/17/18 Evaluation Software -- Internal VCO & CLK Distribution
File I/O View Operational Modes Help
REF 1 (MHz)
10.0000
REF 2 (MHz)
0.0000
Config PLL
R DIVIDER
÷ 1
PLL MODE
Norm Op
R DELAY
Off
PFD
PFD Pol: Pos
Anti-BL: 2.9 ns
DLD: On
DLD Range: High
10.0000 MHz
CHARGE PUMP
CP Mode: Norm Op
CP RSet: 5100 Ω
CP Current: 4.800 mA
CP to VCP/2: Disabled
N DIVIDER
÷ 200
A Counter: 8
B Counter: 12
Prescaler: 16/17 DM Mode
N DELAY
Off
VCO (MHz)
2000.0000
CLK (MHz)
1200.0000
VCO ?2
Auto VCO Cal
REFMON
STATUS
LD
REGISTER W/R
WRITE
All
Auto
UPDATE
Auto
READ
Demo
SYNC
PD
RESET
DIVIDER 0
÷ 1 50 % DC DCC On 0 CC
DIVIDER 1
÷ 1 50 % DC DCC On 0 CC
DIVIDER 2
÷ 1 50 % DC DCC On 0 CC
DIVIDER 3.1
÷ 4 50 % DC DCC On 0 CC
DIVIDER 3.2
÷ 1 50 % DC 0 CC
DIVIDER 4.1
÷ 20 50 % DC DCC On 0 CC
DIVIDER 4.2
÷ 1 50 % DC 0 CC
ΔT OUT 6
Bypass
ΔT OUT 7
Bypass
ΔT OUT 8
Bypass
ΔT OUT 9
Bypass
0 780 mV LVPECL 0.0000 MHz Safe PD
1 780 mV LVPECL 0.0000 MHz Safe PD
2 780 mV LVPECL 0.0000 MHz Safe PD
3 780 mV LVPECL 0.0000 MHz Safe PD
4 780 mV LVPECL 0.0000 MHz Safe PD
5 780 mV LVPECL 1000.0000 MHz Norm Op
6 3.5 mA LVDS 0.0000 MHz PD
7 3.5 mA LVDS 250.0000 MHz Norm Op
8 3.5 mA LVDS 50.0000 MHz Norm Op
9 3.5 mA LVDS 0.0000 MHz PD
USB Status: Not Connected!
AD9516-3

Ranch


附录 B ： WAVEVISION5 信号分析软件使用


安装提供资料包中提供的 WV5Setup5.0.6.465_HS_15.exe，安装完毕后图标如下，软件详情见网址：https://www.ti.com.cn/tool/cn/WAVEVISION5




采集 ILA 后，可保存 ILA 窗口的 ADC 数据为.csv 文件，保存后可用 excel 处理采集得到的数据（比如删除不需要分析的数据列或时域样点），处理完成后如下格式，见资料包中提供的“iladata.csv”（该.csv 数据采用 Demo AD9122 生成 52MHz 单频波形，射频线直连 FMCADC-9643-9122 采集卡的 OUT1 至 IN2，数据经 Vivado ILA 导出）。

安装 WAVEVISION5 后打开该软件，选择左上角菜单 Plots—Import 选项，数据导入界面如下所示，SampleRate 设置为 250M，SampleWidth 设置为 14bits，设置完毕后点击下方的 Import 按钮，即可得到如下红色的时域采集波形。





点击如下所示的 FFT 功能按钮，即可得到频域信息如下图：



注意：测试信号源发生器波形时，需要外部增加硬件滤波器，否则可能会收到信号源本身输出杂散的影响，导致 ADC 采集的指标结果变差。

附录 C：无线收发机中的正交变频原理

1. 为什么采用正交变频？

如果将基带信号直接与本振上混频，进行频谱搬移后发射，对于功能实现上没有问题，这也传统是混频器工作的基本方式，但这存在一个很大弊端，那就是存在多余的镜像频带占用（就是我们常说的混频后既有和频也有差频），该镜像分量很多情况下不易通过外部模拟滤波器进行去除，并且造成频谱资源浪费，因此正交调制应运而生。

2. 正交调制原理

考虑变频的本振信号：

$$f(t)=\cos(2\pi f_1 t)$$

待调制的基带信号：

$$s(t)=\cos(2\pi f_2 t)$$


对于一个理想的混频器（乘法器），输出等于输入信号相乘，暂不考虑本振泄露和其它杂散，基带信号与本振经混频器相乘有：

$$y(t)=f(t)\cdot s(t)=\cos(2\pi f_1 t)\cdot\cos(2\pi f_2 t)$$
$$=\frac{1}{2}[\cos(2\pi(f_1+f_2)\cdot t)+\cos(2\pi(f_1-f_2)\cdot t)]$$

上式中 $f_2<f_1$，上式结果可以看到，混频器输出包含两项，一个和频 f_1+f_2，一个差频 f_1-f_2，显然其中一个是多余的，通常基带信号靠近零频，通过滤波器模拟电路并不能很好的滤除无用的另一半，即存在着上述的**镜像频带**占用现象，因此从混频器输出的数学表达式入手，我们只保留差频分量，即如下项：

$$\cos(2\pi(f_1-f_2)\cdot t)=\cos(2\pi f_1 t)\cdot\cos(2\pi f_2 t)+\sin(2\pi f_1 t)\cdot\sin(2\pi f_2 t)$$


上面公式说明，如果想在发射的频谱中只包含差路分量，不造成频谱浪费，就要按照如上三角变换的子项进行组合：



这就是熟悉的正交调制框图，I、Q 两路分别对应基带信号的余弦正弦项，本振信号则经过 90°移相器实现，经过两路乘法器和加法器后输出，得到的即为上述公式结果，只含差频，消除了多余的频谱分量（现实中往往存在 IQ 幅度相位失衡，需要硬件或数字校正）。

3. 常见变频架构


（1） 直接射频发射（**Direct Conversion**）



直接变频发射的正交调制器工作在射频频段，优势在于相较于外差形式电路结构简单，低成本（节省了一级或多级混频），缺点也很多，DAC 双路输出存在的不一致性，对于 DAC 输出端的重构滤波器的相位延时无法精密一致，造成 IQ 路的不平衡，因此需要通过控制 DAC 输出的自动算法来矫正，且存在本振泄露，而通常泄露的本振频率也是在末级 BPF 带通滤波器之内无法滤除。

软件无线电领域的经典集成收发器 AD9361，采用的正是这种架构。


（2） 超外差发射构架**(Super Heterodyne)**



超外差发射构架的正交调制器工作在中频频段，相比直接射频发射工作频率更低，改善了调制器性能，且输出级的中频滤波器和输出带通滤波器可配合设计，灵活抑制谐波杂散，同时一般设计中频本振 IF 和射频本振 LO 差距较大，且采用较高中频，这样混频后，更利于输出带通滤波器滤除泄露的本振而不影响有用频率，这种构架在 IQ 路平衡性问题上与上述的直接变频发射机相似，没有改善。


软件无线电领域的经典硬件平台 HackRF，采用的正是这种架构。

（3） 直接中频发射构架**(Direct Real IF)**



通过正交数字上变频器（QDUC），可实现 I、Q 的精确匹配，IF 的 LO 泄露极低。且 NCO 的调谐分辨率可以非常精确，实际发射频率的调谐可通过控制 NCO 实现，可以精确、快速调频，既继承了超外差式的优点，又克服了传统模拟电路 IQ 不一致的缺点，因此许多射频 DAC 和 RFSoC 采用的正是这种架构，但其对数字域的处理能力和链路速度要求较高。

采用该架构的典型为 Xilinx RFSoC。



参考文献：

《The Advantages of Using a Quadrature Digital Upconverter (QDUC) in Pointto-Point Microwave Transmit Systems》 https://www.analog.com/media/en/technical-documentation/application-notes/AN-0996.pdf

《A Study of Injection Pulling and Locking in Oscillators》

原文链接（本人博主，本附录内容为博客缩减整理）：

https://blog.csdn.net/qq_41300075/article/details/122031284

附录 D：射频高速 DAC（RF-DAC）技术与原理详解

1. 射频高速 DAC 与传统中频 DAC 的区别

大多数人最先接触 DAC 概念是在模拟电子电路或数字电路教材中，该类 DAC 作为传统的中频（低速）DAC 器件，印证了我们熟悉的经典数模转换理论及电路结构的知识，但随着现代集成电路工艺发展，射频高速 DAC（RF-DAC）在工程中应用广泛，高校教材中却很少涉及，故本附录将结合实际器件对其介绍。

以 ADI DAC 芯片型号 AD9708 经典中频 DAC 为例，采样更新速率 100M，采样位数 8 位，内部组成框图如下，数据链路十分简单，仅包含输入数据锁存（LATCH）结构，电路组成部分大致包括参考源、电流源阵列、开关网络（即经典电流型 DA 转换器）。





Figure 12. Functional Block Diagram

而与之对比，如下框图为 ADI 射频高速 DAC 型号 AD9122，双通道 16 位采样率 1200M，组成上复杂许多，可以划分为若干主要功能部分：包括数据链路、DAC 内核、时钟与同步等，几乎作为所有高速 RF-DAC 的共同组成。相比传统低速 DAC，除了半导体工艺对电路速率影响较大外，最大的区别在于数据链路部分。



在数据链路上，大致可以看出包括：数据输入缓存（FIFO）、插值半带滤波器（HB）、数字本振源（NCO）及数字上变频调制器（DUC）、IQ 幅相校正补偿、反 SINC 均衡器，这些也是诸多射频 DAC 不可或缺的功能部分。

2. 为什么要采用插值技术？

射频 DAC 几乎都会提到具备*2、*4….*N 倍等插值能力，提及 DAC 插值前，应了解经典非插值 DAC 的输出频谱分布，如下图（选自 ADI AD9834 Datasheet Figure 28.）所示，DAC 更新速率为 fc，当输出频率为 fout 的单频正弦波形时，实际 DAC 输出频率分布如下，可以看到其包含很多镜像频率，镜像频率的中心分别为 fc、2fc、3fc…，各个分量的能量衰减遵循 sinc 函数，为了方便描述频率区间，称[0, fc/2]为第一奈奎斯特区，[fc/2, fc]为第二奈奎斯特区，依次类推。一般来说 3fc 及更高频率分量能量较低，可忽略。





Figure 28. The DAC Output Spectrum

因此，假设我们想得到纯净的 fout 分量，在 DAC 输出端必须有外部滤波

器，将 DAC 镜像频率抑制掉，只保留 fout，这就是为什么 DAC 或 DDS 输出一定要有 LPF 或 BPF 滤波器的原因。

至此，应该可以轻松理解 TI 技术文档 slaa523a 中 page3 DAC 输出波形时频域的介绍图了，如下：




Fout: Analog Output Frequency = $1/(t_2 - t_1)$
Harmonics: Integer Multiples of Fin (2 × Fout, 3 × Fout, ...)
Fs: Clock Frequency
Nyquist: Fs/2
Nyquist Zone 1 = 0 to Fs/2; **Zone 2** = Fs/2 to Fs; **Zone 3** = Fs to 3 × Fs/2, ...
Images: Frequencies > Fs/2 (Nyquist) that land in the analog output frequency domain, explained later in more detail
Sinc function: Sinx/x

Figure 2. Frequency Domain vs. Time Domain

但是，工程中经常存在一种情况，假设用 100M DAC 合成 40M 单频信号，那么最靠近 fout 的镜像频率将会在 100M-40M=60M 位置处，我们就需要一个外部硬件低通滤波器将 40M 和 60M 分离（保留 40M，滤除 60M），制作过硬件滤波器的人应该知道，这对滤波器的阶数要求极高（这样滤波器边缘才能足够陡峭），滤波后完全可以产生我们目标 40M 单频信号，只是该做法代价很大。

这时有人可能会想，输出 40M 单频正弦，用 250M 或 500M 的 DAC，考虑镜像频率抑制，岂不是可以减少硬件滤波器的压力（因为对应 fc-fout 的镜像频率距离 fout 更远了），确实是这样，但是不要忘了更高的 DAC 数据速率意味着

需要更高性能的数字接口来驱动，这其实也增加了控制器（FPGA）成本。那么，是否存在一种两全其美的解决办法？有，DAC 插值技术！



上图展示了最常用的 DAC 零插值（×2 倍）的时域和频域过程，即相邻样点间插入 0（该插零操作是在射频 DAC 芯片内部硬件自动实现的），可以看到，插值后第一镜像频率被后推置于 Fs-fo=940M 处，相比于未插值时的 500M-60M=440M 处要远离 fo 很多，因此外部硬件滤波也更加容易，在插值后往往会伴随一个数字滤波器（也是射频 DAC 芯片内部硬件结构实现的），该滤波器将提升基频能量且抑制镜像分量，在实际 DAC 芯片中，该滤波器通常为 HB（Half-Band Filter，半带滤波器），是一种适合高速硬件电路实现的、高效的特殊 FIR 滤波器。

3. 以 AD9122 为例解析射频 DAC 内部数据链路

（1）关于 **DAC** 内部的时钟与数据速率关系（设计时永远遵循下述两个等式）

Eq1：DAC 每个通道(I、Q)的数据速率 fdata = DCI 时钟频率（最高约 600M）

Eq2：DCI 时钟频率×内插倍数=DAC 内核更新速率 fs

=DAC_CLK 频率(由 DACCLK 时钟或片内 PLL 倍频时钟提供，最高约 1200M)




Figure 50. Block Diagram of Digital Datapath

（2）数据链路组成（每个子功能模块均可选择旁路不使用）

PREMOD：预调制模块，将输入数据进行频谱搬移，搬移至 fdata/2 频率处；

HB1：×2 插值器+第 1 级半带滤波器（又称 Interpolation Filter 内插滤波器，下同）；

NCO 变频调制器：采用片上数控振荡器 NCO 进行数字上变频；

HB2：×2 插值器+第 2 级半带滤波器； HB3：×2

插值器+第 3 级半带滤波器；

PHASE….ADJUST：幅相补偿模块；

INV-SINC：反辛格函数均衡器，用于补偿 SINC 包络造成的幅度不平坦。

（3）插值滤波器介绍

AD9122 共包含 3 个插值滤波器，每个滤波器的滤波频带有所区别，每个滤波器可提供 2 倍插值，也可 Bypass 不使用，故级联后共有（×1、×2、×4、×8）这四种插值倍数组合，选择插值倍数的同时还应考虑上述（1）中 Eq1 和 Eq2 的制约关系，比如 Demo 程序中 250M fdata 速率，那一定不能采用×8 插值，否则将超出 DAC 更新输出速率的上限 1200M。




Figure 51. HB1 Filter Modes

HB1 有四种频带模式可选，分别为 MODE0、1、2、3，滤波器带宽均为 0.8×fin1，其中 fin1 是指进入该插值滤波器的数据速率，显然即为 fdata，根据我们不同的信号应用需求，选择合适频带即可，例如 DEMO 中在 250M fdata 时产生 52M 单频，选择 MODE0，同时进行×2 倍插值，fdata=500M。此时可能会有疑问，数据速率是 fdata，为什么 MODE2 和 3 会在 fdata 至 2fdata 频率区间，原因在于 MODE2 和 3 时会以 fin 数据输入频率为中心进行调制（类似于 NCO 数字上变频调制），即如下 Datasheet Table15 中 fmod 列所示，另外对于 Real 实数输入（即 I 和 Q 路作为两个独立通道输出信号）只能选择 Mode0 和 2。

Table 15. HB1 Filter Modes

Mode	f_{CENTER}	f_{MOD}	Input Data
0	DC	None	Real or complex
1	$f_{IN}/2$	None	Complex
2	f_{IN}	f_{IN}	Real or complex
3	$3f_{IN}/2$	f_{IN}	Complex

对于 HB2 和 HB3（主要区别在于两者滤波器带宽略有不同），分为 8 种 MODE，是否包含频带搬移调制和适用的数据输入类型见下 Table17，需注意的是 Figure 53 和 54 中横坐标指示的 fin2 是指输入至 HB2 的数据速率，以 Demo 工程为例，原始输入数据速率 fdata=250M，经过 HB1×2 插值后，fin2 为 500M，同理，经过 HB2 的×2 插值后，对于 HB3 fin3 则为 1000M。




Figure 53. HB2, Even Filter Modes




Figure 54. HB2, Odd Filter Modes

Table 17. HB2 and HB3 Filter Modes

Mode	f_{CENTER}	f_{MOD}	Input Data
0	DC	None	Real or complex
1	$f_{IN}/4$	None	Complex
2	$f_{IN}/2$	None	Complex
3	$3f_{IN}/4$	None	Complex
4	f_{IN}	f_{IN}	Real or complex
5	$5f_{IN}/4$	f_{IN}	Complex
6	$3f_{IN}/2$	f_{IN}	Complex
7	$7f_{IN}/4$	f_{IN}	Complex

参考文献：

《High Speed, Digital to Analog Converters Basics》Application Report

https://www.ti.com/lit/an/slaa523a/slaa523a.pdf

https://www.analog.com/media/en/technical-documentation/data-sheets/AD9834.pdf