

دانشگاه اصفهان دانشکده مهندسی کامپیوتر

گزارش پروژه نهایی

طراحی کمکپردازنده

تهیه کنندگان: سید عرفان نوربخش سید امین حسینی

استاد راهنما: دکتر فاطمه کاظمی خرداد ۱۴۰۱

دستور پروژه:

مداری را طراحی کنید که ضرب دو ماتریس ۳×۳ را به صورت ستون به ستون درایه به درایه انجام دهد و نتایج را با هم جمع کند (طبق شکل زیر) نهایتا یک مقدار بدست آورده و آن را در یک رجیستر ذخیره کند. این سختافزار را برای ماتریس ۳ × ۳ بسازید.

1		
255	200	100
5	46	180
100	200	300


1	0	-1
1	0	-1
1	0	-1

255*1+5*1+100 * 1+0 * 200 + 0 * 46 + 0 * 200 + 100*-1 + -1* 180 + -1*300=-220

مدار مربوط به این ضرب شامل ۳ واحد اصلی میباشد که شامل: واحد register ها که خود شامل رجیسترهای داده (دو آرایه از نوع integer به ابعاد ۳×۳) و رجیسترهای دستورات (آرایه دوبعدی از std_logic_vector(15 downto 0) به تعداد ۱۵ درایه) است. بخش رجیسترهای داده خود شامل دو نوع std_logic_vector(15 downto 0) به تعداد ۱۵ درایه) است. بخش رجیسترهای داده خود شامل دو آرایه ی ۳ × ۳ است که همین اعداد شکل بالا به صورت std_logic_vector می باشد. اعداد درون این رجیسترها نشانگر دستورات می باشد. دستورات به ترتیب در جدول زیر تعریف شده است که میتوانید از کد هگزادسیمال آن استفاده دستورات و اعداد را بعد از تعریف به صورت دستی مقدار دهید. برای مقدار دهی رجیستر دستورات دستور اول bad و had/add گذاشته می شود تا دستور ۱۵ ام که دستور store است. زمانی که کنترلر این دستور را دید باید نتیجه را از واحد پردازش گرفته در یک رجیستر در واحد رجیستر ذخیره کند. همچنین کنترلر هنگامی که دستورات boad را خواند باید به ترتیب گفته شده در شکل ۱ مقادیر را دانه به دانه خوانده و باهم ضرب کند و با نتیجه قبلی جمع کند. در نهایت با دستور store نتیجه آخر را ذخیره کند.

نام دستور	کد دستور
load	X(0001)
Mul/add	X(0002)
store	X(0003)

معماری مدار خواسته شده به شکل زیر می باشد. در این مدار نیاز به یک واحد پردازشگر دارید که بسته به دستورات بالا و نیاز خواسته شده شما باید داخل این مدار را تشخیص داده و ماژول های مناسب آن را بسازید. همچنین مدار کنترلی لازم دارید که با استفاده از آن داده ها را از رجیسترها واکشی کرده و براساس دستور fetch همچنین مدار کنترلی لازم در روی آن ها انجام شود. به عنوان مثال دستور اول را واکشی کرده بعد از دیکدکردن متوجه می شود دستور Ioad است پس باید آدرس لازم برای خواندن داده ها از رجیسترهای داده را بر روی پورت آدرس رجیستر گذاشته تا آن داده ها به واحد پردازش برود و با خواندن دستور بعد و دیکد کردن آن متوجه می شود دستور ضرب و جمع است پس باید داده های قبلی را در واحد پردازشی ضرب و با نتیجه قبلی آن متوجه می شود دستور ضرب و جمع است پس باید داده های قبلی را در واحد پردازشی ضرب و با نتیجه قبلی جمع نماید. پس باید سیگنال کنترلی لازم برای این اعمال را به واحد پردازشی بفرستد. برای طراحی واحد کنترلی باید از ماشین حالت استفاده شود. کلیه این مدارات با کلاک همگام می شوند و با سیگنال reset به صورت ناهمگام reset می شوند. توجه داشته باشید شکل زیر به هیچ وجه کامل نیست و شناسایی مدارات لازم داخل ناهمگام reset می و سیگنال های کنترلی بر عهده خود شما می باشد.



توضيح پروژه:


فایل RegisterFile:

:Entity RegisterFile


- :clk: از جنس ورودی و برای پالس ساعت
- **□** از جنس ورودی و برای ذخیرهی **شمارهی** دستوری که باید انجام شود.
 - i, j: از جنس ورودی و برای تعیین اندیسهای ماتریس
 - x_out :x_out قدارخانهی مورد نظر از ماتریس
 - W_out: مقدار خانهی مورد نظر از ماتریس w
- instruction: از جنس خروجی و برای ذخیرهی دستور فعلی. این پورت باید ۱۶ بیتی باشد.
- result: از جنس ورودی و دارای مقداری است که باید در رجیستر write (یا در فایل) ذخیره کنیم.
- readData, regRead, regWrite: از جنس ورودی و برای فعال بودن هر یک از پایههای واحد رجیستر

:architecture RegisterFile

- regResult: سیگنالی برای نگهداری regResult ■
- :data3x3 یک type برای ایجاد ماتریس x و w
- ماتریس x و w از جنس data3x3 و حاوی مقادیر صورت پروژه
- type: یک type برای ذخیرهی دستورات در رجیستر دستورات
- regInstruction: از جنس data19x16 برای ذخیرهی دستورات در رجیستر دستورات
- fetch section: این بخش یک فرآیند است که به پالس ساعت بالارونده حساس هست و در صورتی او در صورتی pc نالس ساعت رخ بدهد و پایهی regRead فعال باشد از رجیستر دستورات، دستور اندیس pc را می خواند و در instruction ذخیره می کند.
- write section: این بخش یک فرآیند است که به پالس ساعت بالارونده حساس هست و در صورتی write section: این بخش یک فرآیند است که به پالس ساعت رخ بدهد و پایه regwrite فعال باشد، result را در رجیستر result ذخیره می کند.
- read section: این بخش یک فرآیند است که به پالس ساعت بالارونده حساس هست و در صورتی که x_i , i ,



No Search Results



فایل ControlUnit:


:Entity ControlUnit


- :clk از جنس ورودی و برای پالس ساعت
- **□** pc: از جنس بافر و برای ذخیرهی **شمارهی** دستوری که باید انجام شود.
- X, W: از جنس بافر و برای اندیس سطر و ستون ماتریس استفاده میشوند.
- instruction: از جنس ورودی و برای گرفتن دستور فعلی. این پورت باید ۱۶ بیتی باشد.
- readData, regRead, regWrite, aluEnable, writeResult, loadData: از جنس خروجی و برای فعال کردن هر یک از پایههای واحد رجیستر یا واحد پراسس

:architecture ControlUnit

- stateTypes: یک type برای ایجاد سیگنال state که تعیین می کند ما در چه وضعیتی هستیم.
 - state: یک سیگنال از جنس statetype برای تعیین وضعیت (خواندن، دیکد، اجرا یا نوشتن)
- clock_process: این بخش یک فرآیند است که به پالس ساعت بالارونده حساس هست و با هر بار پالس ساعت بالارونده رخ دهد و در وضعیت پالس ساعت بالارونده رخ دهد و در وضعیت بدهد. در صورتی که پالس ساعت بالارونده رخ دهد و در وضعیت fetch باشیم به وضعیت decode انتقال پیدا می کنیم. در صورتی که در وضعیت execute باشیم و دستور وضعیت execute باشیم و دستور write باشد (دستور write) به وضعیت write می شویم.

- state_process: این بخش یک فرآیند است که به state حساس هست و در صورتی که state تغییر کرد بر اساس وضعیت، باید دستور مربوطه انجام شود:
- o fetch section: این قسمت برای خواندن دستورات است. در صورتی که به دستور آخر نرسیده باشیم به ترتیب جلو میرود و دستور بعدی را میخواند و در صورتی که به دستور آخر رسیده باشیم، به دستور اول باز می گردد. با توجه به دستور fetch، رجیسترهای کنترلی نیز تغییر می کنند.
- o decode section: این قسمت برای دیکد است. اگر دستور x0001 باشد باید خانه ی بعدی از ماتریس را بخوانیم. در صورتی که به آخر یک سطر رسیدیم، باید به ستون اول سطر بعدی برویم. در صورتی که به آخر ماتریس رسیدیم باید دوباره به ابتدای آن برگردیم. اگر دستور x0002 باشد باید دستور mul/add انجام شود و پایههای خواندن و واکشی باید غیر فعال شوند. اگر دستور x0003 باشد باید دستور store انجام شود و پایههای مود و پایههای و واکشی و خواندن غیر فعال شوند.
- o Execution section: این قسمت برای اجرا است و باید پایه ی raedData را غیر فعال کند. اگر دستور x0002 باشد باید پایه ی واکشی فعال شود. در صورتی که دستور x0002 باشد باید پایه ی واکشی فعال شود و در صورتی که دستور alu بایه ی regWrite فعال شود.
- o writeResult و writeResult: این قسمت برای نوشتن استفاده می شود. پایه کند. رای نوشتن استفاده می الله کند. رای توستن استفاده می الله کند. رای توستن استفاده می کند.





فايل ProcessingUnit:


:Entity ProcessingUnit

- :clk: از جنس ورودی و برای پالس ساعت
- W و و برای ذخیرهی مقادیر ماتریس X و برای ذخیرهی
 - accOut: خروجی مجموع ضرب درایههای ماتریس x و W
- WriteResult, loadData, aluEnable: از جنس ورودی و برای تشخیص فعال بودن هر یک از یابهها است.

:architecture ProcessingUnit

- xReg, wReg: سیگنالی برای ذخیرهی درایههای ماتریس که در ادامه ضرب و جمع مورد نظر را روی آنها انجام دهیم.
 - acc: یک سیگنال برای ذخیرهی مجموع ضرب درایههای دو ماتریس
- Processing_unit: این بخش یک فرآیند است که به پالس ساعت بالارونده حساس هست و با هر بار یالس ساعت بالارونده با توجه به پایهی فعال علملیات مورد نظر را انجام می دهد.
- اگر پایهی writeResult فعال باشد، مجموع ضرب حساب شده را در accOut ذخیره می کند.
- اگر پایهی loadData فعال باشد، درایههای x و w را در دو سیگنال xReg و wReg ذخیره
 می کند تا ادامه عملیات ضرب و جمع را انجام دهد.

اگر پایهی aluEnable فعال باشد، ضرب دو درایه را انجام میدهد و به مجموع قبلی اضافه میکند.



فایل Coprocessor:

:Entity Coprocessor


- clk: از جنس ورودی و برای پالس ساعت
- coprocessorResult: از جنس خروجی و برای نشان دادن خروجی نهایی

:architecture Coprocessor

- instruction: سیگنالی برای ذخیرهی دستور فعلی. این پورت باید ۱۶ بیتی باشد.
 - pc: یک سیگنال برای برای ذخیرهی شمارهی دستوری که باید انجام شود.
 - X, W: سیگنالی برای اندیس سطر و ستون ماتریس استفاده میشوند.
 - x_out از ماتریس x
 - :w_out: سیگنالی برای ذخیرهی مقدار خانهی مورد نظر از ماتریس w
- readData, regRead, regWrite, aluEnable, writeResult, loadData: سیگنالی برای فعال کردن هر یک از پایههای واحد رجیستر یا واحد پراسس

■ result: سیگنالی که دارای مقداری است که باید در رجیستر write (یا در فایل) ذخیره کنیم.

سه کامپوننت ساخته شده ی قبلی یعنی RegisterFile, ControlUnit, ProcessingUnit را به این ماژول اضافه می کنیم. بر اساس ورودی ماژول که در قسمت تست بنچ مشخص شده است و مقادیر اولیه ی سیگنالها، کامپوننتها اجرا می شوند و خروجی کل پروژه در coprocessorResult ذخیره می شود.



فایل Coprocessor_TestBench:

:architecture Coprocessor

کامپوننت Coprocessor را به تست بنچ اضافه می کنیم و به کمک سیگنال clk که برای پالس ساعت است، هر ۵ نانو ثانیه، کلاک را تغییر می دهیم. سیگنال coprocessorResult هم خروجی نهایی را نمایش می دهد.

```
LIBRARY ieee;
USE ieee.std_logic_ll64.ALL;
              View: O implementation • implementation
                                                                                                                                                                                                                            ENTITY Coprocessor_TestBench IS
END Coprocessor_TestBench;
Hierarchy
              Hierarchy

- © DigitalProject

- xa7a100t-2lcsg324

- Coprocessor_TestBench - Coprocessor_Beh

- ControlUnit - Con
 00
                                                                                                                                                                                                                             ARCHITECTURE Coprocessor_Behavior of Coprocessor_TestBench IS
                                                                                                                                                                                                                                                 COMPONENT Coprocessor
                                                                                                                                                                                 1
                                                                                                                                                                                                          10
11
12
13
14
15
16
17
18
19
20
21
22
                                                                                                                                                                                                                                                                     clk : IN std_logic;
coprocessorResult: out integer
 %
                                                                                                                                                                                                                                             );
END COMPONENT;
                                                                                                                                                                                  34
                                                                                                                                                                                  (
                                                                                                                                                                                                                                           signal clk : std_logic := '0' ;
signal coprocessorResult: integer;
                                                                                                                                                                                   0
              No Processes Running
                                                                                                                                                                                                                                         uut: Coprocessor PORT MAP (clk => clk, coprocessorResult => coprocessorResult); clk <= not clk after 5 ns;
 Processes: Coprocessor_TestBench - Coprocessor_Bel
ISim Simulator

Behavioral Check Syntax
Simulate Behavioral Model
                                                                                                                                                                                                          23
24 END;
25
 Design Libraries Files
                                                                                                                                                                                                                                                                                                                                                                                               ProcessingUnit.vhd 🛛 📋 Coprocessor.vhd 🔝 📋 CoProcessor_TestBench.v
Find in Files Results
 No Search Results
```

خروجي نهايي شبيهساز:

