

دانشکده مهندسی برق و کامپیوتر

تمرین کامپیوتری ۱

سیستم های دیجیتال ۱ – ECE 894 مهلت تحویل: ۲۵ اسفند ۱۳۹۹

عرفان پناهی ۸۱۰۱۹۸۳۶۹


بهار ۱۴۰۰–۱۳۹۹

فهرست:

را صفحه ۲ (لینک)	سوال
٢صفحه ۶ (لينك)	سوال
. ٣ صفحه ۱۰ (لینک)	سوال
صفحه ۱۵ (لینک)	سوال
	سوال

سوال ۱:

A. مدار (Circuit diagram): ساختار ترانزیستوری این گیت به صورت زیر است. نام ترانزیستور هایی که در System Verilog استفاده شده نیز در مدار مشخص شده است.




B. بیشترین تأخیر (worst-cases):

بیشترین تأخیر برای رسیدن به ۱ (worst-case to 1): به این منظور pull-down باید مقدار z و -lup مقدار ۱ را به z بفرستد. با توجه به موازی بودن ترانزیستور ها در pull-up میزان تأخیر برابر تأخیر علی z و DMOS به عستند pull-down که z است، میباشد. از طرفی ترانزیستور های pull-down بصورت سری هستند و ماکزیمم تأخیر در این بخش زمانی اتفاق می افتد که هر دو ترانزیستور تأخیر z داشته باشند و مجموعاً z و ماکزیمم تأخیر ایجاد کنند. برای اینکه هردوحالت گفته شده اتفاق بیافتد کافی است ورودی z باشد و ورودی z ورودی z ورودی z ورودی z از z باشد و برسد.

بیشترین تأخیر برای رسیدن به ۰ (worst-case to 0) : به این منظور pull-down باید مقدار 0 و -lul باید مقدار 2 و -gull باید مقدار 2 را به w بفرستد. با توجه به موازی بودن ترانزیستور ها در pull-up میزان تأخیر برابر تأخیر toZ یکی

از ترانزیستور های PMOS که 7ns است، میباشد. از طرفی ترانزیستور های pull-down بصورت سری هستند و مجموعاً و ماکزیمم تأخیر در این بخش زمانی اتفاق می افتد که هر دو ترانزیستور تأخیر داشته باشند و مجموعاً a=1 تأخیر ایجاد کنند. برای اینکه هردوحالت گفته شده اتفاق بیافتد کافی است ورودی a=1 باشد و ورودی a=1 از a=1 با برعکس برای a=1 تغییر کند. در چنین حالتی انتظار میرود a=1 پس از تغییر ورودی a=1 مقدار a=1 باز a=1 برسد.



C. سیستم وریلاگ (System Verilog description):

MyNand:


```
`timescale 1ns/1ns
module MyNand(input a,b,output w);
    wire y;
    supply1 Vdd;
    supply0 Gnd;
    nmos #(3,4,5) T1(y,Gnd,b),T2(w,y,a);
    pmos #(5,6,7) T3(w,Vdd,a),T4(w,Vdd,b);
endmodule
```

Testbench:


```
`timescale 1ns/1ns
```

```
module NandTB();
    logic aa,bb;
    wire ww;
    MyNand CUT (aa,bb,ww);
    initial begin
    #20 aa=0;bb=0;
    #30 aa=1;
    #30 bb=1;
    #30 aa=0;
    #30 bb=0;
    #30 bb=1;
    #30 aa=1;
    #30 bb=0;
    #50 $stop;
    end
endmodule
```

D. تأیید کامپایل شدن:



E. نتيجه و waveform:




Worst case to 1: 10ns

Worst case to 0: 8ns

سوال ۲:

A. مدار (Circuit diagram): ساختار ترانزیستوری این گیت به صورت زیر است. نام ترانزیستور هایی که در System Verilog استفاده شده نیز در مدار مشخص شده است.




B. بیشترین تأخیر (worst-cases):

بیشترین تأخیر برای رسیدن به ۱ (worst-case to 1): به این منظور pull-down باید مقدار Z و pull-up باید مقدار ۷ را به w بفرستد. با توجه به سری بودن ترانزیستور ها در pull-up میزان تأخیر برابر مجموع تأخیر های to1 هزیک از ترانزیستور های PMOS که 5ns است، میباشد، اما نکته اینجاست که ساختار علی استور که به ترانزیستور T2 ورودی میدهد به ازای 7ns، en=1 و به ازای 5ns ،en=0 تأخیر دارد. از طرفی ترانزیستور های pull-down بصورت سری هستند و ماکزیمم تأخیر در این بخش زمانی اتفاق می افتد که هر دو ترانزیستور تأخیر تأخیر در این بخش زمانی اتفاق می افتد که هر دو ترانزیستور تأخیر عرودی داشته باشند و مجموعاً 5+5=5+5 تأخیر ایجاد کنند. برای اینکه بیشترین تأخیر اتفاق بیافتد کافی است ورودی a=0 باشد و ورودی en از 0 به 1 تغییر کند. در چنین حالتی 7ns تأخیر sinverter و 5ns ورودی Pull-down و عنین دادی است. یعنی انتظار میرود 5+7=12ns پس از تغییر ورودی en مقدار w از Z به 1 برسد.

بیشترین تأخیر برای رسیدن به ۰ (worst-case to 0) : به این منظور pull-down بیشترین تأخیر برای رسیدن به ۰ (worst-case to 0) : به این منظور pull-up باید مقدار 00 و اینکه میزان تأخیر up در 01 مقدار 02 را به 03 به سری موازی بودن ترانزیستور ها در 04 باید میزان تأخیر 05 به 05 به 05 به 05 به 05 به 06 به 06 به 06 به 07 باید مقدار 06 به 07 به باید مقدار 08 به باید مقدار 09 به باید مقدار مقدار 09 به باید مقدار مقدار 09 به باید مقدار 09 به باید مقدار 09 به باید مقدار مقدار 09 به باید مقدار 09 به باید مقدار مقدار

هستند و ماکزیمم تأخیر در این بخش زمانی اتفاق می افتد که هر دو ترانزیستور تأخیر to0 داشته باشند و en=1 مجموعاً 4+4=8ns تأخیر ایجاد کنند. برای اینکه هردوحالت گفته شده اتفاق بیافتد کافی است ورودی 1 باشد و ورودی a از 0 به 1 تغییر کند. در چنین حالتی انتظار میرود 14ns پس از تغییر ورودی a مقدار w از 1 برسد.

بیشترین تأخیر برای رسیدن به pull-up و worst-case to Z): به این منظور pull-up و pull-down هردو باید 1 en همقدار Z را به w بفرستد. بدترین حالت در تأخیر از این نوع زمانی اتفاق می افتد که a=0 باشد و ورودی en از 1 بدایر T1 برابر T2 و تأخیر T2 برابر T3 است و انتظار میرود پس از 5+7=12ns مقدار روی w از 1 به Z تغییر کند.



C. سیستم وریلاگ (System Verilog description):

MyNOTIF1:


```
`timescale 1ns/1ns
module MyNOTIF1(input a,en,output w);
wire x,y,z;
supply1 Vdd;
supply0 Gnd;
```

```
pmos #(5,6,7) T1(x,Vdd,a),T2(w,x,y),TI1(y,Vdd,en);
nmos #(3,4,5) T3(z,Gnd,a),T4(w,z,en),TI2(y,Gnd,en);
endmodule
```


Testbench:

```
`timescale 1ns/1ns
module NOTIF1TB();
logic aa,enn;
wire ww;
MyNOTIF1 CUT (aa, enn, ww);
initial begin
#20 aa=0;enn=0;
#30 enn=1;
#30 enn=0;
#30 aa=1;
#30 enn=1;
#30 enn=0;
#30 aa=0;
#30 enn=1;
#30 aa=1;
#30 aa=0;
#30 enn=0;
#50 $stop;
end
endmodule
```

D. تأیید کامپایل شدن:



E. نتیجه و waveform:



Worst case to 0: 14ns


Worst case to 1: 12ns

Worst case to Z: 12ns


سوال ۳:

A. مدار (Circuit diagram):

ساختار MUX با استفاده از nand های با چند ورودی به صورت زیر میشود:



ساختار ترانزیستوری nand با ۳ یا ۴ ورودی:



B. بیشترین تأخیر(worst-cases):

بیشترین تأخیر برای رسیدن به ۱ (worst-case to 1): در بررسی gate level با توجه به اینکه در یک مسیر حداکثر سه تا NAND Gate وجود دارد، حداکثر تأخیر در این حالت NAND Gate وجود دارد، حداکثر تأخیر در برنامه نوشته شده با توجه به اینکه از ماژول های نوشته شده برای NAND Gate ها استفاده شده است، تأخیر

را باید transistor level بررسی کنیم که در این حالت زمانی که a=d=1 و b=c=0 و c=0 است اگر c=0 از c=0 به c=0 به مقدار c=0 به مقدار c=0 به مقدار c=0 به مقدار c=0 به c=0 به مقدار c=

بیشترین تأخیر برای رسیدن به \cdot (worst-case to \cdot 0): در بررسی gate level با توجه به اینکه در یک مسیر حداکثر سه تا NAND Gate وجود دارد، حداکثر تأخیر در این حالت NAND Gate خواهد بود. اما در برنامه نوشته شده با توجه به اینکه از ماژول های نوشته شده برای a=d=1 ها استفاده شده است، تأخیر را باید transistor level بررسی کنیم که در این حالت زمانی که a=d=1 و a=d=1 و a=d=1 است اگر a=d=1 و a=d=1 از a=d=1 بررسی مورت خروجی a=d=1 و a=d=1 از a=d=1 و a=d=1 از a=d=1 از

C. سیستم وریلاگ (System Verilog description):

MyNand_xinputs:

```
`timescale 1ns/1ns
module MyNand2in(input a,b,output w);
    wire v;
    supply1 Vdd;
    supply0 Gnd;
    pmos #(5,6,7) T1(w,Vdd,a),T2(w,Vdd,b);
    nmos #(3,4,5) T3(y,Gnd,b),T4(w,y,a);
endmodule
module MyNand3in(input a,b,c,output w);
    wire x,y;
    supply1 Vdd;
    supply0 Gnd;
    pmos #(5,6,7) T1(w,Vdd,a),T2(w,Vdd,b),T3(w,Vdd,c);
    nmos \#(3,4,5) T4(y,Gnd,c),T5(x,y,b),T6(w,x,a);
endmodule
module MyNand4in(input a,b,c,d,output w);
    wire x,y,z;
    supply1 Vdd;
    supply0 Gnd;
    pmos # (5, 6, 7)
T1 (w, Vdd, a), T2 (w, Vdd, b), T3 (w, Vdd, c), T4 (w, Vdd, d);
    nmos \#(3,4,5) T5(z,Gnd,d),T6(y,z,c),T7(x,y,b),T8(w,x,a);
endmodule
```

MUXnand:

```
`timescale 1ns/1ns
module MUXnand(input a,b,c,d,s0,s1,output w);
    wire s0b,s1b,ya,yb,yc,yd;
    MyNand2in g1(s0,s0,s0b);
    MyNand2in g2(s1,s1,s1b);
    MyNand3in g3(a,s0b,s1b,ya);
    MyNand3in g4(b,s0,s1b,yb);
    MyNand3in g5(c,s0b,s1,yc);
    MyNand3in g6(d,s0,s1,yd);
    MyNand4in g7(ya,yb,yc,yd,w);
endmodule
```

MUXnandTB:


```
`timescale 1ns/1ns
module MUXnandTB();
    logic aa,bb,cc,dd,s0,s1;
    wire ww;
    MUXnand CUT (aa,bb,cc,dd,s0,s1,ww);
    initial begin
    #20 aa=1;bb=0;cc=1;dd=0;
    #50 s0=0;s1=0;
    #50 s0=1;
    #50 s1=0;
    #50 s1=1;
    #50 s0=1;
    #50 s1=0;
    #50 s0=0;
    #50 s0=1;
    #50 s1=1;
    #50 s0=0;
    #50 s1=0;
    #50 aa=1;bb=0;cc=0;dd=1;
    #50 s0=0; s1=0;
    #50 s0=1;
    #50 s1=0;
    #50 s1=1;
    #50 s0=1;
    #50 s1=0;
```

```
#50 s0=0;
#50 s0=1;
#50 s1=1;
#50 s0=0;
#50 s1=0;
#50 $stop;
```

end

endmodule


D. تأیید کامپایل شدن:




E. نتیجه و waveform:



Worst case to 0: 31ns




Worst case to 1: 32ns



سوال ۴:

A. مدار (Circuit diagram):



B. بیشترین تأخیر(worst-cases):

بیشترین تأخیر برای رسیدن به ۱ (worst-case to 1): در بررسی gate level بیشترین تأخیر برای رسیدن به اینکه در یک Tri-state Buffer Gate وجود دارد، حداکثر تأخیر در این حالت Tri-state Buffer Gate وجود دارد، حداکثر تأخیر در این حالت Tri-state Buffer Gate و Tri-state Buffer Buffer Gate و Tri-state Buffer Buffer Gate و Tri-state Buffer Buffer Gate و Tri-state Buffer Buffer Gate Tri-state Buffer Buffer

بیشترین تأخیر برای رسیدن به ۰ (worst-case to 0) : در بررسی gate level با توجه به اینکه در یک الله ۱4+12+14=40ns وجود دارد، حداکثر تأخیر در این حالت Tri-state Buffer Gate وجود دارد، حداکثر سه تا Tri-state Buffer Gate وجود دارد های نوشته شده برای Tri-state Buffer Gate خواهد بود. اما در برنامه نوشته شده با توجه به اینکه از ماژول های نوشته شده برای

b=d=1 و a=c=0 و مده است، تأخیر را باید transistor level بررسی کنیم که در این حالت زمانی که a=c=0 و a=c=0 استفاده شده است اگر a=c=0 را از 1 به a=c=0 تغییر دهیم در این صورت خروجی a=c=0 پس از a=c=0 از مقدار 1 به مقدار a=c=0 به مقدار a=c=0 است اگر a=c=0 را از 1 به a=c=0 تغییر دهیم در این صورت خروجی a=c=0 پس از a=c=0 از مقدار a=c=0 به مقدار a=c=0 به مقدار a=c=0 از مقدار a=c=0 به مقدار a=c=0 به مقدار a=c=0 از مقدار a=c=0 به مقدار a=c=0 به

C. سیستم وریلاگ (System Verilog description):

NOTIF1:

```
`timescale 1ns/1ns
module MyNOTIF1(input a,en,output w);
    wire x,y,z;
    supply1 Vdd;
    supply0 Gnd;
    pmos #(5,6,7) T1(x,Vdd,a),T2(w,x,y),TI1(y,Vdd,en);
    nmos #(3,4,5) T3(z,Gnd,a),T4(w,z,en),TI2(y,Gnd,en);
endmodule
```

MUXnotif1:

```
`timescale 1ns/1ns
module MUXnotif1(input a,b,c,d,s0,s1,output w);
    wire s0b,s1b,x,y;
    supply1 Vdd;
    MyNOTIF1 g1(s0,Vdd,s0b);
    MyNOTIF1 g2(s1,Vdd,s1b);
    MyNOTIF1 g3(a,s0b,x);
    MyNOTIF1 g4(b,s0,x);
    MyNOTIF1 g5(c,s0b,y);
    MyNOTIF1 g6(d,s0,y);
    MyNOTIF1 g7(x,s1b,w);
    MyNOTIF1 g8(y,s1,w);
endmodule
```


MUXnotif1TB:

```
`timescale 1ns/1ns
module MUXnotif1TB();
    logic aa,bb,cc,dd,s0,s1;
    wire ww;
    MUXnotif1 CUT(aa,bb,cc,dd,s0,s1,ww);
    initial begin
```


```
#50 aa=1;bb=0;cc=0;dd=1;
#50 s0=0;s1=0;
#50 s0=1;
#50 s1=0;
#50 s1=1;
#50 s0=1;
#50 s1=0;
#50 s0=0;
#50 s0=1;
#50 s1=1;
#50 s0=0;
#50 s1=0;
#50 aa=0;bb=1;cc=0;dd=1;
#50 s0=0;s1=0;
#50 s0=1;
#50 s1=0;
#50 s1=1;
#50 s0=1;
#50 s1=0;
#50 s0=0;
#50 s0=1;
#50 s1=1;
#50 s0=0;
#50 s1=0;
#50 $stop;
end
```

endmodule


D. تأیید کامیایل شدن:




E. نتیجه و waveform:



Worst case to 0: 36ns



Worst case to 1: 36ns




سوال ۵:

A. سیستم وریلاگ (System Verilog description):

MUXcompareTB:

```
`timescale 1ns/1ns
module MUXcompareTB();
logic aa=1,bb=0,cc=0,dd=1,s0,s1;
wire w3,w4;
MUXnand CUT (aa,bb,cc,dd,s0,s1,w3);
MUXnotif1 CUT1(aa,bb,cc,dd,s0,s1,w4);
initial begin
    #50 aa=1;bb=0;cc=0;dd=1;
    #50 s0=0;s1=0;
    #50 s0=1;
    #50 s1=0;
    #50 s1=1;
    #50 s0=1;
    #50 s1=0;
    #50 s0=0;
    #50 s0=1;
    #50 s1=1;
    #50 s0=0;
    #50 s1=0;
    #50 aa=0;bb=1;cc=0;dd=1;
    #50 s0=0;s1=0;
    #50 s0=1;
    #50 s1=0;
    #50 s1=1;
    #50 s0=1;
    #50 s1=0;
    #50 s0=0;
    #50 s0=1;
    #50 s1=1;
    #50 s0=0;
    #50 s1=0;
    #50 $stop;
end
endmodule
```

B. تأیید کامپایل شدن:



C. نتیجه و waveform:



D. مقانسه MUX ها:

با توجه به ویوفرم بالا و مدار های بخش ۳و۴:

۱. از نظر تأخیر: همانطور که در ویوفرم بالا نیز مشاهده میشود تأخیر MUX ساخته شده با NAND Gate در بیشتر حالات نسبت به MUX ساخته شده با Tri-state Buffer کمتر است. پس از نظر تأخیر MUX ساخته شده با NAND بهتر است.

۲. از نظر تعداد ترانزیستور:

در MUX ساخته شده با NAND ، از ۷ تا NAND Gate استفاده شده که هرکدام حاوی ۴ ترانزیستور هستند. یعنی در کل ۲۸ ترانزیستور.

در MUX ساخته شده با Tri-state Buffer ، از ۸ تا Tri-state Buffer استفاده شده که هرکدام حاوی ۶ ترانزیستور هستند. یعنی در کل ۴۸ ترانزیستور.

پس از نظر انرژی ، هزینه و تأخیر ساخت MUX با استفاده از NAND Gate مقرون به صرفه تر بنظر میرسد.