

نيمسال تحصيلي دوم ۱۴۰۰ - ۱۳۹۹

استاد درس: دكتر محمدرضا پورفرد

# عنوان پروژه: واحد محاسبه گر منطقی (Arithmetic Logic Unit)

# اعضای گروه:

| شماره دانشجویی | نام خانوادگی | نام         |
|----------------|--------------|-------------|
| 9,777.74       | راستی        | عرفان       |
| 9,747.57       | عباسی        | آرمان       |
| 9,747.55       | غريبى        | دانيال      |
| ٩٨٢٣٠٨۶        | موسوی        | سيد احمدرضا |



# فهرست

| مقدمه   |
|---|
| ۱ – بخش اول (Task 1)                                    |
| ۱ – ۱ – معرفی کد vhdl و تشریح سیر تکمیلی مدار           |
| ۱ – ۲ – بررسی آزمایش test bench و اعتبارسنجی کد vhdl ۲۰ |
| ۱ – ۳ – نکات جانبی پیرامون نتایج آزمایش                 |
|   |
| ۲ – بخش دوم (Task 2)                                    |
| ۲ – ۱ – معرفی کد vhdl و تشریح سیر تکمیلی مدار           |
| ۲ – ۲ – بررسی آزمایش test bench و اعتبارسنجی کد vhdl    |
| ۲ – ۳ – نکات جانبی پیرامون نتایج آزمایش                 |
|   |
| ۳ – بخش امتیازی (Bonus Task)                            |
| ۳ – ۱ – معرفی کد vhdl و تشریح سیر تکمیلی مدار           |
| ۳ – ۲ – بررسی آزمایش test bench و اعتبارسنجی کد vhdl ۴۳ |
| ۳ – ۳ – نکات جانبی پیرامون نتایج آزمایش                 |
|   |
| جمع بندی و نتیجه گیری                                   |



#### مقدمه

امروزه در بسیاری از کاربردها، از قطعات الکرونیکی برای تحلیل و پردازش دادهها استفاده می شود. این قطعات که به طور کلی آنها را پردازنده می نامیم، به منزله مغز یا فرمانده هر سیستم ایفای نقش می کند؛ تا اتفاقی دلخواه، به وقوع پیوندد. طی این فرآیند، لازم است که اطلاعات ورودی به پردازنده اعمال شود؛ سپس پردازش صورت گیرد تا خروجی مناسب تولید شده و در پایان، از اطلاعت خروجی بهرهبرداری شود.

هر پردازنده، بسته به نوع، می تواند یک یا چند نوع پردازش بر دادههای ورودی اعمال کند. همچنین با توجه به کاربرد و طراحی قطعه پردازنده، هر پردازش به طور خودکار، یا با دستور کاربر انجام می شود. آن چه که حائز اهمیت می باشد، بدون شک عملکرد صحیح پردازنده، صرف نظر از نوع و کاربرد آن است.

در این گزارش، به تشریح نوعی از پردازنده با عنوان «واحد محاسبه گر منطقی» یا "Operation Mode" میپردازیم. در این قطعه، با توجه به «حالت عملگر» یا "Arithmetic Logic Unit" که توسط کاربر تعیین میشود؛ پردازش خاصی بر دادهها صورت میپذیرد که نحوه انجام این عملیات را به تفصیل توضیح خواهیم داد.

در پایان، لازم به ذکر است که گزارش شامل سه بخش کلی است؛ در هر بخش، به تشریح نحوه ارضای خواستههای مسئله میپردازد. در هر بخش، سه قسمت اصلی وجود دارد؛ که شامل «معرفی»، «اعتبارسنجی» و «نکات جانبی» میباشد.



### بخش اول (Task 1)

# ا – ۱ – معرفی کد vhdl و تشریح سیر تکمیلی مدار

با توجه به آن که مدار، به ازای operation code های مختلف، عملیات متفاوتی را بر دادههای ورودی اعمال می کند، تصمیم بر آن شد که برای انجام هر عملیات یا یک دسته عملیات، یک Component طراحی شود. سپس در کد اصلی، هر Component را فراخوانی کردهایم؛ و بعد از انتخاب نام دلخواه برای هر کدام، Port Map را مشخص کردهایم. نمونهای از Component های فراخوانی شده و نقشه Port Map مربوط به آن را در زیر می بینیم:

```
COMPONENT Unsigned_Addition IS

PORT (

Input1, Input2 : IN STD_LOGIC_VECTOR (7 DOWNTO 0);

Cin : IN STD_LOGIC;

Op : IN STD_LOGIC;

Output1 : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);

Cout : OUT STD_LOGIC);

END COMPONENT;
```

کد شماره ۱- فراخوانی Component مربوط به جمع کننده اعداد بیعلامت "Unsigned\_Addition"

کد شماره ۲- Port Map



در پایان، تنها کاری که باید انجام می شد، فراخوانی هر بخش از مدار توسط Operation Code بود. برای راحتی کار، یعنی بهره گیری از منطق else و if ، از دستور Process استفاده کرده ایم؛ تا به ازای هر Operation Code مشخص، Component مناسب فعال شود. بخشی از دستور Process مربوط به جمع کننده اعداد بی علامت "Unsigned\_Addition" را در زیر آورده ایم:

```
------Unsigned_Addition------

ELSIF OPCODE = x"4" OR OPCODE = x"6" THEN

X <= X_UADD;

Y <= x"00";

Cout <= Cout_UADD;

V <= '0';

N <= '0';
```

کد شماره ۳- نحوه فراخوانی تابع Unsigned Addition با استفاده از Operation Code

توجه داریم که سیگنالهای میانی تعریف شده در تکه کدهای بالا به چشم میخورد که در گزارش معرفی نشده است؛ گر چه که نام این سیگنالها با وظیفه آن همخوانی مناسب دارد، پیشنهاد میشود که نحوه تعریف و کاربرد این سیگنالها را در کد اصلی مشاهده فرمایید.

برای بررسی وضعیت هر Flag ، تکه کدهایی را در کد اصلی آوردهایم که با کامنت مشخص شده است و بعد از تشریح نحوه عملکرد هر Component ، به توضیح آنها میپردازیم.

با رعایت نسبی ترتیب Operation Code داریم:



#### - عملگر Logicals

در این کد، با توجه به مقدار Operation Code ، یکی از اَعمال منطقی به ورودی ها اِعمال میشود. برای سادگی، از دستور With Select بهره بردهایم. توجه داریم که فقط دو بیت سمت راست Operation Code نوع عملگر را تعیین می کند؛ پس فقط پایههای و و ورودی Operation Code در نظر گرفتهایم.

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USE IEEE.NUMERIC_STD.ALL;
ENTITY Logicals IS
    PORT (
        Input1, Input2 : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
        Op : IN STD_LOGIC_VECTOR (1 DOWNTO 0);
        Output1 : OUT STD_LOGIC_VECTOR (7 DOWNTO 0));
END Logicals;
ARCHITECTURE Behavioral OF Logicals IS
BEGIN
   WITH Op SELECT
       Output1 <= (Input1 AND Input2) WHEN "00",
        (Input1 OR Input2) WHEN "01",
        (Input1 XOR Input2) WHEN "10",
        (Input1 XNOR Input2) WHEN "11";
END Behavioral;
```

کد شماره ۴- انجام عملیاتهای And, Or, Xor, Xnor با استفاده از اپراتور و تعیین خروجیها



#### عملگر Unsigned Addition

واضح است که در این بخش، سیگنال ۹ بیتی Sum را تعریف کردهایم تا حاصل جمع دو عدد ۸ بیتی باشد. سپس ۸ بیت اول آن را به پایه خروجی ۸ بیتی دادهایم و بیت آخر، در خروجی Cout ظاهر می شود. توجه داریم که ورودی ها نیز، با اضافه کردن یک بیت ۰ به ابتدای رشته، با سیگنال Sum هم طول شده است.

Cin میباشد، مقدار OPCODE(1) که در واقع همان OPCODE(1) میباشد، مقدار OPCODE(1) در حاصل جمع شرکت داده میشود. میدانیم که اگر OPCODE(1) = 0 باشد، عمل جمع بدون در نظر گرفتن Cin انجام میشود؛ در غیر این صورت، باید عمل جمع با لحاظ شدن Cin انجام شود. این موضوع با چک کردن مقدار OPCODE در صورت پروژه به سادگی قابل درک است.

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USE IEEE.NUMERIC STD.ALL;
ENTITY Unsigned Addition IS
   PORT (
        Input1, Input2 : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
        Cin : IN STD LOGIC;
       Op : IN STD_LOGIC;
       Output1 : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        Cout : OUT STD LOGIC);
END Unsigned Addition;
ARCHITECTURE Behavioral OF Unsigned Addition IS
   SIGNAL Sum : STD_LOGIC_VECTOR (8 DOWNTO 0);
   SIGNAL C : STD_LOGIC;
BEGIN
   C <= Cin WHEN Op = '1' ELSE
        '0';
```



```
-- Calculating the Summation
Sum <= ('0' & Input1) + ('0' & Input2) + C;

Output1 <= Sum(7 DOWNTO 0);

-- Determining Cout
Cout <= Sum(8);

END Behavioral;
```

کد شماره ۵- انجام عملیات Unsigned Addition with Carry & without Carry و تعیین خروجیها

#### - عملگر Signed Addition

در این بخش، با استفاده از پکیجهای موجود در کتابخانههای اضافه شده، اعداد ورودی را با فرض اعداد علامتدار جمع کردهایم. همچنین با توجه به نکتهای که در بخش قبل اشاره شد، سیگنال SignedAdd را ۹ بیتی تعریف کردهایم. نکتهای که هنگام همطول کردن ورودی ها و سیگنال SignedAdd حائز اهمیت است، علامتدار بودن اعداد ورودی میباشد؛ به همین علت است که بیت اضافه شده به ابتدای رشتههای ورودی، برابر بیت شماره ۷ ورودی است. توجه داریم که نهایتا سیگنال SignedAdd را که از نوع STD\_LOGIC\_VECTOR میباشد میریزیم تا به پایههای خروجی اعمال شود.

برای تشخیص وضعیت OverFlow ، از دستورالعملی که در جلسات ابتدایی کلاس درس برای جمع اعداد علامت در ارائه شد، بهره بردهایم. این دستورالعمل به روشنی در کامنتهای لحاظ شده در متن کد آمده است. در این کد، مطابق خواسته مسئله، N <= S(8) لحاظ شده است.



```
LIBRARY IEEE;
USE IEEE.STD LOGIC 1164.ALL;
USE IEEE.STD LOGIC UNSIGNED.ALL;
USE IEEE.NUMERIC_STD.ALL;
ENTITY Signed_Addition IS
    PORT (
        Input1, Input2 : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
        Output1 : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        V : OUT STD_LOGIC;
        N : OUT STD LOGIC);
END Signed Addition;
ARCHITECTURE Behavioral OF Signed Addition IS
    SIGNAL SignedAdd : SIGNED (8 DOWNTO 0);
    SIGNAL STDAns : STD_LOGIC_VECTOR (8 DOWNTO 0);
BEGIN
    -- Copying the Sign Bit to the left side of Input1 and Input2
    SignedAdd <= SIGNED(Input1(7) & Input1) + SIGNED(Input2(7) & Input2);</pre>
    STDAns <= STD_LOGIC_VECTOR(SignedAdd);</pre>
    Output1 <= STDAns(7 DOWNTO 0);
    -- OverFlow Detection
    V <= '1' WHEN (SignedAdd(8) /= SignedAdd(7)) ELSE</pre>
        '0';
    N \leftarrow STDAns(8);
END Behavioral;
```



#### - عملگر Signed & Unsigned Multiplication

در این قسمت همانند قسمت logical ، با استفاده از سیگنال میانی Op یک اپراتور تعریف کردهایم تا میان دو حالت ورودی signed و unsigned یکی را انتخاب کند. برای انجام عملیات ضرب با علامت، با فراخوانی پکیج IEEE.NUMERIC\_STD.ALL ورودیها را به صورت signed تعریف می کنیم و سپس عملیات ضرب را انجام میدهیم. در پایان، پرچم N، مطابق خواسته مسئله طراحی شده است.

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD LOGIC UNSIGNED.ALL;
USE IEEE.NUMERIC STD.ALL;
ENTITY Multiplication IS
    PORT (
        Input1, Input2 : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
        Op : IN STD_LOGIC;
        Output1, Output2 : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        N : OUT STD LOGIC);
END Multiplication;
ARCHITECTURE Behavioral OF Multiplication IS
    -- Defining Signals
    SIGNAL SignedMult : SIGNED (15 DOWNTO 0);
    SIGNAL MultAns : STD LOGIC VECTOR (15 DOWNTO 0);
BEGIN
    SignedMult <= SIGNED(Input1) * SIGNED(Input2);</pre>
    -- Unsigned Multiplication: Op --> '1'
    -- Signed Multiplication: Op --> '0'
    -- Determining MultAns for Each Operation
    MultAns <= Input1 * Input2 WHEN Op = '1' ELSE
        STD LOGIC VECTOR(SignedMult);
    -- Slicing MultAns to Output1 And Output2
    Output1 <= MultAns(7 DOWNTO 0);</pre>
    Output2 <= MultAns(15 DOWNTO 8);
```



کد شماره ۷- تعیین خروجیهای ماژول Signed & Unsigned Multiplication

#### - عملگر Unsigned Subtraction

این کد، مشابه کد جمع بدون علامت است. از اسلایدهای ابتدایی کلاس، نحوه تفریق دو عدد باینری بدون علامت را به خاطر داریم؛ فرآیندی که به وضوح در کامنتهای ارائه شده در کد شماره  $\Lambda$  تشریح شده است. لازم به ذکر است که برای استفاده از منطق if و else از دستور Process بهره بردهایم تا با توجه به مقدار کری خروجی یا همان Sum(8)، حاصل تفریق را به پایههای خروجی و Cout اعمال کنیم.



کد شماره ۸- انجام عملیات Unsigned Subtraction و تعیین خروجیها

### - عملگر Rotation Left with & without Carry

در این Component با توجه به مقدار OP که سیگنالی میانی است، میان دو عملگر اشاره شده در تیتر این در این Rotation left without carry با Op = 0 فعال شود، بخش، انتخاب می شود. توجه داریم که اگر عملگر Op = 0 بیت شماره هفت ورودی به Cout عمال می شود. Op = 0 نعر این صورت و به ازای Op = 0 ، بیت شماره هفت ورودی به Cout عمال می شود.



```
ARCHITECTURE Behavioral OF Rotation IS

-- Defining Signals
SIGNAL LSB: STD_LOGIC;

BEGIN

-- Rotation Left: Op = '0'
-- Rotation Left with Carry: Op = '1'

-- Determining LSB for Each Operation
LSB <= Input1(7) WHEN Op = '0' ELSE
Cin;

Output1 <= Input1(6 DOWNTO 0) & LSB;

-- Determining Cout for Each Operation
Cout <= '0' WHEN Op = '0' ELSE
Input1(7);

END Behavioral;
```

كد شماره ۹- انجام عمليات Rotation left با Carry و بدون Carry

### - عملگر Logic & Arithmetic Shift Right

مطابق توضیحات ارائه شده در بخش قبل، با توجه به مقدار سیگنال میانی Op ،یکی از دو عملگر این Component فعال می شود. همان طور که می دانیم، با فعال شدن Logic Shift Right، مقدار MSB برابر می شود؛ اما در Arithmetic Shift Right، این مقدار برابر با بیت سمت چپ ورودی می باشد. در هر دو عملگر، تمام بیتها، قبل از تغییر مقدار MSB، یک واحد به سمت راست حرکت می کند. خروجی Cout نیز برابر با بیت سمت راست ورودی است.



```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USE IEEE.NUMERIC_STD.ALL;
ENTITY Shift_Right IS
        Input1 : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
        Op : IN STD_LOGIC;
        Output1 : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        Cout : OUT STD_LOGIC;
        N : OUT STD_LOGIC);
END Shift_Right;
ARCHITECTURE Behavioral OF Shift_Right IS
    -- Defining Signals
    SIGNAL MSB : STD_LOGIC;
    -- Determining MSB for Each Operation
    MSB <= '0' WHEN Op = '0' ELSE
        Input1(7);
    Output1 <= MSB & Input1(7 DOWNTO 1);</pre>
    N <= MSB;
    Cout <= Input1(0);</pre>
END Behavioral;
```

کد شماره ۱۰ - تعیین خروجی Logical & Arithmetic Shift Right



#### - عملگر Shift Left

این عملگر همانند Logical Shift Right بر ورودی اعمال می شود؛ با این تفاوت که به جای MSB ، مقدار این عملگر همانند که قبل از صفر شدن LSB، تمام بیتهای بعدی یک واحد به سمت چپ حرکت LSB برابر  $\cdot$  می شود. خروجی Cout نیز همان بیت سمت چپ یا MSB ورودی خواهد بود.

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USE IEEE.NUMERIC_STD.ALL;
ENTITY Shift_Left IS
    PORT (
        Input1 : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
        Output1 : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        Cout : OUT STD_LOGIC;
        N : OUT STD_LOGIC);
END Shift_Left;
ARCHITECTURE Behavioral OF Shift_Left IS
BEGIN
    Output1 <= Input1(6 DOWNTO 0) & '0';
   N <= Input1(6);</pre>
    Cout <= Input1(7);</pre>
END Behavioral;
```

کد شماره ۱۱- تعیین خروجی Shift Left



#### - عملگر BCD to Binary

در این کد، ابتدا عدد BCD را در مبنای ۱۰ مینویسیم. برای مثال عدد BCD به صورت "2453" برابر «دو چهار پنج سه» خوانده می شود و در مبنای ۱۰ به صورت «دوهزار و چهارصد و پنجاه و سه» است. برای انجام این کار، هر عدد BCD را که به فرم باینری دریافت می شود، به اعدادی در مبنای ۱۰ تبدیل می کنیم. حال هر عدد در ارزش مکانی خود ضرب می شود و مجموع این حاصل ضربها، عدد موردنظر را می سازد. حال کافی است که عدد نهایی را در مبنای ۲ بنویسیم. این امر با کمک دستور to\_unsigned انجام می شود.

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD LOGIC UNSIGNED.ALL;
USE IEEE.NUMERIC STD.ALL;
ENTITY BCD2BIN IS
    PORT (
        Input1, Input2 : IN STD LOGIC VECTOR (7 DOWNTO 0);
        Output1, Output2 : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        Cout : OUT STD LOGIC);
END BCD2BIN;
ARCHITECTURE Behavioral OF BCD2BIN IS
    SIGNAL Digit1Dec : INTEGER := 0;
    SIGNAL Digit2Dec : INTEGER := 0;
    SIGNAL Digit3Dec : INTEGER := 0;
    SIGNAL Digit4Dec : INTEGER := 0;
    SIGNAL DecNum : INTEGER := 0;
    SIGNAL BinNum : STD LOGIC VECTOR (15 DOWNTO 0);
BEGIN
    Digit1Dec <= conv_integer(Input1(3 DOWNTO 0));</pre>
    Digit2Dec <= conv_integer(Input1(7 DOWNTO 4));</pre>
    Digit3Dec <= conv integer(Input2(3 DOWNTO 0));</pre>
    Digit4Dec <= conv_integer(Input2(7 DOWNTO 4));</pre>
    DecNum <= Digit1Dec + (Digit2Dec * 10) + (Digit3Dec * 100)</pre>
              + (Digit4Dec * 1000);
```



```
-- Converting Decimal Number to Binary Number

BinNum <= STD_LOGIC_VECTOR(to_unsigned(DecNum, 16));

-- Slicing the Binary Number to Output1 and Output 2

Output1 <= BinNum(7 DOWNTO 0);

Output2 <= BinNum(15 DOWNTO 8);

-- Setting Cout with MSB

Cout <= BinNum(15);

END Behavioral;
```

کد شماره ۱۲- تبدیل BCD به

#### Z Flag -

X = Y = "00000000" این پرچم حاصل یک گیت And میباشد. در صورتی که خروجیهای Z = Y = 00000000 و Z = X میشود. در غیر این صورت، یا به عبارتی برابر Z = X باشد، همچنین Z = X شود، بالا میرود؛ یعنی Z = X میشود. در غیر این صورت، Z = X است.

```
-----Z FLAG------
Z <= '1' WHEN (X = x"00" AND Y = x"00" AND Cout = '0') ELSE
'0';
```

flag 1-Zflag

# F\_active Flag -

این پرچم حاصل Or سه خروجی است و به فرم زیر تعریف می شود:

```
-----F_active------
F_active <= Z OR V OR Cout;
```

flag 2- F\_active flag



#### X\_bin\_pal Flag -

7-n و n مقدار بیت شماره n و n است. به این ترتیب که اگر مقدار بیت شماره n و n این پرچم حاصل تقارن افقی بیتهای خروجی n است. به طوری که n باشد، برابر شود؛ آن گاه n این گاه n این که می شود. با توجه به این که می دانیم برابری دو بیت با گیت منطقی n مشخص می شود، کد تشخیص این پرچم را به فرم زیر نوشته ایم:

```
PAL(0) <= (X(0) XNOR X(7));

PAL(1) <= (X(1) XNOR X(6));

PAL(2) <= (X(2) XNOR X(5));

PAL(3) <= (X(3) XNOR X(4));

X_bin_pal <= '1' WHEN PAL = x"f" ELSE

'0';
```

flag 3-X bin pal flag

#### X\_prime Flag -

Integer این پرچم زمانی مقدار می گیرد که خروجی X عدد اول باشد برای این کار ابتدا X را به یک ورودی تبدیل می کنیم سپس شرط اول بودن آن را بررسی می کنیم. برای این کار، لازم است که مقدار باقی مانده تقسیم X بر اعداد اول کوچکتر از X را بررسی کنیم. بیشترین مقدار "X برابر 255 X است. پس کافی است باقی مانده X را بر اعداد اول کوچکتر از X می شود؟ فرآیندی که تشریح شد، در کد زیر مشهود است: بررسی کنیم که آیا X برابر اعداد اول کوچکتر از X می شود؟ فرآیندی که تشریح شد، در کد زیر مشهود است:

flag 4- X\_prime flag

در پایان این بخش، یادآور می شویم که پرچمهای N ، V و N به طور جداگانه در هر Component در پایان این بخش، یادآور می شویم که پرچمهای دیال برچمهای دیگر را به طور جداگانه و در کد اصلی با توجه به خواسته مسئله طراحی شده است. در عین حال، پرچمهای دیگر را به طور جداگانه و در کد اصلی طراحی کرده ایم تا مدار بهینه تر و با تعداد گیت منطقی کمتر ساخته شود.



### vhdl و اعتبارسنجی کد test bench بررسی آزمایش test bench بررسی

در این بخش، با ارائه نتایج تست بنچ از صحت کد نوشته شده اطمینان حاصل می کنیم. قبل از بررسی نتایج، فرم کلی کد تست بنچ را مورد بررسی قرار می دهیم.

برای تست بنچ، لازم است که یک Entity بدون ورودی و خروجی تعریف کنیم؛ سپس ماژول اصلی را به عنوان یک Component فراخوانی کرده و نقشه Port Map برای آن تعیین می کنیم. در پایان با استفاده از دستور Process، مقادیر دلخواهی برای ورودی در نظر می گیریم و خروجی را بررسی می کنیم.

آن چه که در پاراگراف بالا تشریح شد، به طور اجمالی در کد زیر نمایش داده شده است: (توجه داریم که برای پرهیز از شلوغی گزارش، تمام OpCode های تست شده در تکه کد زیر نیامده است. لطفا برای مشاهده تمامی OpCode ها، به فایل tb\_ALU.vhd مربوط به این بخش مراجعه فرمایید.)

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USE IEEE.NUMERIC_STD.ALL;
ENTITY tb_ALU IS
END tb_ALU;
ARCHITECTURE behavior OF tb ALU IS
    COMPONENT ALU
        PORT (
            A : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
            B : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
            Cin : IN STD LOGIC;
            OPCODE : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
            X : INOUT STD_LOGIC_VECTOR(7 DOWNTO 0);
            Y : INOUT STD_LOGIC_VECTOR(7 DOWNTO 0);
            Z : INOUT STD_LOGIC;
            Cout : INOUT STD_LOGIC;
            V : INOUT STD_LOGIC;
            F_active : OUT STD_LOGIC;
            X_bin_pal : OUT STD_LOGIC;
            X_prime : OUT STD_LOGIC;
            N : OUT STD_LOGIC
    END COMPONENT;
```




```
SIGNAL A : STD_LOGIC_VECTOR(7 DOWNTO 0) := (OTHERS => '0');
    SIGNAL B : STD_LOGIC_VECTOR(7 DOWNTO 0) := (OTHERS => '0');
    SIGNAL Cin : STD_LOGIC := '0';
    SIGNAL OPCODE : STD_LOGIC_VECTOR(3 DOWNTO 0) := (OTHERS => '0');
    SIGNAL Z : STD_LOGIC;
    SIGNAL Cout : STD_LOGIC;
    SIGNAL V : STD_LOGIC;
    SIGNAL X : STD_LOGIC_VECTOR(7 DOWNTO 0);
    SIGNAL Y : STD_LOGIC_VECTOR(7 DOWNTO 0);
    SIGNAL F_active : STD_LOGIC;
    SIGNAL X_bin_pal : STD_LOGIC;
    SIGNAL X_prime : STD_LOGIC;
    SIGNAL N : STD_LOGIC;
BEGIN
    uut : ALU PORT MAP(
        A \Rightarrow A
        B \Rightarrow B
        Cin => Cin,
        OPCODE => OPCODE,
        X \Rightarrow X
        Y \Rightarrow Y,
        Z \Rightarrow Z
        Cout => Cout,
        V \Rightarrow V
        F_active => F_active,
        X_bin_pal => X_bin_pal,
        X_prime => X_prime,
        N => N
    stim_proc : PROCESS
    BEGIN
        --OPCODE1 : AND
        opcode <= x"0";
        A \leq x"d4";
        B <= x"72";
        Cin <= '0';
        WAIT FOR 1 us;
```




کد شماره ۱۳ - Test Bench

اکنون دو مورد از نتایج آزمایش تستبنچ را ارائه می کنیم. توجه داریم که ارائه تمامی نتایج تستبنچ در گزارش، موجب شلوغی و ایجاد فرم نامطلوب می شود. خواهشمند است که نتایج آزمایش باقی Component را که به صورت فایل تصویری در پوشه Task1TestBenchSCs قرار داده ایم، مشاهده فرمایید. ترتیب نام گذاری نتایج آزمایش تستبنچ برای هر Component در این پوشه، مطابق مقدار operation code برای هر عملیات است.





شکل ۱- نتیجه تست عملگر Logicals



شکل ۲-نتیجه تست پرچم X\_prime (به ازای عملگر And)

$$(11101001)_2 = 2^7 + 2^6 + 2^5 + 2^3 + 2^0 = 233$$
 is a prime number



### 1 - 7 - 1 نکات جانبی پیرامون نتایج آزمایش

در این بخش تلاش می کنیم تا به نکاتی حاشیهای بپردازیم که می تواند جالب توجه باشد.

اول: جالب است بدانید که اگرچه پرچم Cout نسبت به خروجی عملگر BCD to Binary حساس است، اما به ازای هر ورودی، Cout = 0 باقی خواهد ماند.

می دانیم که بزرگترین ورودی این عملگر به صورت زیر است:

 $(10011001:10011001)_{BCD} = (9999)_{10} = (00100111:00001111)_{Binary}$ 

به طوری که ۸ بیت اول، در خروجی Y ظاهر میشود. از طرفی Cout = Y(7) میشود. وقتی به ازای بیشترین مقدار ورودی ممکن Y(7) = 0 شود، پس همواره Cout = 0 خواهد شد.

دوم: با توجه به جدول ارائه شده در پروژه، پرچم V به عملگر Logic Shift Left حساسیت دارد؛ در صورتی که این عملیات ارتباطی با بحث OverFlow ندارد. به همین خاطر در پایان مباحثه پیرامون این قضیه، به این نتیجه رسیدیم که حساسیت این پرچم هنگام انجام عملیات Logic Shift Left ، سهوا در صورت پروژه ثبت شده است؛ پس از آن صرف نظر کردهایم. این تصمیم، به وضوح در کد V ارائه شده مشهود است.

سوم: شمای کلی مدار ساخته شده، تحت عنوان فایل pdf به نام Schematic Task1 به فایلهای پروژه ضمیمه شده است.



### بخش دوم (Task 2)

# ا – ۲ – معرفی کد vhdl و تشریح سیر تکمیلی مدار - ۲ – ۱

در این بخش، تمام Component های معرفی شده در Task 1، دقیقا همان عملکرد را دارند؛ پس با تعریف در این بخش، تمام Component های معرفی شده در قالب یک Component فراخوانی کرده و فقط نحوه تأثیر ورودیهای Clock و Reset را در خروجی مدار بررسی میکنیم. به عبارتی تلاش میکنیم تا ALU را که در قسمت قبل طراحی شد، به سیستم Controller Logic مجهز کنیم. در ادامه به طراحی Port Map برای مدار جدید میپردازیم.

```
COMPONENT ALU IS

PORT (

A: IN STD_LOGIC_VECTOR (7 DOWNTO 0);

B: IN STD_LOGIC_VECTOR (7 DOWNTO 0);

Cin: IN STD_LOGIC;

OPCODE: IN STD_LOGIC_VECTOR (3 DOWNTO 0);

X: INOUT STD_LOGIC_VECTOR (7 DOWNTO 0);

Y: INOUT STD_LOGIC_VECTOR (7 DOWNTO 0);

Z: INOUT STD_LOGIC;

Cout: INOUT STD_LOGIC;

V: INOUT STD_LOGIC;

X_bin_pal: OUT STD_LOGIC;

X_prime: OUT STD_LOGIC;

N: OUT STD_LOGIC;

END COMPONENT;
```

کد شماره ۱۴ - نحوه تعریف تابع ALU

```
Unit : ALU PORT MAP(
        A => A_ALU, B => B_ALU, Cin => Cout, OPCODE => OPCODE, X => X_ALU, Y =>
        Y_ALU, Z => Z_ALU,
        Cout => Cout_ALU, V => V_ALU, X_bin_pal => X_bin_pal_ALU, X_prime => X_
prime_ALU, N => N_ALU);
```

کد شماره ۱۵ - ALU Port Map



در ابتدا، باید ورودیهای مدار ترتیبی ALU را مشخص کنیم. برای این کار از یک DeMultiplexer 1 to 2 استفاده می کنیم و با توجه به مقدار SEL\_IN ، ورودی ا را به شیفت رجیسترها و ارد می کنیم. توجه داریم که شیفت رجیسترها به Rising\_Edge(CLK) و مقدار Load حساس است؛ به طوری که به ازای Load=1 فعال می شود و ورودی جدید را دریافت می کند. اما قبل از هر چیز، مقدار ورودی که به ازای Asynchrone است. لازم به ذکر است که به ازای برسی می شود؛ چرا که فرآیند بازنشانی مدار از نوع Asynchrone است. لازم به ذکر است که به ازای Reset ، تمام بیت های شیفت رجیسترهای A و B برابر صفر می شوند.

```
-- Input Registers Process

PROCESS (SEL_IN, I, CLK, LOAD, RESET)

BEGIN

IF (RESET = '1') THEN

A_ALU <= x"00";

B_ALU <= x"00";

ELSIF rising_edge(CLK) AND LOAD = '1' THEN

IF (SEL_IN = '0') THEN

A_ALU <= I;

ELSIF (SEL_IN = '1') THEN

B_ALU <= I;

END IF;

END IF;

END PROCESS;
```

کد شماره ۱۶ - نحوه عملکرد بخش ابتدایی مدار برای تعیین ورودیهای ALU

بعد از تبیین ورودیها، به معرفی خروجیهای مدار میپردازیم. مدار را به نحوی طراحی کردهایم تا به ازای Rising\_Edge(clk) ، تمام خروجیها برابر صفر باشد. در غیر اینصورت با دستور Rising\_Edge(clk) وارد بدنه اصلی کد میشویم.



کد شماره ۱۷- اجازه دسترسی ALU برای تولید خروجی و حساسیت آن به Rising\_Edge

حال نحوه تأثیر هر عملیات یا "operation" را بر خروجیهای مدار بررسی می کنیم. برای جلوگیری از شلوغ شدن گزارش، در این بخش فقط دو مورد از عملیات اشاره شده را بررسی کردهایم، خواهشمند است که نحوه فعال سازی دیگر عملگرها را در فایل ALU\_SEQ.vhd مشاهده کنید.

```
-- Logicals

IF OPCODE = x"0" OR OPCODE = x"1" OR OPCODE = x"2" OR OPCODE = x"3" THEN

en_N <= '1';

en_V <= '0';

en_C <= '0';
```

کد شماره ۱۸ - تغییر Flag ها بر اثر تابع Logicals ز ALU



```
-- Rotation Left with Carry
-- Logic Shift Right
-- Arithmetic Shift Right
-- Logic Shift Left

ELSIF OPCODE = x"b" OR OPCODE = x"c" OR OPCODE = x"d" OR OPCODE = x"e" THEN
        en_N <= '1';
        en_V <= '0';
        en_C <= '1';</pre>
```

کد شماره ۱۹- تغییر Flag ها بر اثر توابع ذکر شده به صورت Flag کد شماره

همانطور که میبینیم در هر تکه کد، تأثیر هر عملگر فقط بر پرچمهای en\_C و en\_N و en\_C و en\_V فاصرت شده است؛ زیرا این مقدار این سیگنالها، به ورودی OpCode بستگی دارد. با توجه به Table-2 که در صورت پروژه آمده است، اگر عملیات بر روی خروجی تاثیر گذار باشد، مقدار enable خروجی برابر ۱ می شود تا مقدار محاسبه شدهٔ جدید وارد خروجی شود؛ در غیر اینصورت، enable مقدار  $\cdot$  می گیرد و مقدار خروجی بدون تغییر باقی می ماند.

```
-- FlipFlop for Activating Cout

IF en_C = '1' THEN

Cout <= Cout_ALU;

END IF;

-- FlipFlop for Activating V

IF en_V = '1' THEN

V <= V_ALU;

END IF;

-- FlipFlop for Activating N

IF en_N = '1' THEN

N <= N_ALU;

END IF;
```

کد شماره ۲۰- نحوه ایجاد Flagهای ذکر شده در خروجی مدار



در ادامه، باقی خروجیها و Flag های مدار را با کمک خروجیهای ALU و دستور Run تعیین می کنیم. با فعال شدن Run ، تمام خروجیهای ALU وارد خروجیهای مدار می شود. برای تعیین خروجی R از یک با فعال شدن Run ، تمام خروجیهای SEL\_OUT و SEL\_OUT بین Y\_ALU یکی را انتخاب کرده و وارد خروجی R می کند.  $X_{\rm color}$ 

```
-- FlipFlop for Activating Outputs via RUN

IF RUN = '1' THEN

Z <= Z_ALU;

X_bin_pal <= X_bin_pal_ALU;

X_prime <= X_prime_ALU;

IF (SEL_OUT = '0') THEN

R <= X_ALU;

ELSIF (SEL_OUT = '1') THEN

R <= Y_ALU;

END IF;

END IF;
```

کد شماره ۲۱- روشن شدن Run و تعیین خروجیها و Flagهای مدار

تنها Flag که باقی مانده F\_active است که آن را به فرم زیر تعریف کردهایم:

```
F_Active <= Cout OR V OR Z;
```

کد شماره F\_active -۲۲



### vhdl و اعتبارسنجی کد test bench بررسی آزمایش - T - T

فرم کلی نحوه تعریف تست بنچ و بهرهبرداری از آن، مفصلا در بخش ۲-۱ تشریح شد. اکنون توجه شما را به بخشی از کد تست بنچ در نظر گرفته شده برای بخش ترتیبی مدار یا "Task 2" جلب می کنیم: (همانطور که در بخش ۲-۱ نیز اشاره کردیم، برای پرهیز از شلوغی، از ارائه کامل کد در گزارش خودداری کردهایم. خواهشمند است که برای مشاهده کامل کد، به فایل tb\_ALU\_SEQ.vhd مراجعه فرمایید.)

```
LIBRARY IEEE;
USE IEEE.STD LOGIC 1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USE IEEE.NUMERIC_STD.ALL;
ENTITY tb_ALU_SEQ IS
END tb_ALU_SEQ;
ARCHITECTURE Structral OF tb ALU SEQ IS
    -- Component Declaration for the Unit Under Test (UUT)
    COMPONENT ALU SEQ
        PORT (
            I : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
            LOAD : IN STD_LOGIC;
            RESET : IN STD LOGIC;
            SEL IN : IN STD LOGIC;
            SEL OUT : IN STD LOGIC;
            RUN : IN STD_LOGIC;
            CLK : IN STD_LOGIC;
            OPCODE : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
            Z : INOUT STD LOGIC;
            Cout : INOUT STD_LOGIC;
            V : INOUT STD LOGIC;
            N : INOUT STD_LOGIC;
            R : OUT STD_LOGIC_VECTOR(7 DOWNTO 0);
            F active : OUT STD_LOGIC;
            X_bin_pal : OUT STD_LOGIC;
            X_prime : OUT STD_LOGIC
    END COMPONENT;
```



```
SIGNAL I : STD_LOGIC_VECTOR(7 DOWNTO 0) := (OTHERS => '0');
    SIGNAL LOAD : STD_LOGIC := '0';
   SIGNAL RESET : STD LOGIC := '0';
    SIGNAL SEL_IN : STD_LOGIC := '0';
    SIGNAL SEL OUT : STD LOGIC := '0';
   SIGNAL RUN : STD_LOGIC := '0';
   SIGNAL CLK : STD_LOGIC := '0';
    SIGNAL OPCODE : STD LOGIC VECTOR(3 DOWNTO 0) := (OTHERS => '0');
   SIGNAL Z : STD LOGIC;
    SIGNAL Cout : STD_LOGIC;
   SIGNAL V : STD_LOGIC;
   SIGNAL N : STD LOGIC;
   SIGNAL R : STD_LOGIC_VECTOR(7 DOWNTO 0);
   SIGNAL F_active : STD_LOGIC;
   SIGNAL X_bin_pal : STD_LOGIC;
   SIGNAL X_prime : STD_LOGIC;
    CONSTANT CLK_period : TIME := 10 ns;
BEGIN
    UUT : ALU_SEQ PORT MAP(
        LOAD => LOAD,
        RESET => RESET,
        SEL_IN => SEL_IN,
        SEL_OUT => SEL_OUT,
        RUN => RUN,
        Clk => Clk,
        OPCODE => OPCODE,
        Z \Rightarrow Z
        Cout => Cout,
        V \Rightarrow V,
        F_active => F_active,
        X_bin_pal => X_bin_pal,
        X_prime => X_prime,
```



```
CLK_process : PROCESS
    BEGIN
        CLK <= '0';
        WAIT FOR CLK_period/2;
        CLK <= '1';
        WAIT FOR CLK_period/2;
    END PROCESS;
    stim_proc : PROCESS
    BEGIN
        Reset <= '1';
        WAIT FOR 100 ns;
        Reset <= '0';
        Load <= '1';
        OPCODE <= x"1";
        I \leftarrow x"b2";
        sel_in <= '0';
        WAIT FOR 100 ns;
        Reset <= '1';
        WAIT FOR 100 ns;
        WAIT;
    END PROCESS;
END;
```

کد شماره ۲۳ - Test Bench مربوط به بخش ALU\_SEQ



اکنون یک مورد از نتایج آزمایش تستبنچ را بررسی میکنیم. مطابق بخش ۲-۱ ، برای پرهیز از شلوغی، از ارائه تمام نتایج تستبنچ در گزارش خودداری میکنیم. خواهشمند است که نتایج باقی آزمایشها را که به صورت فایل تصویری در پوشه Task2TestBenchSCs قرار دادهایم، مشاهده فرمایید. ترتیب نامگذاری نتایج آزمایش تستبنچ در این پوشه، مطابق مقدار operation code و بازه زمانی آزمایش برای هر عملیات است.

تصمیم داریم نتایج آزمایش، به ازای بازه 300ns تا 400ns را بررسی کنیم؛ دلیل این انتخاب، رخ دادن نتایجی در این بازه است که شاید در نگاه اول خاص و غیرمنتظره به نظر برسد. به هر حال تلاش می کنیم تا موضوع را روشن کینم. نتیجه آزمایش، با توجه به مقدار ورودی ها و مقدار Operation Code ، به فرم زیر است:



شکل ۳- نتایج Test Bench

برای شروع، به حساسیت پرچمها به خروجی R و کلاک سیستم اشاره می کنیم. برای مثال در تصویر بالا، به لحظه 100ns دقت کنید؛ هر پرچم با توجه به آنکه توسط شرط لازم خود ارضا شده باشد، با رسیدن اولین لبه بالا رونده کلاک، مقداری را که باید اتخاذ می کند. این موضوع، با حساسیت فلیپ فلاپهای طراحی شده برای هر پرچم به لبه بالارونده کلاک سیستم، به سادگی قابل توجیه است.

نکته دوم پیرامون پرچمها، حساسیت آن به لحظه اتمام مقداری مشخص برای خروجی R است. اگر به محور زمان دقت کنیم، به محض تغییر خروجی R ، پرچمها در صورت لزوم تغییر می کند. این مورد، با سیگنال Enable



وارد شده به هر فلیپ فلاپ سازنده پرچمها ارتباط دارد. کافی است به یکسان بودن سیگنال Run ، به عنوان سیگنال Enable شیفت رجیسترهای X و به عنوان سیگنال Enable شیفت رجیسترهای X و Y ، که تأثیر مستقیم بر خروجی R می گذارد، همان سیگنال Run می باشد.

در ادامه به حساسیت خروجی R ، به کلاک سیستم میپردازیم. میبینیم که با تغییر ورودی، مقدار معتبر خروجی R ، پس از دو دوره کلاک حاصل میشود. این مسئله به سادگی و با توجه به فرم مدار قابل توجیه است. وقتی ورودی ا وارد سیستم شود، به اندازه یک دوره کلاک در شیفت رجیستر های نگهدارنده A یا B تأخیر دارد. در مرحله بعد و پس از انجام عملیات لازم بر این سیگنال توسط ALU ، سیگنال حاصل شده باز هم به اندازه یک دوره کلاک در شیفت رجیستر های نگهدارنده X یا Y تأخیر میخورد. به این ترتیب است که خروجی معتبر R ، پس از رسیدن دومین لبه بالارونده کلاک از زمان اعمال ورودی، حاصل میشود.

در ادامه تشریح نتایج، توجه شما را به مقدار نامعتبر R که اندکی پس از لحظه 300ns حاصل شده است، جلب می کنیم. همانطور که در پراگراف بالا توضیح دادیم، برای حاصل شدن خروجی معتبر، به اندازه دو دوره کلاک زمان نیاز داریم. اما در میان این بازه، یک بار شاهد لبه بالارونده کلاک هستیم. پس به سادگی توجیه می کنیم که: به ازای اولین لبه بالا رونده کلاک، ورودی ALU ، یعنی A یا B (با توجه به مقدار SEL\_IN) تغییر می کند. از طرفی اولین لبه بالا رونده کلاک، سبب ذخیرهسازی مقادیری است که در شیفت رجیستر های نگهدارنده X یا Y می باشد. پس در عین تغییر می کند؛ این مقدار نامعتبر، به اندازه یک دوره شیفت رجیسترها ، خروجی R که متأثر از مقدار X و Y است، تغییر می کند؛ این مقدار نامعتبر، به اندازه یک دوره کلاک در شیفت رجیستر مربوطه ذخیره می شود. در پایان اشاره می کنیم که قبل از رسیدن لبه بالارونده دوم در کلاک، ورودی I ، در شیفت رجیستر های نگهدارنده A یا B تثبیت شده است. پس با رسیدن این لحظه، عملیات کلاک، ورودی I ، در شیفت رجیستر آن را ارائه کند.

به عنوان نکته پایانی، گر چه که بدیهی است، اشاره می کنیم که نتیجه حاصل شده به ازای A And B برابر عمل منطقی A And B میباشد. اگر به تغییرات متغیر A SEL\_IN توجه کنیم، می دانیم که در بازه 300ns تا 300ns تا وارد شیفت رجیستر A شده است؛ و بعد از آن با تغییر 300ns مقدار A مقدار A وارد شیفت رجیستر A می می می می می می می می می از زمان A می شود. پس بعد از زمان A می شود. پس بعد از زمان گذار (مطابق توضیحات بالا، برابر دو دوره کلاک)، حاصل A ، برابر عمل منطقی A ، برابر عمل منطقی A ، برابر دو دوره A ، برابر دو دوره گلاک)، حاصل A ، برابر عمل منطقی A ، برابر عمل منطقی A ، برابر دو دوره گلاک)، حاصل A ، برابر عمل منطقی A ، برابر عمل منطقی A ، برابر دو دوره کلاک)، حاصل A ، برابر عمل منطقی A ، برابر عمل منطقی A ، برابر دو دوره کلاک)، حاصل A ، برابر عمل منطقی A ، برابر عمل منطقی A ، برابر عمل منطقی A ، برابر دو دوره کلاک)، حاصل A ، برابر عمل منطقی A ، برابر دو دوره کلاک)، حاصل A ، برابر عمل منطقی و نود منطقی و نود منطقی برابر عمل منطقی و نود منطقی و نود دوره کلاک ، برابر عمل منطقی و نود و



# 7 - 7 - 1 نکات جانبی پیرامون نتایج آزمایش

به عنوان نکات حاشیهای در این بخش، موارد زیر را مطرح می کنیم:

اول: در شمای کلی ارائه شده در صورت پروژه، ورودی en0 و en1 ارائه شده است که در جدول توضیحات مطرح نمی شود. این ورودی ها را برابر Load در نظر گرفته ایم. همچنین یک مالتی پلکسر در ورودی قرار دارد که پایه انتخاب آن، SEL\_IN میباشد. این مالتی پلکسر، ورودی ا را به یکی از ورودی های B در ALU منتقل می کند و در شمای اشاره شده نیامده است. در طراحی انجام شده توسط این گروه، دو نکته بالا در نظر گرفته شده است.

دوم: شمای کلی مدار ساخته شده، تحت عنوان فایل pdf به نام Schematic Task2 به فایلهای پروژه ضمیمه شده است.



# بخش امتيازی (Bonus Task)

# ۳ – ۱ – معرفی کد vhdl و تشریح سیر تکمیلی مدار

در این بخش از ما خواسته شده که ALU را ارتقا دهیم تا Shift و Rotation بهصورت چند بیتی انجام شود. در ادامه به توضیح هر کدام از ماژولهای بهروزرسانی شده میپردازیم.

#### Variable Rotation Left without Carry & with Carry -

در این Component با سیگنال Op بین دو عملگر یکی را انتخاب می کنیم؛ اگر Component با Rotation بدون احتساب Carry انجام شده و مقدار Cout برابر صفر می شود. در غیر این صورت Carry انجام می شود. در این عملگر دو ورودی  $\Lambda$  بیتی به نامهای Input2 و Input1 داریم که عمل Carry بر ورودی اعمال می شود و ورودی دوم تعداد دفعات اعمال عملیات را نشان می دهد. در Rotation بدون Carry بس از  $\Lambda$  بار بار ورودی اولیه و خروجی نهایی برابر می شود؛ پس به همین دلیل باقی ماندهٔ تقسیم ورودی دوم به  $\Lambda$  را پیدا کرده و در B می ریزیم. این مقدار برای Rotation با Rotate برابر  $\Lambda$  می شود؛ بنابراین باقی مانده ورودی دوم را به  $\Lambda$  محسابه کرده و در  $\Lambda$  می ریزیم.

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USE IEEE.NUMERIC STD.ALL;
ENTITY Rotation IS
    PORT (
        Input1, Input2 : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
        Cin : IN STD_LOGIC;
        Op : IN STD LOGIC;
        Output1 : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        Cout : OUT STD LOGIC);
END Rotation;
ARCHITECTURE Behavioral OF Rotation IS
    -- Input1 with Carry
    SIGNAL Input1 C : STD LOGIC VECTOR (8 DOWNTO 0);
    -- Output1 with Carry
    SIGNAL Output1_C : STD_LOGIC_VECTOR (8 DOWNTO 0);
```



```
Input1_C <= Cin & Input1;</pre>
  PROCESS (Input1, Input2, Op, Input1_C, Output1_C)
      -- NumofPosVRL : Number of Position of Variable Rotation Left
      VARIABLE NumofPosVRL : INTEGER;
      -- NumofPosVRL : Number of Position of Variable Rotation Left with Carry
      VARIABLE NumofPosVRLC : INTEGER;
  BEGIN
      -- Rotation is periodic with period 8.
      NumofPosVRL := CONV INTEGER(Input2) REM 8;
      NumofPosVRLC := CONV_INTEGER(Input2) REM 9;
      -- Variable Rotation Left: Op = '0'
      -- Determining Output1 and Cout for Each Operation
           IF NumofPosVRL = 0 THEN
               Output1 <= Input1;</pre>
           ELSE
               Output1 <= Input1(7 - NumofPosVRL DOWNTO 0) & Input1(7 DOWNTO 8
- NumofPosVRL);
           END IF;
           Cout <= '0';
           Output1_C <= (OTHERS => '0');
       ELSE
           IF NumofPosVRLC = 0 THEN
               Output1_C <= Input1_C;</pre>
```



کد شماره ۲۴- نحوه عملکرد Variable Rotation Left و تعیین خروجیها

### Variable Logical & Arithmetic Shift Right -

همانند بخش قبل، با توجه به مقدار OP، یکی از عملگرها را انتخاب می کنیم. اگر Op=0 باشد، به صورت Rrithmetic می فرد. در غیر این صورت این عملیات به صورت Logical Shift Right اجرا می شود. در این این بخش نیز دو ورودی Input1 و Input2 تعریف می شود تا عملیاتی بر آن اعمال شود. برای این کار، ورودی دوم را به صورت Input2 در سیگنال B می ریزیم؛ اگر مقدار B برابر  $\cdot$  باشد، ورودی بدون تغییر به خروجی فرستاده می شود و مقدار Cout، برابر  $\cdot$  می شود. همچنین اگر  $\cdot$   $\cdot$   $\cdot$   $\cdot$   $\cdot$   $\cdot$  اشد، ورودی به اندازه  $\cdot$   $\cdot$  واحد به سمت راست Shift می خورد و باقی بیتها از سمت راست یکی یکی حذف می شود تا به همان تعداد،  $\cdot$  جایگزین بیتهای سمت چپ ورودی شود. مقدار Cout در این مرحله، برابر آخرین بیت حذف شدهٔ ورودی است. اگر بیتهای سمت چپ ورودی می شود. در دیگر حلات تمام بیتهای ورودی و نیز Cout برابر صفر می شوند.

همانطور که اشاره شد، اگر Op=1 باشد، Shift به صورت Arithmetic به صورت که اشاره شد، اگر Op=1 باشد، Shift به صورت که اشاره شد، اگر و محال تولید شده برابر با حالت قبلی در آن است که به جای صفرهای تولید شده در سمت چپ ورودی، این بار بیتهای تولید شده برابر با بیت سمت چپ ورودی می باشد؛ همچنین در پایان، مقدار بدست آمده با بیت شماره B-1 اُم ورودی جمع می شود. تمام حالتهای مختلف B و تاثیر آن بر خروجی در این بخش نیز صادق است.



```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USE IEEE.NUMERIC STD.ALL;
ENTITY Shift_Right IS
    PORT (
        Input1, Input2 : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
        Op : IN STD LOGIC;
        Output1 : INOUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        Cout : OUT STD_LOGIC;
        N : OUT STD_LOGIC);
END Shift_Right;
ARCHITECTURE Behavioral OF Shift_Right IS
BEGIN
    -- Variable Arithmetic Shift Right with Rounding : Op = '1'
    -- Determining N for each Operation
    N <= Output1(7) WHEN Op = '1' ELSE
        '0';
    PROCESS (Input1, Input2, Op)
        -- NumofPos : Number of Position
        VARIABLE NumofPos : INTEGER;
        -- ZEROS : A Vector of Zeros
        VARIABLE ZEROS : STD_LOGIC_VECTOR(7 DOWNTO 0);
        VARIABLE S : STD_LOGIC_VECTOR(7 DOWNTO 0);
    BEGIN
        NumofPos := CONV_INTEGER(Input2);
        ZEROS := x''00'';
        S := (OTHERS => Input1(7));
```



```
-- Determining Output1 and Cout for Each Operation
             IF NumofPos = 0 THEN
                 Output1 <= Input1;</pre>
                 Cout <= '0';
             ELSIF NumofPos >= 1 AND 7 >= NumofPos THEN
                 Output1 <= ZEROS(NumofPos - 1 DOWNTO 0)
                             & Input1(7 DOWNTO NumofPos);
                 Cout <= Input1(NumofPos - 1);</pre>
             ELSIF NumofPos = 8 THEN
                 Output1 <= ZEROS;</pre>
                 Cout <= Input1(7);</pre>
             ELSE
                 Output1 <= ZEROS;</pre>
                 Cout <= '0';
             END IF;
        ELSE
             IF NumofPos = 0 THEN
                 Output1 <= Input1;</pre>
                 Cout <= '0';
             ELSIF NumofPos >= 1 AND 7 >= NumofPos THEN
                 Output1 <= (S(NumofPos - 1 DOWNTO 0)
                             & Input1(7 DOWNTO NumofPos)) + Input1(NumofPos - 1);
                 Cout <= Input1(NumofPos - 1);</pre>
             ELSIF NumofPos = 8 THEN
                 Output1 <= S + Input1(7);</pre>
                 Cout <= Input1(7);</pre>
             ELSE
                 Output1 <= S;
                 Cout <= '0';
             END IF;
        END IF;
    END PROCESS;
END Behavioral;
```

كد شماره ۲۵- نحوه عملكرد Variable Logical & Arithmetic Shift Right و تعيين خروجيها



#### Variable Logical Shift Left -

Shift عطابق دو بخش قبل، دو ورودی Input1 و Input2 تعریف می شود تا ورودی دوم نشان دهنده مقدار مطابق دو بخش قبل، دو ورودی بدون التعییر به الشد. این ورودی را به صورت Integer در سیگنال B می ریزیم. اگر مقدار B صفر شود، ورودی به اندازه B خروجی فرستاده می شود و مقدار Cout هم برابر صفر خواهد بود. حال اگر  $T \geq B \geq 1$  باشد، ورودی به اندازه B به سمت چپ می می حذف می شود و به همان تعداد، بیتهای به سمت چپ می می حذف می شود و به همان تعداد، بیتهای سمت راست ورودی صفر می شود. مقدار Cout در این مرحله، برابر آخرین بیت حذف شدهٔ ورودی است. اگر T = B = B اتخاذ شود، تمام بیتهای ورودی و نیز T = B = B برابر صفر است.

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD LOGIC UNSIGNED.ALL;
USE IEEE.NUMERIC_STD.ALL;
ENTITY Shift_Left IS
    PORT (
        Input1, Input2 : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
        Output1 : INOUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        Cout : OUT STD_LOGIC;
        N : OUT STD_LOGIC);
END Shift Left;
ARCHITECTURE Behavioral OF Shift_Left IS
    N <= Output1(7);</pre>
    PROCESS (Input1, Input2)
        -- NumofPos : Number of Position
        VARIABLE NumofPos : INTEGER;
        -- ZEROS : A Vector of Zeros
        VARIABLE ZEROS : STD LOGIC VECTOR(7 DOWNTO 0);
```



```
BEGIN
        NumofPos := CONV_INTEGER(Input2);
        ZEROS := x"00";
        IF NumofPos = 0 THEN
             Output1 <= Input1;</pre>
             Cout <= '0';
        ELSIF NumofPos >= 1 AND NumofPos <= 7 THEN</pre>
            Output1 <= Input1(7 - NumofPos DOWNTO 0) & ZEROS(NumofPos - 1 DOWNT
00);
             Cout <= Input1(8 - NumofPos);</pre>
        ELSIF NumofPos = 8 THEN
             Output1 <= x"00";</pre>
             Cout <= Input1(0);</pre>
        ELSE
             Output1 <= x"00";
             Cout <= '0';
        END IF;
    END PROCESS;
END Behavioral;
```

کد شماره ۲۶- نحوه عملکرد Variable Logical Shift Left و تعیین خروجیها



## vhdl و اعتبارسنجی کد test bench و اعتبارسنجی کد $\tau - \tau$

فرم کلی نحوه تعریف تست بنچ و بهرهبرداری از آن، مفصلا در بخش ۲-۱ تشریح شد. اکنون توجه شما را به بخشی از کد تستبنچ در نظر گرفته شده برای بخش امتیازی پروژه یا "Bonus Task" جلب می کنیم: (همانطور که در بخش ۲-۱ نیز اشاره کردیم، برای پرهیز از شلوغی، از ارائه کامل کد در گزارش خودداری کردهایم. خواهشمند است که برای مشاهده کامل کد، به فایل tb\_ALU.vhd مربوط به این بخش مراجعه فرمایید.)

```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
USE IEEE.NUMERIC_STD.ALL;
ENTITY tb_ALU IS
END tb_ALU;
ARCHITECTURE behavior OF tb ALU IS
    COMPONENT ALU
        PORT (
            A : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
            B : IN STD_LOGIC_VECTOR(7 DOWNTO 0);
            Cin : IN STD LOGIC;
            OPCODE : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
            X : INOUT STD_LOGIC_VECTOR(7 DOWNTO 0);
            Y : INOUT STD LOGIC VECTOR(7 DOWNTO 0);
            Z : INOUT STD_LOGIC;
            Cout : INOUT STD_LOGIC;
            V : INOUT STD_LOGIC;
            F active : OUT STD_LOGIC;
            X_bin_pal : OUT STD_LOGIC;
            X_prime : OUT STD_LOGIC;
            N : OUT STD_LOGIC
        );
    END COMPONENT;
```



```
SIGNAL A : STD_LOGIC_VECTOR(7 DOWNTO 0) := (OTHERS => '0');
    SIGNAL B : STD_LOGIC_VECTOR(7 DOWNTO 0) := (OTHERS => '0');
    SIGNAL Cin : STD LOGIC := '0';
    SIGNAL OPCODE : STD_LOGIC_VECTOR(3 DOWNTO 0) := (OTHERS => '0');
    SIGNAL Z : STD LOGIC;
    SIGNAL Cout : STD_LOGIC;
    SIGNAL V : STD_LOGIC;
    SIGNAL X : STD_LOGIC_VECTOR(7 DOWNTO 0);
    SIGNAL Y : STD_LOGIC_VECTOR(7 DOWNTO 0);
    SIGNAL F_active : STD_LOGIC;
    SIGNAL X_bin_pal : STD_LOGIC;
    SIGNAL X_prime : STD_LOGIC;
    SIGNAL N : STD_LOGIC;
BEGIN
    UUT : ALU PORT MAP(
        A \Rightarrow A
        B \Rightarrow B
        Cin => Cin,
        OPCODE => OPCODE,
        X \Rightarrow X
        Z \Rightarrow Z
        Cout => Cout,
        V \Rightarrow V,
        F_active => F_active,
        X_bin_pal => X_bin_pal,
        X_prime => X_prime,
        N \Rightarrow N
    stim_proc : PROCESS
    BEGIN
        A <= x"ac";
```



```
----- Variable Rotation Left
OPCODE <= x"a";
Cin <= '0';
B <= x"00";
WAIT FOR 100 ns;
B <= x"01";
WAIT FOR 100 ns;
B <= x"02";
WAIT FOR 100 ns;
B <= x"03";
WAIT FOR 100 ns;
B <= x"04";
WAIT FOR 100 ns;
B <= x"05";
WAIT FOR 100 ns;
B <= x"06";
WAIT FOR 100 ns;
B <= x"07";
WAIT FOR 100 ns;
B <= x"08";
WAIT FOR 100 ns;
B <= x"09";
WAIT FOR 100 ns;
OPCODE <= x"d";
A \leftarrow x"ff";
B <= x"01";
WAIT FOR 100 ns;
B <= x"02";
WAIT FOR 100 ns;
A <= x"fe";
B <= x"01";
WAIT FOR 100 ns;
```



```
B <= x"02";
WAIT FOR 100 ns;

B <= x"03";
WAIT FOR 100 ns;

WAIT;
END PROCESS;</pre>
END;
```

کد شماره ۲۲ - Test Bench-Variable Arithmetic Shift Right

اکنون یک مورد از نتایج آزمایش تستبنچ را بررسی میکنیم. مطابق بخش ۱-۲ و ۲-۲ ، برای پرهیز از شلوغی، از ارائه تمام نتایج تستبنچ در گزارش خودداری میکنیم. خواهشمند است که نتایج باقی آزمایشها را که به صورت فایل تصویری در پوشه BonusTaskTestBenchSCs قرار دادهایم، مشاهده فرمایید. ترتیب نامگذاری نتایج آزمایش تستبنچ در این پوشه، مطابق مقدار operation code و بازه زمانی آزمایش برای هر عملیات است.

تصمیم داریم نتایج آزمایش، به ازای عملگر Variable Arithmetic Shift Right with Rounding را بررسی کنیم؛ دلیل این انتخاب، فرم خاص و پیچیدگی بیشتر این عملگر نسبت به سایر عملگرها است. به هر حال Operation Code، تلاش می کنیم تا موضوع را روشن کینم. نتیجه آزمایش، با توجه به مقدار ورودیها و مقدار کینم. به فرم زیر است:



شکل ۴-نتایج Test Bench-Arithmetic Shift Right

به عنوان مثال، خروجی را به ازای 
$$B = 5$$
، تحلیل می کنیم:

 $A=(1010\ 1100)_2 o Arithmetic Shift to right by <math>5:A_{new}=(1111\ 1101)_2$  از طرفی:

$$Cout = A(B-1) = A(4) = 0 \rightarrow R = A_{new} + 0 = A_{new} = (1111\ 1101)_2$$

 $A=(1010\ 1100)_2 o Arithmetic Shift to right by <math>3:A_{new}=(1111\ 0101)_2$  از طرفی:

$$Cout = A(B-1) = A(2) = 1 \rightarrow R = A_{new} + 1 = (1111\ 0110)_2$$



# T - T - T نکات جانبی پیرامون نتایج آزمایش

به عنوان نکات حاشیهای در این بخش، موارد زیر را مطرح می کنیم:

اول: اگر به شکل موج Cout در عملگر Arithmetic Shift Right دقت کنید؛ متوجه خواهید شد که اگر شکل موج را به فرم اعداد باینری بنویسیم، برابر Reverse عدد ورودی است. دلیل این امر آن است که هر بار با اعمال شیفت، عدد حذف شده، وارد Cout می شود؛ پس Reverse عدد ورودی حاصل می شود.

دوم: برای پرهیز از پیچیدگی نتایج آزمایش تستبنچ، به جای تغییر ورودی A ، تصمیم گرفتیم که مقدار B را تغییر دهیم تا به نوعی رسالت اصلی مدار را به نمایش گذاشته باشیم.

سوم: شمای کلی مدار ساخته شده، تحت عنوان فایل pdf به نام Schematic Bonus Task به فایلهای پروژه ضمیمه شده است.



## جمع بندی و نتیجه گیری

در این گزارش تلاش کردهایم تا نحوه طراحی یک واحد محاسبه گر منطقی یا "ALU" را تشریح کنیم. در هر بخش، فرم صحیح نوشتار کد vhdl را ارائه کردیم و همچنین نتایج آزمایش تست بنچ برای هر عملگر را شرح دادهایم.

آن چه که حائز اهمیت است، طراحی ALU با کمک طراحی Component است. در واقع با توجه به عملگرهای متنوع موجود در این واحد، به این نتیجه رسیدیم که بهترین راه برای طراحی این قطعه، تبدیل مسئله به زیرمسئلههایی ساده تر و کوچک تر است. این نحوه تفکر، رایج ترین خط فکری میان مهندسانی است که سعی دارند راه حلی برای مشکلات بیابند یا دست به ابداع بزنند. تفکری که در کلاس درس بارها به آن اشاره شد و یادآور نقل قولی آشناست: «بچهها! ماژولار فکر کنید!»

لازم به ذکر است که برای طراحی پروژه از نرمافزارهای زیر کمک گرفتهایم:

- ISE Design Suite V14.7 -
- Xilinx Vivado Design Suite HLx Edition -

«يايان»