۴. یک واحد حافظه با ظرفیت ۱۶ بایت و پهنای ۴ بایت با استفاده از ماژولهای Decoder و D-Flip Flop در Verilog
 پیاده سازی کنید. هر یک از بخشهای زیر باید به صورت جداگانه پیاده سازی شوند.

I. ماژول Decoder

قطعه کد زیر را که برای ماژول Decoder است را تکمیل کنید. (به ظرفیت و تعداد آدرسهای واحد حافظه توجه داشته باشید)

```
module Decoder(input wire [x:x] address, output wire [x:x] select_line);

// Implementation of the decoder

// ...
endmodule
```

II. ماژول DFF

قطعه کد زیر را که برای ماژول DFF است را تکمیل کنید.

```
module DFF(input wire D, input wire clk, output reg Q);

// Implementation of the D Flip-Flop
// ...
endmodule
```

III. ماژول حافظه

قطعه کد زیر را که برای ماژول MemoryUnit است را تکمیل کنید. (به ظرفیت و تعداد آدرسهای واحد حافظه توجه کنید. در این ماژول باید از ماژولهای DFF و Decoder استفاده کنید)

IV. مثال اجرایی

یک مثال از استفاده از ماژول حافظه بنویسید و یک تست کیس نیز برای آن درنظر بگیرید.