



山东大学

信息科学与工程学院

2024 – 2025 学年第二学期

实 验 报 告

课程名称: 微处理器原理与应用

实验名称: 实验 2.1 存储器连接

专 业 班 级 通信工程 三班

学 生 学 号

学 生 姓 名

实 验 时 间 2025 年 2 月 28 日

第三题

设 CPU 共有 16 根地址线，8 根数据线，并用 $\overline{MREQ}$ （低电平有效）作访存控制信号

$\overline{WR}$ 作读写命令信号（高电平为读，低电平为写）。现有下列存储芯片：


ROM（2K×8 位，4K×4 位，8K×8 位），

RAM（1K×4 位，2K×8 位，4K×8 位）

及 74138 译码器和其他门电路（门电路自定）。

试从上述规格中选用合适芯片，画出 CPU 和存储芯片的连接图。要求：

- （1）最小 4K 地址为系统程序区，4096~16383 地址范围为用户程序区；
- （2）指出选用的存储芯片类型及数量；
- （3）详细画出片选逻辑。




题目解析

题目要求：设计 CPU 与存储芯片的连接，满足以下条件：

1. 地址范围：系统程序区为最低地址（0x0000~0x0FFF，4KB），用户程序区为 4096~16458（0x1000~0x404A，约 12KB）。
2. 存储类型：系统区使用 ROM，用户区使用 RAM。
3. 数据宽度：CPU 数据线为 8 位，需组合芯片以满足要求。

因此，我们便可以选芯片了：


同时老师要求我们选用 2K × 8 位 ROM（11 位地址线）与 4K × 8 位 RAM（12 位地址线），可以确定对于 ROM 地址线只有 11 条，则我们需要使用 A11 这条地址线与适当的门电路来实现 12 位地址以实现字扩展（ $A_{11} \cdot Y_0$ 与 $A_{11} \cdot \overline{Y_0}$ ）来片选 2 个 ROM，剩下的便是利用 3-8 译码器对于 ROM 与 RAM 进行片选实现对于 ROM 与 RAM 的字扩展，我们注意到 A14, A13, A12 可以作为输入来片选 ROM 与 RAM，即可以作为 3-8 译码器的输入端，同时，A15 一直为低电平，可以作为 3-8 译码器的 G2 控制端，MREQ 同时也可以作为 G2 控制端，最后接上 WR 端来读写。（A11 同时也是 RAM 的地址线，不要忘记连接）



选择 2K×8位 ROM 2片, 4K×8位芯片 3片

连接电路如下:

选择 2K×8位 ROM 2片, 4K×8位芯片 3片



实验心得：在本次 CPU 与存储芯片连接的实验中，我深入理解了计算机存储系统构建的底层原理，收获颇丰。但实验过程并非一帆风顺，遇到了诸多挑战。在最初连接电路时，由于对各芯片引脚功能和地址线连接逻辑的理解不够深入，如忘记连接 RAM 的地址线 A11，可能会导致系统无法正常工作。经过仔细检查电路连接，逐步明确了每个信号的流向和作用，最终成功解决问题。这一过程极大地锻炼了我的问题排查和解决能力。