

计算机组成原理 Lab2 CPU功能部件设计

计算机实验教学中心 2025/3/24

实验目标

- Verilog语法复习
- 掌握寄存器堆 (Register File) 的设计方法
- 掌握算术逻辑单元 (ALU) 的设计方法及简单应用
- 掌握存储器IP核例化及初始化方法

1. Verilog语法复习

□ Verilog描述注意事项

✓ 组合电路

- 使用assign 或者 always @* 描述, " = " 赋值;
- 必须配对使用if...else, case语句赋值完全, 避免出现锁存器;
- 避免出现反馈! 例如, y = y + x;
- 无需复位,即组合电路中,变量无复位信号.

✓ 时序电路

- 使用always @(posedge clk, posedge rst) 描述, "<=" 赋值;
- 边沿敏感变量表中避免出现除时钟和复位外的其他信号;
- 时钟信号避免出现在语句块内.

✓ 多驱动问题

- 模块中所有的assign和always块都是并行执行的;
- 不要在多个并行执行体中对同一变量赋值.

1. Verilog语法复习

口 变量类型问题

- ✓ 使用always语句描述的变量,务必声明为reg类型(声明为reg类型的变量,综合后不一定生成寄存器);
- ✓ 使用assign语句赋值的变量,应声明为wire类型。

示例:

```
wire [7:0] a,b,y;
reg [7:0] r1, r2;

assign y = a;
always @(*)  // (en, a, b)
  if (en) r1 = a;
  else r1= b;
```

```
always @(posedge clk)
if (en) r2 <= a;
```

组合电路:

- 1. 敏感变量不要遗漏,建议用*
- 2. 所有条件分支均有赋值
- 3. 不能含有反馈,如r1=r1+1
- 4. "=" 赋值

时序电路:

- 1.边沿敏感变量避免出现除时钟和复位外的其他信号
- 2.条件分支可以不完备
- 3.可以含有反馈, r1<=r1+1;
- 4. "<=" 赋值

1. Verilog语法复习

口 参数化模块:模块间传递参数

√ 模块格式定义如下:

```
module module_name


#(parameter parameter_list)
(端口声明);
变量声明;
逻辑功能描述;
endmodule
```

1. Verilog语法复习

口 参数化模块:模块间传递参数

✓ 示例1: MUX2

```
module mux2
                    //模块名: mux2
                    //参数声明:数据最高有效位
 \#(parameter MSB = 31,
 LSB = 0
                    //数据最低有效位
 (output [MSB : LSB] y,
                    //端口声明:输出数据
 input [MSB : LSB] a, b,
                    //两路输入数据
                    //数据选择控制
 input s
 );
assign y = s?b:a;
                    //逻辑功能描述
endmodule
```




1. Verilog语法复习

口 参数化模块:模块间传递参数

✓ 示例2:寄存器

```
module register
#(parameter WIDTH = 32, RST_VALUE = 0)
(input clk, rst, en,
input [WIDTH-1 : 0] d,
output reg [WIDTH-1 : 0] q);
always @(posedge clk, posedge rst)
if (rst) q <= RST_VALUE;
else if (en)
    q <= d;
endmodule</pre>
```



- d, q: 输入、输出数据
- clk, rst, en: 时钟、复位、使能

寄存器功能表

rst	clk	en	q	功能
1	X	X	0	复位
0	↑	1	d	置数
0	↑	0	q	保持

1. Verilog语法复习

- 口 带有参数的模块实例化
- √ 模块实例化语句格式:

module_name #(parameter_map) instance_name (port_map);

- ✓ 端口映射方式:基于位置或者基于名字,不可混合使用
 - 位置映射: 按模块中端口定义的顺序传递


例如: 模块定义为 module M(A, B, C);

M M1(Y, Z, X); //顺序很重要

- 名字映射: .PortName (value)

M M1(.A(Y), .B(Z), .C(X));

✓ 参数的映射方式类似



1. Verilog语法复习

口 带有参数的模块实例化

a

b

 \mathbf{C}

d

4 1

MUX

3

✓ 示例: MUX4 1

module mux4_1

(output [7:0] y,

input [7:0] a, b, c, d,

input [1:0] S);

wire [7:0] k, t;

//位置映射

 $\max 2 \# (7, 0) \mod (k, a, b, S[0]);$

mux2 #(7) M1 (t, c, d, S[0]);

//名字映射

 $\max 2 \#(.MSB(7)) M2 (.s(S[1]), .a(k), .b(t), .y(y));$


endmodule


module mux2 #(parameter MSB=32,LSB=0)

(output [MSB : LSB] y,

input [MSB: LSB] a, b,

input s);





1. Verilog语法复习

口 仿真文件编写

```
实战方式复习语法:
    `timescale 1ns/1ps
例:时钟生成
    reg clk;
    // 时钟周期和个数
    parameter CYCLE = 10, Number = 20;
    //clk_gen method1:
    initial begin
    clk = 0;
    repeat (2* Number) //该repeat语句也可生成其他信号
     \# \text{ CYCLE/2 } \text{ clk} = \sim \text{ clk} : \text{ end}
    //clk_gen method2:
    initial begin
     clk = 0;
     forever \#CYCLE/2 clk = \sim clk; end
```


oj.ustc.edu.cn

initial和#仅用于仿真,不会产生实际硬件电路

2.CPU功能部件

ロ 处理数据的组合单元:与或门,ALU,复用器;

口 存储状态的单元:程序计数器、寄存器堆、指令存储器和数据存储器。



2.1寄存器堆

□ 寄存器堆介绍

✓ 处理器的32个通用寄存器位于一个叫做寄存器堆 (register file) 的结构中。

✓ 1个写端口

- WA: 写地址


- WD: 写入数据

- WE: 写使能

✓ 2个读端口

- RA0、RA1: 读地址

- RD0、RD1: 读出数据



三端口的2m×n位寄存器堆外形图

注意:

1.0号寄存器恒为0,读操作返回0,写操作忽略;


2.寄存器堆没有复位信号;

3.读操作:纯组合逻辑;

4.写操作: 时序逻辑。

2.1寄存器堆

口 寄存器堆结构




2.2 算术逻辑单元 (ALU)

□ ALU端口定义


```
module ALU #(parameter WIDTH = 32) //数据宽度

(
input [WIDTH-1:0] alu_src0, alu_src1, //两操作数(减运算,alu_src0是被减数)
input [3:0]alu_op, //操作功能(加、减、与、或、异或等)
output [WIDTH-1:0] alu_res, //运算结果(和、差 ...)
);
```



2.2 算术逻辑单元 (ALU)

□ ALU模块功能



ALU模块功能表

Instruction	alu_op	alu_res
ADD	0000	a + b
SUB	1000	a – b
SLL	0001	a << b
SLT	0010	$a <_{s} b$
SLTU	0011	$a <_{u} b$
XOR	0100	a ^ b
SRL	0101	$a \gg_{\mathrm{u}} b$
SRA	1101	$a \gg_s b$
OR	0110	a b
AND	0111	a & b

2.3 存储器IP核

口 存储器IP核介绍

- ✓ 两种IP类型:分布式 (Distributed)、块式 (Block) 存储器
- ✓ 定制化方式: ROM/RAM、单端口RAM /简单双端口RAM /双端口RAM
- ✓ 分布式存储器端口(单端口RAM)
 - 同步写端口:a (地址),d (数据),we (写使能),clk
 - 异步读端口:a (地址), spo (数据)
- √ 块式存储器端口 (单端口RAM)
 - 同步写端口: addr (地址), din (数据), we (写使能), clk
 - 同步读端口: addr (地址), dout (数据), clk
 - 使能端口: en (读、写使能)

2.3 存储器IP核

口 IP核生成方式

Flow Navigator >> Project Manager >> IP Catalog

✓ 途径1:


- Memories & Storage Elements >> RAMs & ROMs >> Distributed Memory Generator (分布式存储器)
- Memories & Storage Elements >> RAMs & ROMs& BRAMs >> Block Memory Generator (块 式存储器)

✓ 途径2:

- Basic Elements >> Memory Elements >> Distributed Memory Generator(分布式存储器)
- Basic Elements >> Memory Elements >> Block Memory Generator(块式存储器)


2.3 存储器IP核

ロ IP核生成方式




2.3 存储器IP核

口 分布式存储器IP核参数设置及初始化




2.3 存储器IP核

口 分布式存储器IP核参数设置及初始化



2.3 存储器IP核

ロ IP核综合方式




✓ Global模式:

- 全局综合: 每次工程综合时, IP核源码都会被综合;
- 不会产生.dcp文件;
- 综合的时间长。
- ✓ OOC模式:
- 对IP进行单独综合,生成.dcp文件;
- 工程用到IP时,只需从.dcp文件中解析出对应IP的网表文件,而不再对IP核的源文件重新综合;
- 可以加快综合的速度;
- 生成IP核后,如果还需要对IP的参数或初始值进行修改,则需要先对IP核进行复位,然后重新选择OOC模式生成IP核。

2.3 存储器IP核

口 IP核综合方式



2.3 存储器IP核


口 实例化IP核

```
Project Manager – display >> Sources >> IP Sources
```

– IP >> dist_mem_gen_0 >>Instantiation Template >> dist_mem_gen_0.veo

2.3 存储器IP核

口 实例化IP核



3. FPGAOL实验平台使用


□ 登录平台网站: fpgaol.ustc.edu.cn,使用统一身份认证登录,或者直接以游客身份登录

Login to FPGAOL

体验FPGAOL新界面!
科大统一身份认证登录
其他学校认证登录
游客访问 / Visitor Login

3. FPGAOL实验平台使用

- 口 设备获取:点击 "acquire" 按钮获取一个FPGA结点
 - ✓ 成功后在下方link栏将显示链接,通过链接进入设备操作界面
- ✓ 默认使用时长20分钟(自动释放结点,点击 "release" 按钮手动释放)




FPGAOL v2.1 使用说明 (WIP)

3. FPGAOL实验平台使用

口 烧写FPGA

- ✓ 点击 "Select file" 按钮
- ✓ 选择需要烧写的bit文件
- ✓ 点击 "Program! "



实验内容

1. 32位寄存器堆设计及仿真

- 口 正确实现寄存器堆的逻辑设计;
- 口 完成寄存器堆电路的功能仿真。

2.32位算术逻辑单元 (ALU) 设计及仿真

- 口 正确实现ALU的逻辑设计;
- 口 完成ALU的功能仿真。

3.算术逻辑单元 (ALU) 应用-计算器设计

- 口 正确实现计算器电路的逻辑设计;
- 口 完成计算器电路下载测试。

4.存储器IP核例化及初始化

口 完成存储器 (块式或分布式) IP核例化及初始内容加载。

The End