# 中国科学院大学计算机组成原理实验课 实 验 报 告


学号: \_2020K8009970001 姓名: \_金扬\_ 专业: \_计算机科学与技术\_

实验序号: 4 实验名称: 定制 RISC-V 功能型处理器设计

- 注 1: 撰写此 Word 格式实验报告后以 PDF 格式保存在~/COD-Lab/reports 目录下。文件命名规则: prjN.pdf, 其中"prj"和后缀名"pdf"为小写,"N"为 1 至 4 的阿拉伯数字。例如: prj1.pdf。PDF 文件大小应控制在 5MB 以内。此外,实验项目 5 包含多个选做内容,每个选做实验应提交各自的实验报告文件,文件命名规则: prj5-projectname.pdf, 其中"-"为英文标点符号的短横线。文件命名举例: prj5-dma.pdf。具体要求详见实验项目 5 讲义。
- 注 2:使用 git add 及 git commit 命令将实验报告 PDF 文件添加到本地仓库 master 分支, 并通过 git push 推送到 GitLab 远程仓库 master 分支 (具体命令详见实验报告)。
- 注 3: 实验报告模板下列条目仅供参考,可包含但不限定如下内容。实验报告中无需重复描述讲义中的实验流程。

- 一、 逻辑电路结构与仿真波形的截图及说明(比如关键 RTL 代码段{包含注释} 及其对应的逻辑电路结构图、相应信号的仿真波形和信号变化的说明等)
- 1. 基于 RSICV32 的多周期状态机

状态转移图如课程课件所示:



共有九个状态,采用独热码对这九个状态逐个进行编码:

```
localparam INIT =9'b000000001;
localparam IF
               =9'b000000010;
localparam IW
              =9'b000000100;
localparam ID =9'b000001000;
localparam EX
              =9'b000010000;
localparam ST
              =9'b000100000;
localparam LD
               =9'b001000000;
localparam RDW =9'b010000000;
localparam WB
               =9'b100000000;
localparam isINIT
                   =0;
localparam isIF
                   =1;
localparam isIW
                   =2;
```

```
localparam isID =3;
localparam isEX =4;
localparam isST =5;
localparam isLD =6;
localparam isRDW =7;
localparam isWB =8;
```

采用"三段式"状态机描述方法:

a. "第一段"用 always 时序逻辑,描述状态寄存器的同步状态跳转。

```
always @ (posedge clk) begin
   if (rst) begin
      current_state <= INIT;
   end else begin
      current_state <= next_state;
   end
end</pre>
```

b. "第二段"用 always 组合逻辑,根据状态机当前状态和输入信号,描述下一状态的计算逻辑。

```
always ∂(*) begin
    case (current state)
        INIT: next_state <= IF;</pre>
        IF: begin
            if (Inst_Req_Ready) begin
                next_state <= IW;</pre>
            end else begin
                next state <= IF;</pre>
            end
        end
        IW: begin
            if (Inst_Valid) begin
                next_state <= ID;</pre>
            end else begin
                next_state <= IW;</pre>
            end
        end
        ID: next_state <= EX;</pre>
        EX: begin
            if (R_Type | I_Type & ~LOAD | U_Type | J_Type) begin
                next_state <= WB;</pre>
            end else if (LOAD) begin
                next state <= LD;</pre>
```

```
end else if (S_Type) begin
                 next_state <= ST;</pre>
            end else if (B_Type) begin
                next_state <= IF;</pre>
            end else begin
                next_state <= INIT;</pre>
            end
        end
        ST: begin
            if (Mem_Req_Ready) begin
                next_state <= IF;</pre>
            end else begin
                next_state <= ST;</pre>
            end
        end
        LD: begin
            if (Mem_Req_Ready) begin
                next state <= RDW;</pre>
            end else begin
                 next_state <= LD;</pre>
            end
        end
        RDW: begin
            if (Read_data_Valid) begin
                next_state <= WB;</pre>
            end else begin
                 next_state <= RDW;</pre>
            end
        end
        WB: next_state <= IF;</pre>
        default: next_state <= INIT;</pre>
    endcase
end
```

c. "第三段"用 always 时序逻辑或 assign 组合逻辑,根据状态机当前状态,描述不同控制线路及一些寄存器的同步变化。

# 2. 基于真实内存的多周期访存逻辑(与 prj3 相同)

```
assign Inst_Req_Valid = current_state[isIF];
  assign Inst_Ready = current_state[isIW] ||
current_state[isINIT];
  assign MemWrite = current_state[isST];
  assign MemRead = current_state[isLD];
  assign Read_data_Ready = current_state[isRDW] ||
current_state[isINIT];
```

如代码所示,在 IF 状态拉高 Inst\_Req\_Valid,在接收到 Inst\_Req\_Ready 有效时进入 IW 状态等待指令。在 IW 状态拉高 Inst\_Ready,在接收到 Inst\_Valid 有效时进入 ID 状态。对于 Store 指令,在 ST 状态拉高 MemWrite,在接收到 Mem\_Req\_Valid 有效时返回 IF 状态。对于 Load 指令,在 LD 状态 拉高 MemRead,在接收到 Mem\_Req\_Valid 有效时进入 RDW 等待读数,当 Read\_data\_Ready 有效时返回 IF 状态。

### 3. PC 寄存器、IR 寄存器的更新

```
assign Branch_or_not = (Zero ^ funct3[2] ^ funct3[0]) & Branch;
always @(posedge clk) begin
   if (rst) begin
       PC reg <= 32'd0;
   end /*else if (current_state[isIW] && Inst_Valid) begin
       PC reg <= PC reg + 4;
   end */else if (current_state[isEX]) begin
       if (JAL) begin
           PC_reg <= PC_reg + imm;</pre>
       end else if (JALR) begin
           PC reg <= (RF rdata1 + imm) & {~31'b0, 1'b0};
       end else if (Branch_or_not) begin
           PC_reg <= PC_reg + imm;</pre>
       end else begin
           PC reg <= PC reg + 4;
       end
   end
end
assign PC = PC_reg;
always @(posedge clk) begin
   if (current_state[isID]) begin
       PC_normal <= PC_reg;</pre>
   end
end
//IR
always @(posedge clk) begin
   if (current_state[isIW] && Inst_Valid) begin
       IR <= Instruction;</pre>
   end
end
```

大部分逻辑与基于 MIPS 指令集的实现类似,因此不再赘述。

需要注意的是,由于我实现的 RISC-V 处理器没有 MIPS 中分支延迟槽的设计,NOP 指令也有 EX 状态,因此选择在 EX 状态更新所有指令的 PC 值

# 4. 指令解码

```
assign {funct7, rs2, rs1, funct3, rd, opcode} = IR;
assign imm = {
   { //31:12
       U_Type | J_Type ?
       { //31:12
           { //31:20
              U_Type ? {IR[31],IR[30:20]} : {(12){IR[31]}}
           },
           IR[19:12] //19:12
       } : {(20){IR[31]}}
   },
   { //11:0
       U_Type ? 12'b0 :
       { //11:0
          { //11
              B_Type ? IR[7] : J_Type ? IR[20] : IR[31]
           },
          IR[30:25], //10:5
           { //4:1
              I_Type | J_Type ? IR[24:21] : IR[11:8]
           },
           { //0
              I_Type ? IR[20] : S_Type ? IR[7] : 1'b0
       }
   }
```

依据字段将指令分割,并根据指令类型生成相应的立即数。

### 5. 控制信号生成

```
assign OP_IMM = opcode[6:0] == 7'b0010011;
   assign LUI = opcode[6:0] == 7'b0110111;
   assign AUIPC = opcode[6:0] == 7'b0010111;
   assign OP = opcode[6:0] == 7'b0110011;
                 = opcode[6:0] == 7'b1101111;
   assign JAL
                 = opcode[6:0] == 7'b1100111;
   assign JALR
   assign BRANCH = opcode[6:0] == 7'b1100011;
   assign LOAD = opcode[6:0] == 7'b0000011;
   assign STORE = opcode[6:0] == 7'b0100011;
   assign R Type = OP;
   assign I Type = OP IMM | JALR | LOAD;
   assign S_Type = STORE;
   assign B_Type = BRANCH;
   assign U_Type = LUI | AUIPC;
   assign J Type = JAL;
   assign Branch = B_Type;
   assign MemtoReg = LOAD;
   assign ALUEn = (OP & ~funct7[0] | OP_IMM) & (funct3[1] |
~funct3[0]) | JALR | LOAD | S Type | B Type;
   assign ShiftEn = (OP & ~funct7[0] | OP_IMM) & (~funct3[1] &
funct3[0]);
   assign MULEn = OP & funct7[0];
   assign ALUSrc = I_Type | S_Type;
   assign ShiftSrc = I_Type | S_Type;
   assign RF_wen = current_state[isWB] & (J_Type | I_Type | R_Type
U_Type);
```

先根据 opcode 识别当前指令,进而获得当前指令类型; 再结合 funct3,

funct7以及当前状态信息, 生成控制信号。

# 6. ALUop 的生成

根据当前指令类型,将 ALUop 分为三类:

- a. OP\_IMM 或 OP, 此时对 ALUop 根据 funct3, funct7, opcode 信息进行 逐位编码。
- b. STORE 或 LOAD 或 JALR, 此时需要对寄存器数和立即数做加法得到最终的地址, 因此直接输入 010 (add)。
- c. BRANCH,此时需要判断两个寄存器数的相对大小,并根据结果选择分支, 因此需要根据指令要求做减法、比较运算。

# 7. 访存与写回


访存、写回与基于 MIPS 的实现类似, 因此不再赘述。

二、 实验过程中遇到的问题、对问题的思考过程及解决方法(比如 RTL 代码中出现的逻辑 bug,逻辑仿真和 FPGA 调试过程中的难点等)

问题描述: Bhv Sim 通过但 Fpga Run 未通过。

在 FPGA 上运行时, microbench 组的 Brainf\*\*k 编译器 Failed

原因分析:在运行仿真加速后,显示第28360559周期中断。



第10页 / 共13页

在对比金标准后,确定出错发生在第 28360556 周期。根据汇编文件可知当时运行的为 LH 指令。经过仔细观察波形图后,确定出错信号为 ALUEn 与 ShiftEn 信号。

这两个互斥的信号用于从 ALU 的计算结果和移位器的计算结果中选择最终计算结果。在出错的电路设计文件中,ALUEn 与 ShiftEn 由 LOAD 指令所属的 I\_Type 类型生成,而非直接由 LOAD 指令生成;funct3 被用来判断 I\_Type 类型的指令经由 ALU 还是移位器。因此,当 LOAD 指令对应的 funct3 字段满足 ShiftEn 的条件时,将错误选择移位器的计算结果,而非 ALU 的计算结果。

这个错误仅在Fpga Run中出现,猜测是因为Bhv Sim 中未对所有的LOAD 类型指令进行仿真。该问题仅会在funct3[1]==1'b0且funct3[0]==1'b1时 触发,因此只有LH指令出错,具有一定隐蔽性。

```
assign R_Type = OP;
assign I_Type = OP_IMM | JALR | LOAD;
assign S_Type = STORE;
assign B_Type = BRANCH;
assign U_Type = LUI AUIPC;
assign J_Type = JAL;
assign Branch = B_Type;
assign MemtoReg = LOAD;
                           I Type) δ (funct3[1] | ~funct3[0]) | S_Type | B_Type;
assign ALUEn
               = (R Type
assign ShiftEn = (R_Type | I_Type) & (~funct3[1] & funct3[0]);
               = I_Type | S_Type;
assign ALUSrc
assign ShiftSrc = I_Type | S_Type;
                = current_state[isWB] & (J_Type | I_Type | R_Type | U_Type);
assign RF wen
```

### 解决方法:

如下图所示,将 I\_Type 拆分,根据 I\_Type 类型中的具体指令内容选择计算结果。

```
assign R_Type = OP; make anoded in repair specifies and in the instruction of the data and a first specifies and in the instruction of the data and a first specifies and in the instruction of the data and a first specifies assign B_Type = BRANCH; assign U_Type = LUI | AUIPC; assign B_Type = JAL; assign B_Type = JAL; assign MemtoReg = LOAD; assign MemtoReg = LOAD; assign ALUEn = (OP | OP_IMM) & (~funct3[1] ~funct3[0]) JALR | LOAD | S_Type | B_Type; assign ALUSrc = I_Type | S_Type; assign ShiftSrc = I_Type | S_Type; assign ShiftSrc = I_Type | S_Type; assign RF_wen = current_state[iswB] & (J_Type | I_Type | R_Type | U_Type);
```


三、 对讲义中思考题(如有)的理解和回答

# RISC-V/MIPS 指令集性能分析对比

1. RISC-V 指令集较 MIPS 指令集更规整

例如 RISC-V 指令中立即数的生成复用了各类型指令共有的部分,相较 MIPS 少用了一些数据选择器,成本更低。由此带来了更为简单优美的硬件电路设计。

2. RISC-V 指令集取消了分支延迟槽的设计,使得总指令数一般较 MIPS 集少分支延迟槽主要用于提高多周期 CPU 流水线的性能。考虑到我们目前实现的多周期 CPU 都并不是流水结构,分支延迟槽并不能带来性能的提升,反而造成了汇编代码的冗长,带来不必要的指令开销。



第12页 / 共13页

这一点在上图的程序计数器中得以体现。左图基于 RISC-V 指令集,右图基于 MIPS 指令集。可以看到,对于 ssort 程序,左图总指令数较右图更少。相应地,总周期数也较右图更少。此外,还应注意到,Branch 指令数在总指令数中的占比不可忽略。综合以上信息,猜测是由于分支延迟槽的取消使得 Branch 指令后紧跟的延迟指令无需执行,由此带来了总指令数的减少,且减少量恰约为 Branch 指令总数。

汇编代码验证了这一猜测。对比 RISC-V 与 MIPS 的汇编代码,可以发现,MIPS 中有较多的 nop 指令,大都紧跟 Branch 指令。但 RISC-V 明显少了很多。这应该也是 RISC-V 在某些程序上性能明显好于 MIPS 的主要原因。

- 3. RISC-V32 指令集未包含非对齐访存指令,使得对编码空间的利用更高效 MIPS 指令集包含了非对齐访存指令。硬件电路较为复杂,性能较差。RISC-V 对非对齐访问的实现较 MIPS 指令集灵活,其编码的正交性更高。
- 四、 在课后,你花费了大约 15 小时完成此次实验。
- 五、对于此次实验的心得、感受和建议(比如实验是否过于简单或复杂,是否缺少了某些你认为重要的信息或参考资料,对实验项目的建议,对提供帮助的同学的感谢,以及其他想与任课老师交流的内容等)

由于之前写过基于 MIPS 的 CPU,加上 RISC-V 指令集本身易于实现的特性,本次实验并不复杂。

但 RISC-V 指令手册的可读性比起 MIPS 较差。指令手册没有给出公式化的指令实现描述。需要投入较多精力研究 RISC-V 标准的具体含义。