

作业 14:

- 使用 Verilog 硬件语言描述带同步预置的 4 位可逆计数器。
 - 计数器有三个控制输入 LD、UP、DN 分别对应三种功能：同步预置、加法计数和减法计数，输入高电平有效。
 - 控制优先顺序是预置、加法计数、减法计数。
 - 有预置数输入端 (ld_data)，数据输出端 (Q)。

```

1  //=====
2  module count_bit4 ( clk, LD,UP,DN,ld_data,Q);
3  //=====
4  // input ports.
5  input      clk;
6  input      LD;
7  input      UP;
8  input      DN;
9  input  [3:0] ld_data;
10
11 //=====
12 // output ports.
13 output [3:0] Q;
14 reg      [3:0] Q;
15
16 //=====
17 // module function descriptions.
18 always @ ( posedge clk )
19 begin
20     if ( LD )
21         Q <= ld_data;
22     else if ( UP )
23         Q <= Q+1;
24     else if ( DN )
25         Q <= Q-1;
26     else
27         Q <= Q;
28 end
29 endmodule
30 //=====
31

```

- 使用 Verilog 描述设计一个模为 30 (0~29) 的可逆计数器。
 - 有进位输出端 (C_up)、借位输出端(C_dn)，输出高电平有效；
 - 有计数/保持控制端 (stall 高电平时保持，低电平计数)、同步置数控制端 (LD 高电平有效)、加/减控制端 (UP_DN 高电平加，低电平减)、预置数输入端；
 - 输入优先顺序是预置、保持、加或减计数。
 - 进位、借位信号只在计数状态下才会输出有效。

```

1  module count_30 (clk, LD, stall, UP_DN, ld_data, Q, C_up, C_dn);
2  //=====
3  // input ports.
4  input          clk;
5  input          LD;
6  input          stall;
7  input          UP_DN;
8  input  [4:0]   ld_data;
9  //=====
10 // output ports descriptions.
11 output  [4:0]   Q;
12 output          C_up;
13 output          C_dn;
14 reg  [4:0]      Q;
15 reg             C_up;
16 reg             C_dn;
17 //=====
18 // module function descriptions.
19 always @ ( posedge clk )
20 begin
21     if ( LD )      //load
22         begin  Q <= ld_data; C_up <= 0; C_dn <= 0;  end
23
24     else if ( stall ) //keep
25         begin  Q <= Q;      C_up <= 0; C_dn <= 0;  end
26
27     else begin// up or down
28         if ( UP_DN ) begin // up
29             if ( Q == 5'b11101 )
30                 begin  Q <= 0;      C_up <= 1; C_dn <= 0;  end
31             else
32                 begin  Q <= Q+1;    C_up <= 0; C_dn <= 0;  end
33         end
34
35         else begin// down
36             if ( Q == 5'b00000 )
37                 begin  Q <= 5'b11101; C_up <= 0; C_dn <= 1;  end
38             else
39                 begin  Q <= Q-1;      C_up <= 0; C_dn <= 0;  end
40         end
41     end
42 end
43 endmodule
44 //=====

```