

作业答案 3: (仅供参考, 有疑问请联系: wmzhao1994@qq.com)

1. 设计一个组合电路将 4 位格雷码转换成 4 位二进制数, 采用异或门实现此电路。

解法一: 本题可以采用真值表——卡诺图法:

		二进制码				格雷码				
编码序号		A	B	C	D	A	B	C	D	编码序号
0		0	0	0	0	0	0	0	0	0
1		0	0	0	1	0	0	0	1	1
2		0	0	1	0	0	0	1	1	3
3		0	0	1	1	0	0	1	0	2
4		0	1	0	0	0	1	1	0	6
5		0	1	0	1	0	1	1	1	7
6		0	1	1	0	0	1	0	1	5
7		0	1	1	1	0	1	0	0	4
8		1	0	0	0	1	1	0	0	12
9		1	0	0	1	1	1	0	1	13
10		1	0	1	0	1	1	1	1	15
11		1	0	1	1	1	1	1	0	14
12		1	1	0	0	1	0	1	0	10
13		1	1	0	1	1	0	1	1	11
14		1	1	1	0	1	0	0	1	9
15		1	1	1	1	1	0	0	0	8

$$BA = \sum m(8,9,10,11,12,13,14,15), \quad BB = \sum m(4,5,6,7,8,9,10,11)$$

$$BC = \sum m(2,3,4,5,8,9,14,15), \quad BD = \sum m(1,2,4,7,8,11,14,13)$$

CD \ AB	00	01	11	10
00	0	0	1	1
01	0	0	1	1
11	1	1	1	1
10	1	1	1	1

BA

CD \ AB	00	01	11	10
00	0	0	0	0
01	1	1	1	1
11	0	0	0	0
10	1	1	1	1

BB

CD \ AB	00	01	11	10
00	0	0	1	1
01	1	1	0	0
11	0	0	1	1
10	1	1	0	0

BC

CD \ AB	00	01	11	10
00	0	1	0	1
01	1	0	1	0
11	0	1	0	1
10	1	0	1	0

BD

答案: $BA = A$ 、 $BB = A \oplus B$ 、 $BC = A \oplus B \oplus C$ 、 $BD = A \oplus B \oplus C \oplus D$

解法二：也可以由二进制到格雷码的转换公式，推导出格雷码到二进制的转换公式：

$$\because G_n = B_n; G_i = B_i \oplus B_{i+1}$$

$$\therefore B_n = G_n;$$

$$B_i = B_i \oplus B_{i+1} \oplus B_{i+1} = G_i \oplus (G_{i+1} \oplus B_{i+2}) = G_i \oplus G_{i+1} \oplus B_{i+2}$$

$$= \dots = G_i \oplus G_{i+1} \oplus \dots \oplus G_{n-1} \oplus B_n = G_i \oplus G_{i+1} \oplus \dots \oplus G_{n-1} \oplus G_n$$

依然存在部分同学从真值表读取画卡诺图不熟练。

2. 设计一个码变换电路，将二-十进制（BCD 码）转化成余 3 码。要求采用与门、或门和反相器实现，约束条件：所有门的输入端不超过两个。列出卡诺图、逻辑表达式，画出电路图。

解：

BCD	余 3 码
0000	0011
0001	0100
0010	0101
0011	0110
0100	0111
0101	1000
0110	1001
0111	1010
1000	1011
1001	1100

利用约束条件和卡诺图化简：

Y_0

CD \ AB	00	01	11	10
00	1	0	0	1
01	1	0	0	1
11	X	X	X	X
10	1	0	X	X

Y_1

CD \ AB	00	01	11	10
00	1	0	1	0
01	1	0	1	0
11	X	X	X	X
10	1	0	X	X

Y_2						Y_3					
AB \ CD						AB \ CD					
		00	01	11	10			00	01	11	10
00		0	1	1	1	00		0	0	0	0
01		1	0	0	0	01		0	1	1	1
11		X	X	X	X	11		X	X	X	X
10		0	1	X	X	10		1	1	X	X

得到:

$$Y_3 = A + BD + BC$$

$$Y_2 = \overline{BD} + \overline{BC} + \overline{BCD}$$

$$Y_1 = \overline{CD} + CD$$

$$Y_0 = \overline{D}$$

常见错误: 化简时没注意到无关项。未画出卡诺图进行分析, 结果不是最简形式, 没有考虑无关项。

3. 设计一个 4 输入优先编码器, 其输入如表 2.1 所示, 其中 D0 的优先级最低, D3 的优先级最高。X 表示无关条件, V 表示有效位指示符。

输入				输出		
D_0	D_1	D_2	D_3	x	y	V
0	0	0	0	X	X	0
1	0	0	0	0	0	1
X	1	0	0	0	1	1
X	X	1	0	1	0	1
X	X	X	1	1	1	1

解:

优先编码器的输出的化简可以利用无关项, 而且无关项已经合并好了, 例如表格的最后一行就可以得到 $x = D_3 + \overline{D_3}D_2$, $y = D_3 + \overline{D_3}\overline{D_2}D_1$, $V = D_3 + \overline{D_3}D_2 + \overline{D_3}\overline{D_2}D_1 + \overline{D_3}\overline{D_2}\overline{D_1}D_0$

用公式化简

$$x = D_3 + D_2\overline{D_3} = D_3(1 + D_2) + D_2\overline{D_3} = D_3 + D_2D_3 + D_2\overline{D_3} = D_3 + D_2(D_3 + \overline{D_3}) = D_2 + D_3$$

$$\text{同理可得到 } y = D_1\overline{D_2} + D_3, \quad V = D_0 + D_1 + D_2 + D_3$$

常见错误: V 也是输出。多数同学还是能做对的, 但部分同学未对结果进行化简, 导致电路较为复杂。

4. 画出 4 片 8-3 优先编码器 74LS148 组成 32-5 线的优先编码器的逻辑图，允许附加必要的门电路。采用 74LS148 的逻辑图。

解：

首先明确 74LS148 输入输出端口对应的意义。

输入：S 为使能端，低电平有效。

输出：Y_s 为低时，代表“电路工作，且无编码输入”。

Y_{ex} 为低时，代表“电路工作，且有编码输入”。

编码器不工作时，输出全部为高电平“1”。


(1) 按照书本中例题 4.3.1 的解法，高优先级的编码器没有编码输出时，低优先级的才能使用，所以先将 Y_s 和 S 依次相连；

(2) 将每片的低三位用与非门相连，即可得到结果的低三位；

(3) 因为 Y_s 和 S 依次相连，所以 Y_{ex} 只可能有 4 种取值，真值表如下（Y'_{EX}(3) 表示 31~24 的 Y_{ex} 输出）：

输入				输出	
Y' _{EX} (3)	Y' _{EX} (2)	Y' _{EX} (1)	Y' _{EX} (0)	Z4	Z3
0	1	1	1	1	1
1	0	1	1	1	0
1	1	0	1	0	1
1	1	1	0	0	0

$$Z4 = Y_{EX}(2) + Y_{EX}(3) = \overline{Y'_{EX}(2)} \square \overline{Y'_{EX}(3)}, \quad Z3 = Y_{EX}(1) + Y_{EX}(3) = \overline{Y'_{EX}(1)} \square \overline{Y'_{EX}(3)}$$



常见错误：Z4 和 Z3 没有认真计算。不能很好的分析优先编码器的功能其相关输出的含义，不能正确分析 5 位编码的高两位编码情况。

5. 设计代码转换电路，输入为 3 位格雷码，输出为二进制码。要求用一个 8 线-3 线优先级编码器 74LS148 和一个 3 线-8 线译码器 74LS138，不采用其它器件。

解：


将格雷码输入 3 线-8 线译码器，可以得到一个最小项；利用这个最小项输入 8 线-3 线优先级编码器，可以获得一个唯一的三位的编码，所以只用将两者连接好，就可以得到二进制码。

这里需要注意输入输出的有效性（高有效或是低有效）。

列表如下：（表中的格雷码和二进制码是对应的）

格雷码	译码器输出 $Y'_0Y'_1Y'_2Y'_3Y'_4Y'_5Y'_6Y'_7$	优先编码器输入 $I'_0I'_1I'_2I'_3I'_4I'_5I'_6I'_7$	二进制码
000	0111_1111	XXXX_XXX0	000
001	1011_1111	XXXX_XX01	001
011	1110_1111	XXXX_X011	010
010	1101_1111	XXXX_0111	011
110	1111_1101	XXX0_1111	100
111	1111_1110	XX01_1111	101
101	1111_1011	X011_1111	110
100	1111_0111	0111_1111	111

译码器 输出	优先编码 器输入
Y'_0	I'_7
Y'_1	I'_6
Y'_3	I'_5
Y'_2	I'_4
Y'_6	I'_3
Y'_7	I'_2
Y'_5	I'_1
Y'_4	I'_0



注意电路模块的引脚是高电平有效，还是低电平有效。画图不规范，输入输出何时为 1 或 0 判断不正确。