

作业 6:

一个 4 输入优先编码器真值表如表所示，其中 D_0 的优先级最低， D_3 的优先级最高。X 表示无关条件，V 表示有效位指示符。

优先编码器真值表

输入				输出		
D_0	D_1	D_2	D_3	x	y	V
0	0	0	0	X	X	0
1	0	0	0	0	0	1
X	1	0	0	0	1	1
X	X	1	0	1	0	1
X	X	X	1	1	1	1

1. 优先编码器输出表达式如下：

$$x = D_2 + D_3, \quad y = D_1 \overline{D_2} + D_3, \quad V = D_0 + D_1 + D_2 + D_3$$

根据表达式进行优先编码器电路的 Verilog HDL 门级描述。

解：

采用 Verilog HDL 门级描述：

```

1  module encoder_gate(x, y, V, D);
2      input [3:0] D;
3      output x, y, V;
4      wire Dbar, t;
5      not (Dbar, D[2]);
6      and (t, D[1], Dbar);
7      or (x, D[2], D[3]),
8         (y, t, D[3]),
9         (V, D[0], D[1], D[2], D[3]);
10 endmodule

```

此题只要采用好 not 、 and、 or 等函数就能完成描述。

2. 写出一个 4 输入优先编码器的 Verilog HDL 行为描述，输入 D 用 4 位矢量，always 模块中用 if-else 描述，假定输入 $D[3]$ 具有最高优先级。

解：

```

1  module encoder_behavior(x, y, V, D);
2      input [3:0] D;
3      output x, y, V;
4      reg x, y, V;
5      always @ (D)
6      begin
7          if (D[3]) begin x = 1'b1; y = 1'b1; V = 1'b1; end
8          else if (D[2]) begin x = 1'b1; y = 1'b0; V = 1'b1; end
9          else if (D[1]) begin x = 1'b0; y = 1'b1; V = 1'b1; end
10         else if (D[0]) begin x = 1'b0; y = 1'b0; V = 1'b1; end
11         else begin x = 1'b0; y = 1'b0; V = 1'b0; end
12     end
13 endmodule
14

```

always 块的敏感条件要写对 (D)；此处为组合逻辑，过程块中的赋值应该是阻塞赋值 (=)，而不是时序逻辑的非阻塞赋值 (<=)。

3. 采用 VerilogHDL 语言仿真验证题目 2 的 4 输入优先编码器的行为级模型，给出仿真结果波形（需包含输入信号所有可能的值）。波形注意要截完整，不要遗漏信号名。

解：


本题主要考察模块的调用，以及测试文件的写法，由于只要求验证行为级模型，所以只需要调用行为级模型，并且赋予输入信号所有有可能的值，观察输出就可以了。当然门级模型一同验证比对也是可以的。要产生输入信号所有有可能的值，可以采用真值表的方法产生，也可以采用行为描述（定义变量不断加 1）。

```

1  `timescale 1ns/1ns
2  `include "encoder_behavior.v"
3  `include "encoder_gate.v"
4  module test_encoder;
5      wire xb, yb, Vb;
6      wire xg, yg, Vg;
7      reg[3:0] D;
8      encoder_behavior encoder1(xb, yb, Vb, D);
9      encoder_gate encoder2(xg, yg, Vg, D);
10     initial
11     begin
12         #10 D=4'b0000;
13         #10 D=4'b0001;
14         #10 D=4'b0010;
15         #10 D=4'b0011;
16         #10 D=4'b0100;
17         #10 D=4'b0101;
18         #10 D=4'b0110;
19         #10 D=4'b0111;
20         #10 D=4'b1000;
21         #10 D=4'b1001;
22         #10 D=4'b1010;
23         #10 D=4'b1011;
24         #10 D=4'b1100;
25         #10 D=4'b1101;
26         #10 D=4'b1110;
27         #10 D=4'b1111;
28         #10 $finish;
29     end
30 endmodule

```

将仿真数据再波形窗口进行观察：验证代码正确性。



波形要截完整，有的同学只有几条线，信号名都没有，没有任何意义。