

Sistemas Digitais II

Caio Vinícius Jun Pereira
Caio Hokama Freitas
João Pedro Lopes de Sousa Gomes
Erick Diogo de Almeida Sousa
Pedro Guilherme Croitor da Cruz

Atividade Formativa 1

Introdução

Aqui será apresentado o sumário do que foi desenvolvido para a consolidação da Atividade Formativa 1, respectivamente com o passo a passo seguindo e a linha de raciocínio em cada etapa.

Passo a passo

Inicialmente a equipe tentou seguir as etapas do projeto, apresentada no enunciado, iniciando pelo entendimento do algoritmo, mas posteriormente preferiu seguir uma ordem própria, passando em seguida, para o desenvolvimento do pseudocódigo, elaboração do diagrama ASM, identificação dos elementos do fluxo de dados e seus respectivos sinais de controle e sinais de condição, codificação do circuito e da testbench em VHDL e por fim, simulando os casos de teste.

Entendimento do algoritmo

Primeiramente, o grupo se preocupou em entender o funcionamento do algoritmo do multiplicador ilustrado no enunciado, detalhando o passo a passo das ações tomadas até a obtenção do resultado. Tendo isso em mente, o grupo verificou que, basicamente, o algoritmo replica aquilo que aprendemos quando temos o primeiro contato com a operação de multiplicação. Isto é, é feita a multiplicação de cada algarismo do multiplicador com o multiplicando, somando cada resultado parcial, deslocando-o.

Da mesma forma que foi descrita anteriormente, o algoritmo do multiplicador de 4 bits começa a operação pelo algarismo das unidades do multiplicador, adicionando o resultado da multiplicação a um resultado parcial. Após percorrer todos os 4 bits do multiplicador, obtemos o resultado final. A cada mudança de algarismo do multiplicador, desloca-se o resultado parcial uma casa para a direita. Contudo, no caso dessa atividade, esse processo é mais simples, pois temos apenas os bits '1' e '0' para analisar. Ou seja, caso o algarismo analisado seja '1', soma-se o valor do multiplicando ao resultado parcial e desloca-se o valor obtido para a direita. Quando o algarismo for igual a '0', soma-se "0000" ao resultado parcial e desloca-se o valor obtido para a direita.

Pseudocódigo


Após o entendimento do passo a passo a ser aplicado no algoritmo, o grupo propôs a criação de um pseudocódigo para auxílio na construção das demais etapas. O objetivo do pseudocódigo foi

propor um código simples, com base no entendimento do algoritmo. No pseudocódigo definimos as variáveis, para o multiplicando, multiplicador e o resultado da operação, em seguida, criamos um “loop” em que as operações seriam realizadas, tanto de soma e de deslocamento. No “loop” foram usados operadores “if’s” e “elses’s” para identificar se o algoritmo em análise do multiplicador era zero ou um, de maneira que no primeiro caso seguia para um deslocamento e no segundo caso seguia para uma soma, seguida de um deslocamento. Assim, no final do código, com o fim do “loop”, era dado o resultado da operação de multiplicação.

Diagrama ASM

Nessa etapa, foram verificadas as condicionais, bem como as mudanças de estado que serão necessárias para a elaboração do algoritmo posteriormente. O grupo utilizou variáveis para: armazenar os valores do multiplicador, do multiplicando, do resultado parcial e resultado final, além de variáveis para indicar início e parada do código.

Os principais desafios encontrados foram as lógicas de iteração para analisar cada algarismo um a um do sinal multiplicador, além da lógica de deslocamento do resultado parcial. Abaixo, temos uma imagem ilustrando o diagrama de alto-nível obtido pelo grupo, omitindo os sinais internos para fins de simplificação:



A lógica consiste em, primeiramente, receber os valores dos multiplicador e multiplicando e inicializar a variável de iteração i (valor armazenado por um contador) com o valor '0'. Feito isso, verifica-se se o algarismo do multiplicador a ser analisado é equivalente a '0'. Em caso afirmativo,

Desenho do circuito

The diagram illustrates a 4-bit ripple-carry adder circuit. It consists of the following components and connections:

- Register 1 (Top Left):** A 4-bit register with inputs 'clear', 'ESD', and 'clock'. It is connected to the 'clear' input of the adder.
- Register 2 (Bottom Left):** A 4-bit register with inputs 'D', 'Q', and 'clock'. It is connected to the 'D' input of the adder.
- Adder (Center):** A 4-bit adder block with inputs 'clear', 'ESD', 'clock', and 'result'. It is connected to the 'clear' input of the register and the 'Q' output of the register.
- Counter (Bottom Center):** A 4-bit counter with inputs 'LOAD', 'EN', 'B00', 'clock', and 'C4'. It is connected to the 'clock' input of the adder.
- Output Register (Bottom Right):** A 4-bit register with inputs 'D', 'Q', and 'clock'. It is connected to the 'Q' output of the counter.
- Control Signals:** A 'start' signal is connected to the 'clear' input of the register. A 'ready' signal is connected to the 'load' input of the counter.
- Outputs:** The output of the adder is labeled 'Vresult'.

Codificação em VHDL

Como se pode ver, o teste foi bem sucedido em todos os casos.

