

Descrição geral do sistema

Desenvolver um sistema composto por duas máquinas de estados, um conversor BCD para sete segmentos, e quatro chaves deslizantes, como mostra a Figura 1. As duas máquinas se comunicam através de um barramento serial síncrono I2C, onde uma máquina é master na comunicação e a outra é slave.

O objetivo é "escrever" um número binário nas chaves deslizantes, a máquina Master envia este número através do barramento I2C e a máquina Slave envia o número rcebido para o display de sete segmentos (através do conversor BCD).




Figura 1: Implementação de duas máquinas de estados para controle de display sete segmentos.

A Figura Erro: Origem da referência não encontrada apresenta o formato dos sinais de um barramento I2C. Ele é composto por dois sinais elétricos apenas: um sinal de relógio **SCL** e **SDA**. um sinal para envio e recepção de dados SDA, e pode trabalhar nas taxas de 100 Kbit/segundo ou 400 Kbit/segundo (neste trabalho será apenas de 100 Kbps). Este barramento permite a conexão de mais de um dispositivo master, mas vamos focar neste livro considerando que o barramento I2C terá apenas um único master e vários dispositivos slave. A Figura 2 mostra um barramento I2C com um processador atuando como master e três dispositivos slave (A, B e C).




Figura 2: Barramento I2C com três dispositivos escravos (slave).

Os dados são enviados e recebidos pelo sinal SDA, na forma de bytes. Isso implica em dizer



que os dispositivos conectados à uma rede I2C devem deixar este sinal em alta impedância, para não prejudicar o envio de dados pelo master, por exemplo. Em repouso os sinais SCL e SDA ficam em nível lógico um. Por este motivo são colocados dois resistores de pull-up (para a alimentação +VCC), de modo a garantir que em alta impedância os sinais estejam neste nível lógico.

A Figura 3 mostra a transferência de um Byte no barramento I2C. Existe duas áreas na cor cinza naquela figura, no lado mais a esquerda e no lado mais a direita da figura. O sinal mais à esquerda recebe o nome de START e o sinal mais a direita recebe o nome de STOP. Estes pontos indicam o inicio e o final de uma transmissão, respectivamente, para todos os dispositivos conectados na rede I2C. O START acontece quando o master deixa o sinal SDA em nível lógico zero e faz a transição de nível lógico do sinal SCL de um para zero. O final da transmissão (STOP) é indicado pelo processador quando ele deixa o sinal SCL em nível lógico um e faz a transição do sinal SDA de zero para um, como mostra a Figura 3.




Figura 3: Sinais SCL e SDA do barramento I2C.

A Figura 4 mostra três exemplos de como é feita a transferência de dados no barramento I2C. Cada slave conectado na rede tem um endereço de 7 bits, o que permite ter um total de até 128 dispositivos. O bit menos significativo do endereço é usado para informar aos dispositivos slave se a operação é de escrita (0) ou de leitura (1). Note ainda que nos três exemplos cada transmissão iniciou com um START (S na figura) e finalizou com um STOP (P na figura). No primeiro exemplo da figura, o master escreve dois para o slave endereçado. No segundo, o master requisita uma leitura do slave endereçado. No terceiro, o master escreve um byte para um dispositivo slave, e em seguida envia outro START para iniciar a leitura de um slave.




Figura 4: Exemplos de comunicação num barramento I2C.



Abaixo é mostrado na Figura 5 o kit de desenvolvimento DE0 a ser utilizado no trabalho. O barramento I2C deverá operar na frequência de 100 Kbps.




Figura 5: Kit de desenvolvimento DE0 usado no desenvolvimento do trabalho.

O projeto deverá consistir de quatro máquinas de estados, sendo uma Master e as outras três Slaves. O Master deve enviar um dado escrito nas chaves SW0-SW7 para uma das máqui as Slave. Os botões BTW0-2 indicarão à maquina Master para qual slave o dado deve ser enviado. Cada slave deve mostrar o velor recebido em um display de sete segmentos. A Figura 6 mostra a macro arquitetura do projeto, utilizando diagrama de bolcos funcionais.






Figura 6: Macro arquitetura do projeto I2C.