3. Kombinatorisk logik III

• En modul döpt *Exercise3* skall implementeras för att realisera ett system, där mest signifikant hög insignal av fyra slideswitchar *switch[3:0]* avgör utsignalerna på fyra lysdioder *led[3:0]* enligt nedanstående tabell:

switch[3:0]	led[3:0]
0000	0001
0001	0000
0010	0101
0011	0100
0100	1101
0101	1100
0110	1011
0111	1010
1000	1001
1001	1000
1010	1101
1011	1110
1100	1101
1101	1110
1110	1011
1111	1010

Tabell 1: Sanningstabell för modulen Exercise3.

- a) Härled ekvationer för utsignaler *led[3:0]* ur sanningstabellen via Karnaugh-diagram. Använd med fördel alias ABCD för insignaler *switch[3:0]*.
- b) Rita upp ett logiskt grindnät för kretsen. Implementera detta i LTspice för verifiering.
- c) Skapa en ny modul i VHDL döpt Exercise3 och implementera kretsen. Verifiera konstruktionen via ModelSim.
- d) Validera konstruktionen på ditt FPGA-kort.
- e) Jämför den syntetiserade kretsen jämfört med din egenskapade krets? Ser kretsen ut ungefär som du förväntade dig? Ser du några skillnader jämfört med de block du använder, exempelvis vilka byggblock som används?

Reflektion:

- Vad lärde du dig av denna uppgift? Vad var mest utmanande? Var något glasklart från början?
- Vilket konstruktionssätt var enklast digital konstruktion för hand eller via VHDL?