Processor

CPU prestanda: Texe= IC *CPI * To

IC avgors av ISA, kompilatorn, algoritmen och programspråket.

CPI avgors av HW.

Instruktonsexelvering

PC → Instrubtions Minnet, hamma instrubtion

Registernummer -> Registerfil, Las reg

Beroende på type:

* Anvand ALU for att berähma: Arizmetiska resultat

Minnesadresser for load/stone instr

Hoppadresser our hoppvilleer

* Las/skriv dataminnet for load/stere instr.

* PC=PC+4 eller hoppadress


Logikkonstrubern

Info kodus binārt Kumbinatoriška element

Grindar, Osu

Till8tåndselement

Lagrar Leuter



elem

Tillsråndsmaskin

State

CLK -

R-Formet Instruktioner

Las två reg operander Utfor aritmetisk/logisk operation

Skriv resultativardet till

registerflen

-formout

Lw \$destreg, Offs(\$basreg)
Sw \$kāilreg, offs(\$basreg)

Behöver techenutvidga

Branch

beg/bne \$r, \$r2, label

COMP

Tedenutvidga

Skifta vanster 2-bizpositioner

Addera della till PC

Iche pipelined

En instruktørn per cykel.

Slide Chapter 4-The processor - 18

Styrenhet

R-type: O, rs. rt, rd, Shame, funct

L/S 35/43, rs, rt, offset

Jumps

Anvander ord-addresser

Upplatera PC med concou:

Hogsta 4 bitar av PC

26 bitar från jump-instr

Prestanda

Den langsta signalfordrøjningen avgør aballperioden

MIPS Pipeline

Fem pipesteg:

1: IF Instruction Fetch

2: 10 Instruction Decade 4 Reg read

3. EX: Execute Instruction eller beräkna adress till DM

4: MEM: Access DM

5: WB: Write Back resultat till reg

Om alla pipesteg ar balanserade: Pipeline Speedup = Tc,iche Antal Pipesteg

Om piper ar obalanserad så ar speedup mindre

Speedup pga genomströmning Latenstiden för en enskild instruktion Minskar dock inte

Konflikter (Hazards) i datavagen

Situationer som forhindrar Stare av instruktion i Masta klockcykel.

-Strukturell: Ett block ar upptaget 534
- Datakonflikt: Faregæende instruktion ej klar 535
- Styrkonflikt: Hoppvilkor och adress evalueras en bit in i pipen. 539

Pipeline Summering

☑ Pipelining ökar prestanda via ökad instruktions- genomströmning

▼ Flera instruktioner exekverar parallellt (via överlappning av deloperationer)

Pipelinekonflikter (eng. hazards) måste hanteras

Strukturkonflikt, datakonflikt (RAW), styrkonflikt

▼ Tydligt beroende mellan ISA och komplexitet hos pipeline implementation

Summering

- **▼** Pipelining förbättrar instruktions- genomströmningen via parallellism

klockhastighet

M Nästa föreläsning: Detaljerad styrning av pipelinen, samt Multiple-Issue och

Spekulativa processorer