

Układy elektroniczne

Laboratorium nr 6: Bramki

Autorzy: Michał Kalisiak, Wiktor Porakowski

Instytut Systemów Elektronicznych

Warszawa, 26.05.2024, wersja 1.8

Witaj na laboratorium z Układów elektronicznych, na którym będziesz badać bramki cyfrowe w kontekście analogowym. Klasycznie przypominamy o zasadach ([Zasady_vX_LabULET.pdf](#)).

Za ćwiczenie można zdobyć 8 pkt, a rozkład jest następujący:

- | | |
|-----------------------------|----------|
| • Praca domowa | 2 pkt |
| • Laboratorium | 6 pkt. |
| ○ część 1: Switch | 0.5 pkt. |
| ○ część 2a: Const Load | 0.5 pkt. |
| ○ część 2b: MOSFET Load | 1 pkt. |
| ○ część 3: Signal Integrity | 1 pkt. |
| ○ część 4: Power Integrity | 1 pkt. |
| ○ praca na laboratorium | 2 pkt. |

Wstęp

Podczas tego laboratorium będziesz pracować na gotowej płycie PCB o nazwie „GATES”. W plikach Teams znajdziesz moduły niezbędne do realizacji ćwiczenia:

- | | |
|--|--------------------------------|
| • tę instrukcję | ULET_Lab6_instrukcja_vx.pdf |
| • szkic sprawozdania | ULET_Lab6_sprawozdanie_vx.docx |
| • schematy płyty | Schematic Prints.pdf |
| <i>koniecznie czytaj instrukcję razem ze schematami!</i> | |
| • przykład do pracy domowej | linia50_przykład.asc |

Oraz materiały, które mogą się przydać (folder Załączniki):

- | | |
|---|--|
| • pełny projekt płyty GATES
W programie Altium Designer | Zalaczniki\lela2_bramki_20230421_euro1v1.zip |
| https://www.elka.pw.edu.pl/Przydatne-informacje/Oprogramowanie/Altium-Designer | |
| • wizualizacja 3D płyty
można otworzyć w np. Adobe Acrobat Reader | Zalaczniki\PDF3D.pdf |
| • wizualizacja 2D płyty | Zalaczniki\Composite Drawing.pdf |
| • datasheety wszystkich ważniejszych układów na płycie | Datasheets.zip |

Płyta ta podzielona jest na poszczególne części związane z badaniem konkretnych zjawisk analogowych występujących w układach cyfrowych (które tak naprawdę są układami analogowymi), część zasilania oraz elementy mechaniczno-produkcyjne.

Wymienimy tu wszystkie dostępne sekcje, a pracować będziesz tylko z tymi **pogrubionymi**

1. **SWITCH** – sterowanie bramki za pomocą przełącznika.
2. **LOAD** – obserwacja wyjścia bramki...
 - a. **CONST** – obciążonego stałym prądem,
 - b. **MOSFET** – obciążonego bramką tranzystora polowego dużej mocy,
 - c. **CMOS** – obciążonego innymi bramkami.
3. **SIGNAL INTEGRITY** – integralność sygnałowa – dopasowywanie linii długiej.
4. **POWER INTEGRITY** – integralność zasilania i kondensatory blokujące.
5. **RING OSCILLATOR** – oscylator pierścieniowy.
6. **AMP** – wzmacniacze zbudowane z bramek.

Domyślne napięcie zasilania dla Twojego zespołu jest określone w tab. 1. W niektórych zadaniach napięcie zasilania jest inne, wówczas jest to wyraźnie zaznaczone.

Tab. 1. Przyporządkowanie napięcia zasilania do grup laboratoryjnych.

<i>N</i>	1, 6	2	3, 7	4	5
<i>V_{CC}</i> [V]	5.0	4.5	4.0	3.5	3.0

Przy podłączaniu sygnału z generatora zadбай o to, aby jego napięcia wyjściowe mieściły się w zakresie zasilania układu. Jak to zrobić? Bardzo prosto, zamiast ustawiać amplitudę *Ampl* i składową stałą *Offset*, ustawiaj **HighL = V_{CC}**, **LowL = 0 V**.

Podczas tego laboratorium masz do dyspozycji następujące **elementy dydaktyczne**:

W salach 263, 271:

- rezystory o wartościach z szeregu E24 (10, 11, 12, 13, 15, 16, 18, 20, 22, 24, 27, 30, 33, 36, 39, 43, 47, 51, 56, 62, 68, 75, 82, 91) od 10 Ω do 9.1 MΩ
- kondensatory niepolarne o wartościach z szeregu E12 (10, 12, 15, 18, 22, 27, 33, 39, 47, 56, 68, 82) od 100 pF do 1 μF oraz kondensatory polarne 2.2 μF, 4.7 μF, 10 μF, 22 μF, 47 μF, 100 μF, 220 μF, 470 μF
- zwory
- mikroprzycisk (microswitch)

W sali CS201:

- rezystory: 51, 100, 10k, 100k [Ω]
- kondensatory niepolarne o wartościach: 100p, 10n, 100n, 1μ [F]
- zworę
- mikroprzycisk (microswitch)



Praca domowa– linia długa

Wstaw do LTspice'a linię długą o długości 3m. Wykorzystaj komponent **tline**. W jego parametrach należy podać opóźnienie jakie wprowadza linia **Td** oraz impedancję charakterystyczną linii **Z0**.

Zasymuluj taką linię, jaka jest zaprojektowana na płycie w części 3 „Signal Integrity”, tj $Z_0 = 50 \Omega$, $l = 3 \text{ m}$, $\epsilon_r = 4.6$ (względna przenikalność elektryczna ośrodka w którym propaguje sygnał).

Czas opóźnienia w linii można wyliczyć jako $T_d = \frac{l}{v}$, $v = \frac{c}{\sqrt{\epsilon_r}}$. Wylicz to opóźnienie.

Linie pobudź sygnałem prostokątnym, $U_L = 0 \text{ V}$, $U_H = V_{CC}$ (zgodne z tab. 1), $t_r = t_f = 1 \text{ ns}$, $T = 2 \mu\text{s}$, rezystancja wyjściowa generatora $Z_0 = 10 \Omega$. Czas symulacji równy okresowi sygnału.

Zaobserwuj na 3 wykresach

- prąd wyjściowy bramki,
- napięcie na wyjściu bramki i wyjściu nadajnika,
- napięcie na końcu linii (na wejściu odbiornika)

w następujących przypadkach: (**zapisz każdą z symulacji do osobnego pliku *.asc**)

- a) obustronne niedopasowanie;
zwróć uwagę na tabelkę 1 w sprawozdaniu (podsumowanie), warto ją wypełniać na bieżąco
- b) dopasowanie na końcu linii równoległym rezystorem do masy;
przybliż początek sygnału i sprawdź opóźnienie linii;
- c) dopasowanie Theveninowskie – na końcu linii dwoma rezystorami równoległymi (do masy i do zasilania);
- d) dopasowanie po stronie nadajnika rezystorem szeregowym;
- e) dopasowanie po obydwu stronach: rezystorem szeregowym po stronie nadajnika i rezystorem równoległym do masy po stronie odbiornika.

Skomentuj **krótko** obserwacje porównując natężenie prądu, poziomy napięć stanów logicznych.

Przy okazji, sprawdź w katalogu bramki SN74LVC1G04 jaki jest jej maksymalny ciągły prąd wyjściowy (wstaw ten kawałek katalogu do sprawozdania).

Opis modułów

Pełny projekt płyty „Gates” przygotowany w środowisku Altium Designer oraz schemat ideowy w formacie PDF znajdują się w materiałach do przedmiotu.

Płytkę składa się z 4 warstw. Znajdują się tam:

1. (warstwa TOP) wszystkie elementy i większość ścieżek sygnałowych,
2. płaszczyzna masy,
3. płaszczyzna masy oraz linia transmisyjna do badań w części 3 „Signal integrity”,
4. (warstwa BOTTOM) płaszczyzna zasilania oraz kilka ścieżek sygnałowych.

Na płycie modułu GATES możesz spotkać parę specyficznych elementów, które będą przewijały się przez wszystkie ćwiczenia, dlatego zostaną opisane w tej części.

Niektóre elementy na schemacie mają komentarz NF – co oznacza „not fitted”, nie wstawione¹.

We wszystkich obserwacjach na oscyloskopie radzimy korzystać ze **sprężenia stałoprądowego (DC)**, chyba, że w instrukcji zaznaczono inaczej.

Punkty testowe

W trakcie ćwiczenia zetkniesz się z paroma rodzajami punktów testowych, do których możesz przyłożyć sondę oscyloskopową lub końcówkę miernika. Pamiętaj, że w przypadku korzystania z sondy oscyloskopowej musi być zapewnione poprawne połączenie masy sondy oraz badanego układu.

- Punkt testowy typu „oczko”, ozn. **TOx**.
- Pojedyncze pole miedzi, ozn. **TPx**.
 - W szczególności są też podwójne pola **TPx**, **TPy** do pomiaru różnicowego za pomocą multimetru np. spadku napięcia na rezystorze pomiarowym do wyznaczenia prądu pobieranego przez układ.
- Pole miedzi sygnał + masa (pozwala skorzystać ze sprężynki sondy oscyloskopowej), ozn. **TSx** – nie będziesz z nich korzystać.
- Punkt masy (służy do zamocowania zacisku masy sondy oscyloskopowej, tzw. krokodyłka), ozn. **TGx** i **symbolem masy**.

Elementy dydaktyczne

Dzięki specjalnym kołkom z nakrętkami na płycie „Gates” możesz montować elementy (np. rezystory, kondensatory) umieszczone na małych płytkach. Bardzo ważna jest orientacja – należy zwrócić uwagę, żeby złożone pola elementu dydaktycznego były skierowane do dołu, czyli do głównej płytki. Dzięki temu nakrętka dociskająca element dydaktyczny nie będzie wycierać złączenia podczas dokręcania².

Część zasilania

Moduł GATES zasilany jest za pomocą gniazd bananowych z zasilacza laboratoryjnego, zakres napięć 3÷5 V

¹ Można spotkać się również ze skrótami DNP (do not place/populate), DNI (do not include).

² Z podobną sytuacją możecie się spotkać także przy innych złączach, np. SMA – tam należy pamiętać, żeby kręcić nakrętką, a nie kablem, co mogłoby spowodować wytarcie styku.

Za zworą **R21** znajduje się układ zabezpieczający. Składa się z części zabezpieczającej przed odwrotną polaryzacją oraz części zabezpieczającej przed zbyt wysokim napięciem zasilania. Aktualny stan sekcji zasilania sygnalizowany jest świeceniem odpowiedniej diody w górnej części modułu GATES:

- **D31** – poprawne zasilanie (POWER OK)
- **D32** – odwrotna polaryzacja (REVERSE)
- **D33** – zbyt wysokie napięcie zasilania (OVERVOLT)

Za zabezpieczenie układów przed zbyt dużym poborem prądu odpowiada zasilacz laboratoryjny.

Zadania do wykonania na laboratorium

Część 1. SWITCH

To zadanie będzie raczej pokazowe. Brzmi bardzo prosto: wykorzystując układy dostępne na płytce i dodatkowe elementy dydaktyczne zrób licznik wciśnień przycisku. I, mimo iż korci mnie, aby zostawić Cię tu samą/samego, to mam na tę część pewien scenariusz, żeby zobaczyć różne ciekawe zjawiska. Jednocześnie, pomimo trochę narzuconego scenariusza, zależy mi na Twoich własnych wnioskach i obserwacjach.

Opis

Część modułu GATES podpisana jako SWITCH pozwala na badanie zachowania bramek cyfrowych przy różnych sposobach sterowania wejściami oraz porównanie bramki ze zwykłym wejściem oraz wejściem z przerzutnikiem Schmitta. W miejsce elementów dydaktycznych **E1-E4** można wstawiać odpowiednie komponenty – przycisk, rezystor, kondensator lub zostawić puste miejsce. Wyjścia bramek **U1** (negatora w technologii LVC *Low Voltage CMOS*) oraz **U3A**³ (negator z serii 74HC z wejściem Schmitta) podłączone są do liczników odpowiednio **U2A** oraz **U2B** zliczających impulsy od 0 do 9. Przycisk **S1** służy do wyzerowania obu liczników. Wyniki wyświetlane są na wyświetlaczach siedmiosegmentowych **D34A** oraz **D34B**. Pomiedzy licznikiem a wyświetlaczem znajduje się sterownik dekodujący binarną liczbę wyjścia licznika na odpowiednie kody sterujące segmentami wyświetlacza. Aby nie rozpraszać uwagi podczas wykonywania pozostałych ćwiczeń, wyświetlacze można wyłączyć przełącznikami **S3A** oraz **S3B**. Do wyjść bramek **U1** i **U3A** są również podłączone diody **D6** i **D10** pokazujące stan wyjść.

Pole **TF1** to duże pole miedzi nieprzykrytej maską lutowniczą. Dotknięcie palcem tego pola pozwala sprawdzić wpływ takich warunków na działanie układu⁴.

³ Na płytce ten układ scalony nazywa się po prostu **U3**, ale w schemacie jest on podzielony na części **U3A-U3F** i są to poszczególne bramki, oraz **U3G** – zasilanie.

⁴ Pamiętaj tylko, żeby nie dotykać jednocześnie masy, np. drugą dłonią. Wtedy możesz nie zaobserwować żadnego efektu.


Zadania do wykonania

Zanim zaczniesz, upewnij się, że dolny wyświetlacz jest wyłączony, tzn. przełącznik **S3B** jest w pozycji OFF (dolna). Górny wyświetlacz niech będzie włączony – **S3A** pozycja ON.

Floating input

Na początek zobacz, co się dzieje, gdy wejście bramki CMOS jest niepodpięte do niczego (wisi w powietrzu, floating input). Dotknij **palcem** pola **TF1**, które połączone jest z wejściem bramki. **Widzisz to na schemacie, który masz przed sobą, prawda?**

Microswitch




Wstaw teraz mikroswitch (mikroprzycisk) w zacisk **E1** oraz zworę w **E2**. Włączenie przycisku powoduje zwarcie wejścia bramki do zasilania, wtedy na wyjściu jest stan niski i dioda nie świeci. A jaki jest stan, gdy

przycisk jest zwolniony? Sprawdź odporność wejścia na zakłócenia, wykorzystując **palec** i pole **TF1**.

Rezystor pull-down

Dołącz rezystor 10 kΩ w zacisk **E3**. Zauważ, że rezystor ten sprawia, że gdy przycisk jest zwolniony, to ustala on napięcie 0 V na wejściu bramki (bramka nie pobiera prądu, więc na rezystorze odkłada się napięcie $0 \text{ A} \cdot 10 \text{ k}\Omega = 0 \text{ V}$). Gdy przycisk jest wciśnięty, to wejście bramki zwarte jest do zasilania, a przez rezystor po

prostu płynie prąd $\frac{V_{CC}}{10 \text{ k}\Omega}$. Upewnij się za pomocą palca i pola **TF1**, że rzeczywiście w trakcie wciśnięcia przycisku i zwolnienia go nie jesteś w stanie „liczyć impulsów palcem”. Przy okazji, jeśli zamienisz miejscami rezystor z przełącznikiem, to układ będzie działał na odwrót, a rezystor ten będzie się nazywał pull-up.



Licznik++

Jak zauważyłaś/łeś, wyjście bramki podłączone jest do licznika, który zlicza impulsy (dodaje +1 na opadającym zboczach) i liczy w zakresie 0-9, a jego wartość wyświetlana jest na wyświetlaczu. Przetestuj, czy na każde wciśnięcie przycisku dodaje się dokładnie 1. Zanotuj obserwacje. Zobacz co tam się dzieje na oscyloskopie. Ustaw go mniej więcej tak:

- wejście bramki (**TO6**) na CH1
- wyjście bramki (**TO7**) na CH2

- sygnał na przycisku (TO8) na CH3 (jeśli jest dostępny w oscyloskopie)
- podstawa czasu 200 $\mu\text{s}/\text{dz}$
- wyzwalać takie, na którym liczy licznik, czyli z CH2 na opadające zbocze.
- i teraz uwaga: **tryb wyzwalać NORMAL** (nie AUTO), oscyloskop zamrozi sygnał do następnego wyzwolenia (oczywiście poziom wyzwalać również powinien być sensownie ustawiony).

Wstaw zdjęcie, które wyjaśni wielokrotne zliczanie impulsów.

No to teraz zastanówmy się jak pozbyć się tego zjawiska.

Uwaga: jeśli da się ten problem rozwiązać softwarowo (np. w programie mikrokontrolera), to jest to raczej najlepsze rozwiązanie, bo nie powiększa liczby komponentów! Tu poszukamy rozwiązania analogowego na sytuację, gdzie nie można rozwiązać tego problemu w programie.


Licznik++ wydanie 2., poprawione

Mam nadzieję, że zaobserwowałeś/łaś, że problem zliczania o więcej niż 1 wynika z krótkich impulsów powstających w wyniku **drżenia styków przełącznika**. Jest to dość klasyczny problem z mechanicznymi przełącznikami. Ale, jako, że impulsy te są krótkie, to może dałoby się je po prostu odfiltrować? Hmm, to co – filtr dolnoprzepustowy? Ale jaki? W filtrze są 2 stopnie swobody, wartość rezystancji R i pojemności C . Albo inaczej: R i stała czasowa $\tau = RC$.

Potrzebną stałą czasową można oszacować na podstawie oscylogramu z drganiami, powinna być większa, niż czas przez który drga przełącznik⁵. Jednocześnie nie za duża, aby można było szybko klikać. Przetestuj stałe czasowe⁶:

- 1 ms
- 100 ms.

Jaka powinna być rezystancja w filtrze? Z rząd wielkości większa niż rezystancja pull-up / pull-down⁷. Jeśli pull/down ma wartość 10 k Ω , to polecam wstawić rezystor w filtrze 100 k Ω .



Wykonaj teraz obserwację

Czyli – jeszcze raz – jest tu kilka kwestii:

1. Stała czasowa powinna być większa, niż czas przez który drga przełącznik, aby eliminować niechciane impulsy.

⁵ Oszczędzimy tu trochę czasu, sprawdzałem, że stała czasowa 100 μs jest zbyt mała, aby wyciąć niechciane drgania

⁶ Wyznacz wymaganą wartość pojemności oraz zamontuj elementy o odpowiednich wartościach na płytce w miejsca E1 oraz E2.

⁷ Dlaczego? Zwróć uwagę, że kondensator ładuje się poprzez zwarty przełącznik i rezystancję filtra, a rozładowuje się przez sumę rezystancji filtra i rezystora pull-down. Zatem dlaczego? Aby stałe czasowe ładowania i rozładowania były podobne.

2. Czy zawsze uda się wyeliminować każde zadrganie styków? A co jeśli sygnał narośnie tuż ponad próg przełączenia i wtedy nastąpi fałszywe przełączenie?
3. To może stała czasowa powinna być baaaaardzo duża?
4. Też nie, bo wtedy nie będzie się dało szybko klikać (naładowanie i rozładowanie będą długo trwały).
5. A także...

Niespodzianka dla dużej stałej czasowej

Prawdopodobnie widzisz następujący problem: pomimo dużej stałej czasowej **100 ms** (która przecież lepiej eliminuje ewentualne drgania styków) jest gorzej, niż lepiej... Pracując ze stałą czasową **100 ms**, zwróć uwagę na zbocze opadające na wyjściu bramki – **wstaw zdjęcie do sprawozdania (na zdjęciu powinno być widać zbocze wyjściowe bramki – dobierz odpowiednio podstawę czasu)**.

Zwykły negator, to tak naprawdę wzmacniacz odwracający, w którym chcemy korzystać tylko z dwóch skrajnych wartości napięcia wyjściowego. Duża stała czasowa filtra, to powolnie narastający/opadający sygnał na wejściu bramki. Powolny sygnał w okolicy progu przełączania bramki (czyli tam gdzie możemy użyć bramkę jako wzmacniacz) skutkuje wzmocnionym sygnałem na wyjściu, czyli jest to również względnie wolne zbocze (jak widzisz na oscyloskopie). A to wolne zbocze (z zakłóceniami, które przecież zawsze są, co też widać) trafiają na wejście licznika, który zlicza impulsy. Ryzyko fałszywych zliczeń przez licznik jest duże – co także widać.

Układy reagujące na zbocze potrzebują szybkiego (i monotonicznego) zbocza.

A jak zrobić układ niemalże w 100% skuteczny, jeśli chodzi o liczenie +1? Bo mała stała czasowa może stanowić problem (patrz kwestia 2.) a duża, jak widać, niepewne przełączanie. Jak obejść te wszystkie problemy?

Dodatnie sprzężenie zwrotne – przerzutnik

Zobacz na schemat, na pokładzie mamy bramkę **U3**, która to jest negatorem z **przerzutnikiem Schmitta na wejściu**. Do jej wyjścia również podpięty jest licznik i wyświetlacz. Włącz go (**S3B**) i przetestuj na stałej czasowej **100 ms**.

Co o tym myślisz? Jaki jest kształt zbocza sygnału na wyjściu bramki, w porównaniu z sytuacją na wyjściu bramki ze zwykłym wejściem (**U1**)?

A jako rozwiązanie optymalne wybrałbym pewnie stałą czasową 1-10 ms + Schmitt (no chyba, że da się to obejść cyfrowo w programie ;).

Na koniec zdemontuj elementy dydaktyczne z sekcji odpowiadającej tej części laboratorium – ta zasada tyczy się także kolejnych części laboratorium.

Polecane

1. Texas Instruments – Debounce a Switch
<https://www.youtube.com/watch?v=e1-kc04jSE4>

Część 2a. CONST LOAD

Ta część modułu pozwala badać zachowanie się wyjścia bramek cyfrowych w przypadku różnych obciążeń. Układ zbudowany ze wzmacniacza **U23A** oraz tranzystora **Q3** to tzw. precyzyjne źródło prądowe obciążające wyjście bramki **U21**. Wartość natężenia prądu można regulować w zakresie 0÷120 mA⁸ za pomocą potencjometru **P1**. Wraz ze wzrostem prądu obciążenia zmienia się jasność świecenia diody **D40**.

Na wejściu bramki **U21** panuje stałe napięcie 0 V, co oznacza że na jej **wyjściu** jest (a przynajmniej powinien być) **stan wysoki**. Do wyjścia bramki **U21** podłączone jest wejście bramki **U22**. Do wyjścia bramki **U22** podłączone są diody **D36** oraz **D39** pozwalające obserwować stan logiczny na wyjściu. Gdy świeci dioda **zielona**, to znaczy, że stan logiczny jest taki, jakiego byśmy się spodziewali (niski), natomiast gdy świeci **czerwona**, oznacza to, że obciążenie spowodowało na tyle duży spadek napięcia na rezystancji wewnętrznej bramki **U21**, że jest ono interpretowane przez **U22** jako przeciwny.

Zadania do wykonania

W tym ćwiczeniu nie będziesz używać oscyloskopu.

Za pomocą multimetru zaobserwuj napięcie na wyjściu bramki **U21** dla prądów obciążających 0 mA (potencjometr **P1** skrecony w lewo) i około 20 mA dla Twojego napięcia zasilania V_{CC} . Aby ustawić prąd 20 mA w źródle prądowym zmierz napięcie na rezystorze **R50** = 1 Ω (również multimetrem korzystając z **TP16** i **TP18**).

Wyznacz rezystancję wyjściową bramki, jako $R_{wy} = \frac{\Delta U}{\Delta I}$.

Część 2b. MOSFET LOAD

W tej części możliwe jest zbadanie zachowania się wyjścia bramki cyfrowej **U25** w przypadku obciążenia elementem o stosunkowo dużej pojemności wejściowej (tranzystor MOSFET **Q5**). W miejsce elementu **E11** należy zamontować zwoję lub rezystor.

Po przeprowadzeniu pomiarów można porównać wyniki z układem wykorzystującym układ sterownika (tzw. driver) **U27**.

Elementy dydaktyczne

Do wykonania tej części przydadzą Ci się

- **zwora**,
- **rezystor** 100 Ω, który ograniczy maksymalny prąd przeładowania pojemności wejściowej **Q5** do – no właśnie, jakiej?

Zadania do wykonania

Do **wejścia 2** na płycie GATES podłącz sygnał prostokątny o $U_L = 0$ V, $U_H = V_{CC}$, $f = 1$ kHz.

⁸ O ile tranzystor **Q3** w źródle prądowym się nie nasyci, co może się zdarzyć (przy jakim napięciu?) w przypadku niskiego napięcia na wyjściu **U21**, dlatego w takich warunkach prąd w okolicach maksimum może być nieco inny niż się spodziewamy. Ale można go zmierzyć (**TP16**, **TP18**) i wtedy wszystko jest jasne.

Na **CH1** oscyloskopu ustaw sygnał z generatora, a na **CH2** za pomocą sondy będziesz mierzyć różne ciekawe sygnały.

Mierz wszystkie sygnały na sprzężeniu **DC**.

Wyzwalanie oscyloskopu ustaw na **CH2** (aktualny, ciekawy sygnał)

Zamontuj **zwoję** w **E11**. Zaobserwuj czas narastania i opadania sygnału na bramce oraz drenie **Q5**, wypełnij odpowiedni wiersz w tabeli (pamiętaj o jednostkach).

Zamontuj w **E11 rezystor** 100 Ω . Wypełnij tabelkę.

Zaobserwuj czasy narastania na bramce i drenie **Q6** sterowanego przez specjalny driver, który może działać z dużymi prądami.

Na co wpływa obecność rezystora ograniczającego impuls prądu? Które czasy ulegają znaczącej zmianie w tym eksperymencie? Które pozostają praktycznie bez zmiany? Masz pomysł dlaczego?

Polecane

Alek Analogowy – Sterowanie kluczami z cyfrowki (mikrokontroler, bramki itp)
<https://youtu.be/brPiXtnvka8>

Część 3. SIGNAL INTEGRITY

W tej części badana jest integralność sygnałowa układu składającego się z dwóch bramek cyfrowych połączonych długą linią transmisyjną o impedancji charakterystycznej 50 Ω . W celu zapewnienia dopasowania w miejsca elementów dydaktycznych **E5-E7** można w razie potrzeby zamontować rezystory (lub zwoję w **E5**). Pola **TP1-TP2** służą do pomiaru średniego prądu pobieranego przez bramkę **U4** z zasilania, a pola **TP3-TP4** służą do pomiaru średniego prądu wpływającego do węzła masy bramki. Wspomniana linia transmisyjna znajduje się na warstwie 3 płytki⁹ i ma długość 3 m. Dlaczego aż tyle? Aby można było obserwować efekty falowe (odbicia) również na wolniejszym sprzęcie pomiarowym. Im szybsze zbocze i dłuższa ścieżka, tym bardziej trzeba się przejmować efektami falowymi.

Elementy dydaktyczne

Do wykonania tej części przydadzą Ci się:

- **zwora** oraz
- **rezystory** (patrz praca domowa)
 - do dopasowania równoległego,
 - Theveninowskiego,

⁹ Linię transmisyjną, która otoczona jest od góry i od dołu warstwami z płaszczyznami zasilania nazywana jest **linią paskową** (ang. stripline). Jako, że warstwy dielektryka (o $\epsilon_r \cong 4.6$) nad i pod linią transmisyjną (grubość miedzi na warstwie 3 to 35 μm) mają różne wysokości (nad: 0.71 mm, pod: 0.36 mm), to taką linię dookreślamy jako **asymetryczną**. Kalkulator impedancji charakterystycznej takiej linii znajduje się w „Polecanych”. Mając odpowiednie dane (w nawiasach) można sprawdzić jaką szerokość powinna mieć ścieżka, aby miała 50 Ω . Możesz sprawdzić, czy wynik zgadza się z projektem płytki.

- szeregowego
- i obustronnego.

Zadania do wykonania

Do **wejścia 3** na płycie GATES podłącz sygnał prostokątny o $U_L = 0\text{ V}$, $U_H = V_{CC}$, $f = 500\text{ kHz}$.

Będziesz za chwilę obserwować napięcie na wyjściu nadajnika (**TO11**, **CH1** oscyloskopu) oraz napięcie na wejściu odbiornika (**TO12**, **CH2** oscyloskopu). Wypełnij tabelkę w sprawozdaniu.

Mierz wszystkie sygnały na sprzężeniu DC.

Wyzwalanie oscyloskopu ustaw na **CH2** (sygnał na wejściu odbiornika)

Aby mierzyć napięcie poziomu wysokiego / niskiego w stanie ustalonym można użyć automatycznego pomiaru V_{top} / V_{base} , bądź odczytać wynik z podziałki / kursorów.

Wykonaj eksperymenty pomiarowe dla:

- obustronnego niedopasowania
zwróć uwagę na tabelkę 2.4 w sprawozdaniu, warto ją wypełniać na bieżąco. Każdą z obserwacji porównaj z wynikami z pracy domowej. Jeśli obserwacja się różni, zrób zdjęcie i skomentuj. Jeśli są takie same, napisz „wspaniale”
- dopasowania na końcu linii równoległym rezystorem do masy
przybliż początek sygnału i sprawdź opóźnienie linii
- dopasowanie Theveninowskie – na końcu linii dwoma rezystorami równoległymi (do masy i do zasilania)
- dopasowanie po stronie nadajnika rezystorem szeregowym

Polecane

- Przedmiot na magisterkę: Integralność Sygnałowa (ISYN)
- Kalkulator impedancji asymetrycznych linii paskowych
<https://www.allaboutcircuits.com/tools/asymmetric-stripline-impedance-calculator/>

Część 4. POWER INTEGRITY

Ta część modułu związana jest z badaniem integralności zasilania. Do układów **U6**, **U7** i **U8** zasilanie doprowadzone jest długą linią zasilania ~1 m. Bramka **U8** jest **agresorem** – do jej wyjścia można podłączyć dodatkową pojemność w **E10**, która w trakcie przełączania będzie przeładowywana prądem płynącym z zasilania (przez wspomnianą długą linię zasilania). Jaki będzie skutek przepływu takiego dodatkowego prądu?

Zakłócenia na linii zasilania obserwowane będą na wyjściu bramki **U6** (na wyjściu jest zapewniony ciągły stan wysoki). W ramach badań w miejsce elementów dydaktycznych **E8** i **E9** można zamontować kondensator „blokujący zasilanie”. Do porównania służy referencyjny układ zbudowany z wykorzystaniem bramki **U9**, której zasilanie podpięte jest bezpośrednio z warstwy 4 i zablokowane kondensatorem ceramicznym umieszczonym blisko zasilanego układu.

Elementy dydaktyczne

Do wykonania tej części przydadzą Ci się **kondensatory 100 pF i 100 nF**

Zadania do wykonania

Podłącz do **wejścia 4S** sygnał prostokątny o $U_L = 0\text{ V}$, $U_H = V_{CC}$, $f = 789\text{ kHz}$.

Do kanału **CH1** oscyloskopu podłącz sygnał z generatora. **Wyzwalanie** ustaw z **CH1** (tryb **AUTO**). Podstawę czasu ustaw tak, aby widzieć ok. 2 okresy sygnału prostokątnego. Na kanale **CH2** obserwuj zasilanie **VCC (TO19)** oraz **VCCdist (TO15)** w przypadkach gdy generator (agresor) jest

1. wyłączony,
2. włączony.

Wypełnij tab. 2.6. Interesuje nas wartość międzyszczytowa zakłóceń na zasilaniu **VCC** i **VCCdist**, więc warto na **CH2** przełączyć się na sprzężenie **AC** (i włączyć automatyczny pomiar **Vpp**). Czy uśrednianie przebiegu na oscyloskopie ma sens? W tym przypadku zakłócenia są powtarzalne i włączenie uśredniania poprawi dokładność odczytu.

Następnie wykonaj pomiary jedynie na linii **VCCdist (TO15)** w przypadkach:

Uwaga: do pomiarów „na szybko” można kondensator po prostu przytknąć do zacisków.

3. Gdy wstawisz obciążenie pojemnościowe na wyjściu agresora. Czym skutkuje takie obciążenie?
 - W **E10** wstaw kondensator **100 pF**
 - **E8, E9** puste
4. Spróbuj zmniejszyć zakłócenia kondensatorem blokującym **100 nF** na początku linii zasilającej **VCCdist**
 - W **E8** wstaw kondensator **100 nF**
 - **E9, E10** puste
5. Spróbuj zmniejszyć zakłócenia kondensatorem blokującym na końcu linii zasilającej **VCCdist**.
 - W **E9** wstaw kondensator **100 nF**¹⁰
 - **E8, E10** puste

Gdzie należy umieszczać kondensator blokujący napięcie zasilania?

Teraz zaobserwuj amplitudę międzyszczytową zakłóceń na wyjściach układów **U6 (TO16)**, zasilany z **VCCdist** oraz **U9 (TO20)**, zasilany z **VCC**

6. bez dodatkowych elementów dydaktycznych,
7. z kondensatorem blokującym **100 nF** na końcu linii **VCCdist (E9)**

¹⁰ Wartość kondensatora blokującego to osobna historia. Zainteresowanych tematem odsyłamy do fantastycznej prezentacji Erica Bogatina [1] w *polecanych*. A w skrócie: klasyka to kondensator ceramiczny 100 nF w możliwie małej obudowie SMD z dielektrykiem X5R lub X7R [3] i dopuszczalnym napięciu minimum 2x większym niż zasilanie w układzie.

i wypełnij tabelkę. Przypominamy, że bramki **U6**, **U9** mają na wejściu stały stan niski, czyli na wyjściu stały stan wysoki.

Polecane

1. Kondensatory odsprzęgające
Eric Bogatin – You must unlearn what you have learned; Altium Live 2020
<https://youtu.be/y4REmZlE7Jg>
2. Płaszczyzny zasilania
Eric Bogatin & Robert Feranec – Do You Really Need Power Planes? Are you sure?
https://youtu.be/kdCJxdR7L_I
3. Dielektryk w kondensatorze
<https://www.allaboutcircuits.com/technical-articles/x7r-x5r-c0g...-a-concise-guide-to-ceramic-capacitor-types/>
4. Przedmiot na magisterkę: Zaawansowane Aspekty Projektowania PCB (ZAPC)

Podsumowanie

Udało Ci się (mamy taką nadzieję!) dziś zaobserwować kilka zjawisk analogowych w układach cyfrowych. Gratulacje! 😊 Dziękujemy za wspólny laboratoryjny semestr!