



UNIVERSIDAD NACIONAL DE CÓRDOBA
FACULTAD DE CIENCIAS EXACTAS, FÍSICAS Y
NATURALES

ELECTRÓNICA INDUSTRIAL

TRABAJO FINAL DE INTEGRACIÓN:
Convertor Boost Dual Trifásico (DC-DC)
para Aplicaciones Fotovoltaicas

Profesor Titular: Ing. Agüero Adrián.

Alumnos: Mendes Rosa, Agustín (44.517.201)
Monja, Ernesto Joaquín (43.873.728)

Año 2026

Índice

1. Introducción	2
2. Desarrollo	3
2.1. Marco Teórico	3
2.1.1. Análisis del Convertidor Boost Monofásico	3
2.1.2. Ecuaciones de Diseño	5
2.2. Diseño del Conversor Boost Dual Trifásico	8
2.2.1. Cálculo de una rama Boost Monofásico	8
2.2.2. Selección de Componentes	10
2.2.3. Simulación del Convertidor Boost Monofásico	13
2.2.4. Simulación del Convertidor Boost Dual Trifásico	16
2.3. Diseño del Circuito de Control	20
2.3.1. Elección y Cálculo del Circuito de Control	20
2.3.2. Simulación del Circuito de Control con el Boost Monofásico	20
2.4. Simulación Integradora y Análisis de Resultados	22
3. Conclusiones	23
3.1. Conclusiones Técnicas	23
3.2. Conclusiones Personales	24
4. Bibliografía	25
A. Modelo de LTSpice del Wolfspeed C4D20120D	27
B. Modelo de LTSpice del Wolfspeed C3M0016120K	35
C. Elección de LTSpice como Simulador de Circuitos	41

1. Introducción

Hoy en día, la demanda global de energía eléctrica se encuentra en un constante y acelerado crecimiento, lo que plantea una búsqueda de diversificar la matriz energética y buscar alternativas para aprovechar las fuentes de energía renovable. Dentro de las energías renovables, la energía solar captada por paneles fotovoltaicos destaca como una opción viable y en constante expansión.

Uno de los problemas fundamentales de los paneles solares es que no entregan ni potencia, ni tensión, ni corriente constante tal como muestran las curvas características $I-V$ y $P-V$ de los mismos, ya que dependen de una multitud de factores ambientales tales como la temperatura, la hora del día, que tan despejado este el mismo, etcétera. Podemos ver estas variaciones en las curvas características de un Panel Solar típico del mercado, como lo puede ser el STP545S-B72/Pnh+, según la Fig. 1:




Figura 1: Curvas $I-V$ y $P-V$ de un Panel Solar STP545S-B72/Pnh+. [1]

Se tiene entonces que para compensar estas variaciones y lograr que el sistema opere en un punto de trabajo deseado, resulta indispensable la utilización de convertidores electrónicos de potencia tales como el *Dual Three-Phase Boost Converter* (*Convertidor Boost Dual Trifásico* traducido al Español), el cual podemos apreciar su topología circuital en la Fig. 2.




Figura 2: Circuito Esquemático del Convertidor Dual Boost Trifásico.

Se tiene entonces que el objetivo principal de este *Trabajo Final de Integración* consiste en estudiar, analizar, diseñar y simular un convertidor de esta topología enfocado en la conversión *DC-DC* en aplicaciones fotovoltaicas, de acuerdo a los siguientes datos de diseño:

- Tensión de entrada: 48 [V_{DC}]
- Tensión se salida: 400 [V_{DC}]
- Rango de corriente: 0 a 40 [A]

2. Desarrollo

2.1. Marco Teórico

2.1.1. Análisis del Convertidor Boost Monofásico

El *Convertidor Boost Monofásico*, como bien indica su nombre, tiene como función principal obtener a la salida del mismo, una tensión promedio de *DC* mayor a la tensión de entrada, de modo que se dice que este "eleva" (*Boost* del Inglés) la tensión de salida con respecto a la de entrada. El circuito básico consta de un Inductor (L), un interruptor controlado (típicamente un *MOSFET* de potencia), un Diodo (D) y un Capacitor de Entrada (C_{in}) y de Salida (C_{out}) tal como el que se muestra en la [Fig. 3](#).




Figura 3: Circuito Esquemático del Convertidor Boost Monofásico.

Nótese que el *Convertidor Boost Dual Trifásico* presentado en la Fig. 2, se trata de una topología derivada del *Convertidor Boost Monofásico*, ya que en términos estructurales: Este convertidor está compuesto por 2 módulos idénticos conectados en paralelo, donde cada módulo es a su vez, un Convertidor Boost de 3 fases (3 ramas en paralelo). Esto significa que la potencia eléctrica del panel fotovoltaico fluye a través de 6 ramas independientes para entregar 2 valores de DC , explicitados en la Fig. 2 como V_{DC+} y V_{DC-} [2]. Se tiene entonces que si se desea diseñar un *Convertidor Boost Dual Trifásico*, resulta fundamental comenzar el estudio por su par monofásico.

El principio de funcionamiento del *Convertidor Boost Monofásico* se basa en el almacenamiento de energía magnética en el Inductor L , el cual se carga y descarga mediante el accionar de una llave electrónica, que por lo general consiste de un *MOSFET*. Para entender mejor su funcionamiento y basándonos en la Fig. 3, veamos que ocurre en el circuito cuando el transistor Q está en un estado u otro:

- Estado 1 - Interruptor Cerrado (ON): Cuando el *MOSFET* entra en conducción, el inductor queda conectado en paralelo con la fuente de alimentación (V_{in} en nuestro esquemático). Durante este intervalo, la corriente que atraviesa el inductor aumenta de forma lineal, almacenando energía en su campo magnético. Simultáneamente, el diodo queda polarizado en inversa, desconectando la etapa de entrada de la carga. En este instante, es el capacitor de salida el encargado exclusivo de suministrar la corriente y mantener la tensión en la carga.
- Estado 2 - Interruptor Abierto (OFF): Al abrirse el *MOSFET*, la corriente del inductor no puede interrumpirse de forma instantánea. Por lo tanto, la polaridad de la tensión en el inductor se invierte para mantener el flujo de corriente, sumándose a la tensión de la fuente de entrada. Esta acción polariza el diodo en directa, permitiendo que la energía almacenada en el inductor, junto con la proporcionada por la fuente, fluya hacia la etapa de salida para alimentar la carga y recargar el capacitor. [3, págs. 172-178]

Luego se tiene que las formas de onda características de este circuito son las que se

presentan en la Fig. 4.




Figura 4: Formas de Onda del *Convertidor Boost Monofásico*. [4]

Los ejes verticales de la Fig. 4, se corresponden a los siguientes valores relacionados al esquemático planteado en la Fig. 3:

- I_L : Es la corriente a través del Inductor L .
- $V_0 = V_{out}$: Es la tensión de salida del Convertidor.
- I_D : Es la corriente a través del Diodo D .
- I_C : Es la corriente a través del Capacitor C_{out} .
- $I_0 = I_{out}$: Es la corriente de salida del Convertidor.

2.1.2. Ecuaciones de Diseño

Si bien el convertidor a diseñar se trata de un *Boost Dual Trifásico*, dado lo mencionado en la Subsubsección 2.1.1, es posible no tan solo tomar el principio de funcionamiento del *Boost Monofásico*, sino también reutilizar las ecuaciones de diseño con el fin de calcular un único *Boost Monofásico* y replicar su diseño y cálculos para las otras 5 ramas, logrando así los requerimientos especificados en la Sección 1.

En cuanto a las ecuaciones de diseño de un *Convertidor Boost Monofásico*, se opta en este informe utilizar como referencia el marco teórico presentado por la nota de aplicación

de *Texas Instruments* [5], la cual planta de forma detallada, una serie de pasos con ecuaciones para elegir correctamente los componentes, los cuales se presentan a continuación de forma resumida:

- Paso 1 - Definición de los Datos de Diseño: La nota de aplicación indica que se deben definir los siguientes parámetros antes de comenzar a calcular componentes:
 - Mínima tensión nominal de entrada ($V_{in(min)}$).
 - Tensión nominal de salida (V_{out}).
 - Máxima corriente de salida ($I_{out(max)}$).
 - Circuito integrado que actúa como llave electrónica, utilizado para construir el Convertidor Boost. Este paso es necesario ya que ciertos parámetros de los pasos posteriores requieran de la hoja de datos del mismo. En este caso, trabajaremos con un *MOSFET*.
- Paso 2 - Calculo del Ciclo de Trabajo (D): Para un *Convertidor Boost*, se tiene que el ciclo de trabajo está definido en términos generales según la Ec. 1. [3, págs. 172-178]

$$V_{out} = \frac{V_{in}}{1 - D} \quad (1)$$

La nota de aplicación propone introducir una variable más denominada: η , siendo esta la eficiencia del convertidor y la estima en: $\eta \approx 80$ [%] como un valor aceptable para este tipo de convertidor. Por lo tanto, despejando a D de la Ec. 1 y asumiendo que la tensión de entrada es mínima (es decir que: $V_{in} = V_{in(min)}$), se tiene que:

$$D = 1 - \frac{V_{in(min)} \times \eta}{V_{out}} \quad (2)$$

- Paso 3 - Calculo del ΔI_L : Esta consiste en la variación de la corriente que ocurre en el inductor tal como se observa en la Fig. 4. Para ello el fabricante la estima como un porcentaje de la corriente máxima de salida según la Ec. 3.

$$\Delta I_L = (0,2 \text{ a } 0,4) \times I_{out(max)} \times \frac{V_{out}}{V_{in}} \quad (3)$$

- Paso 4 - Calculo de la Inductancia (L): Si el fabricante del circuito integrado de conmutación no entrega en su hoja de datos un valor o rango indicado para esta inductancia, la nota de aplicación provee la Ec. 4 como una buena estimación para la inductancia.

$$L = \frac{V_{in} \times (V_{out} - V_{in})}{\Delta I_L \times f_s \times V_{out}} \quad (4)$$

Donde f_s es la frecuencia mínima de conmutación del Convertidor.

- Paso 5 - Calculo de la Corriente Máxima del Interruptor ($I_{SW(max)}$): Esta es la corriente pico que debe soportar la llave electrónica, la cual en nuestro caso al tratarse de un *MOSFET*, se refiere a la I_D [6]. Esta corriente se determina entonces según la Ec. 5

$$I_{SW(max)} = \frac{\Delta I_L}{2} + \frac{I_{out(max)}}{1 - D} \quad (5)$$

- Paso 6 - Selección del Diodo (D): La nota de aplicación recomienda utilizar diodos Schottky para reducir las perdidas e indica que la corriente directa de selección debe ser igual a la corriente máxima de salida, es decir:

$$I_{F(AV)} = 1,3 \times I_{out(max)} \quad (6)$$

Se incluyo en la Ec. 6 un coeficiente de seguridad del 30[%] para elegir esta corriente [7, Pág. 22]. Adicionalmente, se indica que otro parámetro que debe ser tenido en cuenta es que la potencia de disipación del diodo debe soportar:

$$P_D = V_F \times I_F \quad (7)$$

- Paso 7 - Selección del Capacitor de Salida Mínimo ($C_{out(min)}$): Esta capacitancia depende del ripple de tensión de salida deseado (ΔV_{out}) y la nota recomienda que se calcule según la Ec. 8.

$$C_{out(min)} = \frac{I_{out(max)} \times D}{f_s \times \Delta V_{out}} \quad (8)$$

Nótese que el único valor que no se ha calculado ha sido el Capacitor de Entrada (C_{in}) ya que la nota de aplicación indica que el valor mínimo para el capacitor de entrada esta normalmente dado en la hoja de datos del circuito integrado de conmutación [5]. Dado que la llave electrónica esta implementada mediante un *MOSFET*, no es factible depender de si la hoja de datos del *MOSFET* elegido, incluya como aplicación un *Convertidor Boost* y que a su vez contemple la existencia de C_{in} (Nótese que un *Convertidor Boost* no necesariamente tiene que ser utilizado en aplicaciones fotovoltaicas como la nuestra, donde la tensión de entrada no es constante, y por lo tanto no existe motivo para introducir un capacitor a la entrada).

Para solventar este problema, se recurre al análisis de la forma de onda de la corriente de entrada I_{in} la cual es la misma que la corriente a través del inductor L , ya que se trata de la misma rama [8]. Se tiene que según la Fig. 4, la corriente del inductor (I_L) tiene una forma de onda triangular con un valor medio (I_{in}) y un rizado pico a pico (ΔI_L).

La función del capacitor de entrada (C_{in}) es absorber la parte alterna (el rizado triangular) de esa corriente, dejando que a la fuente (los paneles) solo le llegue la corriente continua. Por otro lado, se sabe que la variación de tensión en un capacitor (ΔV) está

dada por la cantidad de carga eléctrica (ΔQ) que acumula.

$$\Delta V_{in} = \frac{\Delta Q}{C_{in}} \rightarrow C_{in} = \frac{\Delta Q}{\Delta V_{in}} \quad (9)$$

La cantidad de carga eléctrica (ΔQ) es el área del triángulo de corriente durante la mitad del ciclo en la que la corriente está por encima de cero es decir, cuando el capacitor se está cargando [8]. Se tiene que el área de este triángulo estará dada por:

- La base de ese triángulo es la mitad del período de conmutación: $b = \frac{T_s}{2}$.
- La altura de ese triángulo es la mitad del rizado pico a pico: $h = \frac{\Delta I_L}{2}$.

Por lo tanto, se tiene que el área de este triángulo estará dada por:

$$Area = \frac{b \times h}{2} \rightarrow \Delta Q = \frac{1}{2} \times \left(\frac{T_s}{2}\right) \times \left(\frac{\Delta I_L}{2}\right) = \frac{\Delta I_L \times T_s}{8} \quad (10)$$

Sabiendo que el período T_s es la inversa de la frecuencia ($T_s = \frac{1}{f_s}$), la ecuación de la carga queda:

$$\Delta Q = \frac{\Delta I_L}{8 \times f_s} \quad (11)$$

Se tiene que finalmente reemplazando lo obtenido en la Ec. 11 en la Ec. 9, se tiene que:

$$C_{in} = \frac{\Delta I_L}{8 \times f_s \times \Delta V_{in}} \quad (12)$$

2.2. Diseño del Conversor Boost Dual Trifásico

2.2.1. Calculo de una rama Boost Monofásico

Tal como se menciona en la [Subsubsección 2.1.2](#), se busca diseñar un único *Convertidor Boost Monofásico* y replicar su diseño otras 5 veces, de modo que al estar los 6 módulos en paralelo, se obtenga el *Convertidor Boost Dual Trifásico* con las características deseadas.

Se tiene entonces que al utilizar una topología de 6 ramas en paralelo, donde cada rama individual representa un *Convertidor Boost Monofásico* la cual deberá manejar una sexta parte de la corriente total. Con esta consideración en mente, podemos comenzar con el proceso de selección de acuerdo a los pasos listados en la [Subsubsección 2.1.2](#).

- Paso 1: Los parámetros de diseño de cada convertidor son:

- $V_{in(min)} = 48 \text{ [V]}$.
- $V_{out} = 400 \text{ [V]}$.
- $I_{out(max)} = \frac{40 \text{ [A]}}{6} \approx 6,67 \text{ [A]}$.

El resto de parámetros se irán definiendo en los pasos posteriores.

- Paso 2: Según la [Ec. 2](#), se tiene que:

$$D = 1 - \frac{48 \times 0,8}{400} = 90,4 \text{ [\%]} \quad (13)$$

- Paso 3: Tomando un 30 [\%] de la corriente máxima, se determina según [Ec. 3](#) que el ripple de corriente en el inductor será de:

$$\Delta I_L = 0,3 \times (6,67) \times \left(\frac{400}{48} \right) = 16,675 \text{ [A]} \quad (14)$$

- Paso 4: Para determinar el valor de la inductancia L , debemos primero fijar una frecuencia mínima de conmutación, la cual depende de forma directa del elemento encargado de la conmutación que en este caso, se trata de un *MOSFET*.

Según lo desarrollado en la [Subsubsección 2.1.2](#) (más específicamente las [Ec. 4](#), [Ec. 8](#) y la [Ec. 12](#)), la selección de la frecuencia de conmutación (f_s) representa un compromiso directo entre el volumen de los componentes reactivos y las pérdidas por conmutación en los semiconductores [8, Cap. 4, Sec. 3]. Se tiene que dado que se trata de una topología de $N = 6$ ramas, el sistema se beneficia de una frecuencia efectiva de:

$$f_{efectiva} = N \times f_s \quad (15)$$

Dadas las ventajas constructivas físicas del *MOSFET*, se tiene que este permite trabajar con frecuencias de conmutación mucho más altas que las de los IGBTs [9, pág. 20] [10], sin embargo para este tipo de aplicaciones, se utilizan otros tipos de *MOSFETs* los cuales se discutirán en secciones posteriores.

Dada la topología de 6 ramas ($N = 6$), el sistema se beneficia de una frecuencia efectiva de $N \times f_s$. Esto permite seleccionar una f_s conservadora por rama de 100 [kHz], garantizando una frecuencia efectiva de filtrado de 600 [kHz]. Por lo tanto, si: $f_s = 100$ [kHz], se tiene que reemplazando este valor en la [Ec. 4](#), se tiene que:

$$L = \frac{48 \times (400 - 48)}{16,675 \times 100000 \times 400} \approx 25,33 \text{ [\mu Hy]} \quad (16)$$

- Paso 5: Este paso si bien no será utilizado en esta sección sino más bien en la posterior a esta, nos da un indicador de que tipo de *MOSFET* deberemos utilizar, por lo tanto, reemplazando los valores obtenidos en los pasos anteriores en la [Ec. 5](#)

$$I_{SW(max)} = \frac{16,675}{2} + \frac{6,67}{1 - 0,904} \approx 77,81 \text{ [A]} \quad (17)$$

- Paso 6: Al igual que el paso anterior, este será utilizado en la sección posterior para

elegir el diodo, tal que según la [Ec. 6](#):

$$I_{F(AV)} = 1,3 \times 6,67 \approx 8,671 \text{ [A]} \quad (18)$$

- **Paso 7:** Para calcular al capacitor de salida, debemos primero fijar que ripple se permite a la salida, tal que tomando que este ripple sea del 1 [%], lo que equivale a un:

$$\Delta V_{out} = 0,01 \times 400 = 4 \text{ [V]} \quad (19)$$

Tal que reemplazando lo obtenido en la [Ec. 19](#) en la [Ec. 8](#), se obtiene la capacitancia de salida mínima.

$$C_{out(min)} = \frac{6,67 \times 0,904}{100000 \times 4} \approx 15,07 \text{ } [\mu F] \quad (20)$$

Se opta entonces por un capacitor de valor comercial de $C_{out} = 18 \text{ } [\mu F]$.

- **Paso 8:** Si bien no existe un paso 8 en la [Subsubsección 2.1.2](#), se dirá que el paso 8 para nuestros cálculos consiste en determinar el capacitor de entrada (C_{in}) de acuerdo a la expresión de la [Ec. 12](#). Para ello, solo resta determinar el ripple a la entrada, para el cual se toma el mismo criterio del 1 [%] del paso anterior, tal que $\Delta V_{in} = 0,01 \times 48 = 0,48 \text{ [V]}$ tal que:

$$C_{in} = \frac{16,675}{8 \times 100000 \times 0,48} \approx 43,42 \text{ } [\mu F] \quad (21)$$

Se elige entonces un capacitor de valor comercial de $C_{in} = 47 \text{ } [\mu F]$.

2.2.2. Selección de Componentes

En esta sección profundizaremos sobre el proceso de selección de los 2 elementos activos que conforman el *Convertidor Boost*:

- **Selección del MOSFET:** De acuerdo a lo discutido en la [Subsubsección 2.1.2](#), si bien la llave electrónica a utilizar será un *MOSFET* debido a que este ofrece las mejores velocidades de conmutación [[9](#), pág. 20] [[10](#)], se tiene que las pérdidas de conmutación a una frecuencia de $f_s = 100[kHz]$ y las altas tensiones y corrientes de trabajo, se descartó el uso de *MOSFETs* convencionales de Silicio (*Si*).

De acuerdo al artículo académico de *Texas Instruments* sobre las perdidas en los *MOSFETs* [[11](#), Eq. 4], las pérdidas por conmutación (P_{sw}) son directamente proporcionales a la tensión aplicada (V_{IN}), la corriente y la frecuencia de operación (f_{sw}), gobernadas de forma crítica por la carga de transferencia de compuerta ($Q_{GS2} + Q_{GD}$), según la expresión [Ec. 22](#).

$$P_{sw} = V_{in} \times I_{out} \times f_s \times \frac{(Q_{GS2} + Q_{GD})}{I_G} \quad (22)$$

Adicionalmente, las pérdidas asociadas a la carga de la compuerta (P_G) escalan linealmente con la frecuencia [11, Eq. 5] según la expresión Ec. 23.

$$P_G = Q_{G(TOT)} \times V_G \times f_s \quad (23)$$

En transistores de *Si* de alta tensión, la reducción de la resistencia en conducción ($R_{DS(on)}$) impone una penalización directa aumentando la capacitancia de compuerta, lo que ante una frecuencia de conmutación de 100 [kHz] elevaría exponencialmente las pérdidas dinámicas globales, tal como se muestra en la Fig. 5




Figura 5: Formas de Onda del *Convertidor Boost Monofásico*. [11, Fig. 8]

Por este motivo, se justifica de forma crítica la transición hacia transistores de Carburo de Silicio (*SiC*) [12]. Se tiene que según lo desarrollado en el Paso 5 de la Subsubsección 2.2.1, se tiene que los parámetros de elección de un este *MOSFET* serán los siguientes:

- Tensión Drenador-Surtidor (V_{DS}): Se tiene que la máxima tensión que soportará el transistor es prácticamente la tensión de salida $V_{out} = 400$ [V], multiplicada por un factor de seguridad de 2,5 veces, tal que se debe elegir un *MOSFET* con una tensión drenador-surtidor máxima de: $V_{DS} \approx 1000$ [V].
- Corriente de Drenador (I_D): De acuerdo a lo expresado en la Ec. 17, se tiene que se debe elegir un *MOSFET* con una corriente de drenador máxima de: $I_D \approx 80$ [A].

Se elige entonces como *MOSFET*, un **Wolfspeed C3M0016120K** [13] el cual según su hoja de datos posee las especificaciones listadas en la Fig. 6.

Key Parameters

Parameter	Symbol	Min.	Typ.	Max	Unit	Conditions	Note
Drain - Source Voltage	V_{DS}			1200	V	$T_c = 25^\circ\text{C}$	
Maximum Gate - Source Voltage	$V_{GS(max)}$	-8		+19		Transient	
Operational Gate-Source Voltage	$V_{GS op}$		-4/15			Static	Note 1
DC Continuous Drain Current	I_D			115	A	$V_{GS} = 15\text{ V}, T_c = 25^\circ\text{C}, T_J \leq 175^\circ\text{C}$	Fig. 19 Note 2
				85		$V_{GS} = 15\text{ V}, T_c = 100^\circ\text{C}, T_J \leq 175^\circ\text{C}$	
Pulsed Drain Current	I_{DM}			250		t_{pmax} limited by T_{Jmax} $V_{GS} = 15\text{ V}, T_c = 25^\circ\text{C}$	Fig. 22
Power Dissipation	P_D			556	W	$T_c = 25^\circ\text{C}, T_J = 175^\circ\text{C}$	Fig. 20
Operating Junction and Storage Temperature	T_J, T_{stg}			-40 to +175	$^\circ\text{C}$		
Solder Temperature	T_L			260		According to JEDEC J-STD-020	
Mounting Torque	M_D			1 8.8	Nm lbf-in	M3 or 6-32 screw	

Figura 6: Hoja de datos del Wolfspeed C3M0016120K. [13]

- Selección del Diodo:** Si bien la nota de aplicación de *Texas Instruments*, utilizada en la [Subsubsección 2.1.2](#), recomienda utilizar diodos Schottky, se tiene que estos no existen para tensiones mayores a 150 [V] o 200 [V] [14, Pág. 36]. Por lo tanto se recurre nuevamente a la tecnología de de Carburo de Silicio (*SiC*) [12], ya utilizada en los *MOSFETs*, la cual presenta las mismas ventajas (altas tensiones y corrientes de trabajo en conjunto con altas frecuencias de conmutación) pero para Diodos Schottky. Se tiene entonces que los diodos se deben elegir según: [14, Págs. 19-21]
 - Tensión Inversa Máxima (V_{RRM}):** Nótese que cuando el *MOSFET* este encendido, el diodo queda polarizado en inversa y por consecuente, tiene que soportar toda la tensión de salida ($V_{out} = 400\text{ [V]}$). Aplicando el mismo coeficiente de seguridad que para el *MOSFET* [7, pág. 22] y por lo tanto se elige el diodo según: $V_{RRM} \approx 1000\text{ [V]}$.
 - Corriente directa Máxima de Conducción ($I_{F(AV)}$):** El diodo solo conducirá durante el tiempo que el *MOSFET* este apagado, por lo tanto el diodo se debe elegir en base a la [Ec. 18](#), es decir: $I_{F(AV)} = 9\text{ [A]}$.

En virtud de estos valores, se elige un diodo **Wolfspeed C4D20120D** [15] el cual según su hoja de datos posee las especificaciones listadas en la [Fig. 7](#).

Parameter	Symbol	Value	Unit	Test Conditions	Notes
Repetitive Peak Reverse Voltage	V_{RRM}	1200	V		
Surge Peak Reverse Voltage	V_{RSM}	1300			
DC Blocking Voltage	V_{DC}	1200			
Continuous Forward Current (Per Leg/Per Device)	I_F	34/68	A	$T_c = 25^\circ\text{C}$	Fig. 3
		16.5/33		$T_c = 135^\circ\text{C}$	
		10/20		$T_c = 157^\circ\text{C}$	
Repetitive Peak Forward Surge Current	I_{FRM}	47*		$T_c = 25^\circ\text{C}, t_p = 10\text{ ms, Half Sine Wave}$	
		31.5*		$T_c = 110^\circ\text{C}, t_p = 10\text{ ms, Half Sine Wave}$	
Non-Repetitive Forward Surge Current	I_{FSM}	71*		$T_c = 25^\circ\text{C}, t_p = 10\text{ ms, Half Sine Wave}$	Fig. 8
		59.5*		$T_c = 110^\circ\text{C}, t_p = 10\text{ ms, Half Sine Wave}$	
Non-Repetitive Peak Forward Surge Current	$I_{F,Max}$	750*		$T_c = 25^\circ\text{C}, t_p = 10\text{ }\mu\text{s, Pulse}$	
		620*		$T_c = 110^\circ\text{C}, t_p = 10\text{ }\mu\text{s, Pulse}$	
Power Dissipation (Per Leg/Per Device)	P_{tot}	176/352	W	$T_c = 25^\circ\text{C}$	Fig. 4
		76/152		$T_c = 110^\circ\text{C}$	
i^2t value	$\int i^2 dt$	25*	A^2s	$T_c = 25^\circ\text{C}, t_p = 10\text{ ms}$	
		17.5*		$T_c = 110^\circ\text{C}, t_p = 10\text{ ms}$	
Diode dV/dt Ruggedness	dV/dt	200	V/ns	$V_R = 0-960\text{V}$	

Figura 7: Hoja de datos del Wolfspeed C4D20120D. [15]

2.2.3. Simulación del Convertidor Boost Monofásico

Se propone, dada la complejidad y cantidad de elementos que tiene el *Convertidor Boost Dual Trifásico*, que se simule en una primera instancia el *Convertidor Boost Monofásico* analizado y calculado en secciones anteriores. Una vez que esas simulaciones se correspondan con el diseño efectuado, se simulará el *Convertidor Boost Dual Trifásico*. Nótese que a fines prácticos, la principal diferencia entre ambos va a ser la corriente de salida.

En virtud de lo recién mencionado, se tiene que el circuito a simular en LTSpice, se encuentra en representado en la Fig. 8.




Figura 8: Simulación en LTSpice del Convertidor Boost Monofásico.

Antes de observar los resultados de la simulación, se puede apreciar que los modelos

de LTSpice tanto del Diodo **C4D20120D**, como del *MOSFET* **C3M0016120K** se obtuvieron directamente de la página oficial de su fabricante, es decir, de **Wolfspeed** [15]. El fabricante entrega no tan solo los modelos de simulación en archivos *.lib*, sino también que los archivos de los símbolos *.asy* para introducirlos en el esquemático que se muestra en la Fig. 8. Los modelos de LTSpice del para la simulación para el diodo y el *MOSFET*, se encuentran en el Sección A y Sección B respectivamente.

Por otro lado, se puede observar que el modelo del *MOSFET* incluye 2 terminales adicionales, denominados T_J y T_C los cuales se corresponden a la Temperatura de Juntura y de Carcasa del transistor. Estas variables pueden ser utilizadas como entradas (para introducir alguna temperatura inicial de trabajo) o como salidas (para medir la temperatura del transistor bajo carga). Estas se modelan de acuerdo a la correspondencia de: $1 [V] \rightarrow 1 [^{\circ}C]$ y para nuestro caso, se optó únicamente por fijar que $T_C = 25 [^{\circ}C]$.

A fines de realizar una simulación inicial, el disparo del *MOSFET* será comandado por una fuente de tensión de pulsos ajustada a un ciclo de trabajo (D) similar al obtenido en la Ec. 13, pero sin considerar la eficiencia ya que al tratarse de un simulador de circuitos, este circuito no es afectado por pérdidas, y por lo tanto el ciclo de trabajo D utilizado fue de: $D = 1 - \frac{48}{400} = 0,88$. Por lo tanto, si la frecuencia de conmutación es de: $f_s = 100 [kHz]$, entonces el periodo de conmutación es igual a: $T_s = 10 [\mu s]$ y la fuente V_G debe permanecer a una tensión de $V_G = 15 [v]$ durante: $0,88 \times 10 = 8,8 [\mu s]$ para garantizar el disparo del *MOSFET*. En secciones posteriores, se desarrollará el diseño de un circuito de disparo para *MOSFETs* mas adecuado para esta aplicación.

Con estas consideraciones en mente, vemos que si introducimos una carga de $R_L = \frac{400}{6,67} \approx 60 [\Omega]$, las tensión de salida V_{out} y la corriente de salida (I_{out}) son las que se observan en la Fig. 9.




Figura 9: Simulación en LTSpice del Convertidor Boost Monofásico. En verde se grafica la V_{out} y en azul se tiene la I_{out} .

Se observa de los marcadores en la parte inferior derecha de la Fig. 9, que el valor medio de la tensión es de: $V_{out(AV)} = 392,41 [V]$ y que el valor medio de la corriente es de: $I_{out(AV)} = 6,54 [A]$, siendo estos valores muy cercanos a los propuestos en el Paso 1 de la Subsubsección 2.2.1 de modo que se valida el marco teórico empleado para desarrollar este convertidor.

Resulta de interés también evaluar la similitud de las gráficas teóricas del *Convertidor Boost* (Véase la Fig. 4) con las que entrega el simulador, por lo que se realizan estas curvas en la Fig. 10 y la Fig. 11.




Figura 10: Simulación en LTSpice del Convertidor Boost Monofásico. En rojo se grafica la I_L , en azul se tiene la $I_{C_{out}}$. y en verde se grafica la I_D .

Nótese que la diferencia entre la corriente más grande en I_L (es decir: $I_{L(max)}$) y la corriente más chica (es decir: $I_{L(min)}$) se corresponde de forma directa al valor de ΔI_L el cual, según el marcador de la Fig. 10, es igual a: $I_L = 16,27 [A]$ siendo este nuevamente un valor extremadamente próximo al encontrado en la Ec. 14.

Continuando con la comparativa de las curvas teóricas con las simuladas, también se observa de forma acertada en la Fig. 11, que la Corriente del Inductor (I_L) es siempre la suma de la Corriente a través del Diodo (I_D) y la Corriente Drenador-Surtidor del *MOSFET* ya que cuando conduce el Diodo, el *MOSFET* estará apagado y cuando no conduce el diodo es porque el *MOSFET* esta prendido.




Figura 11: Simulación en LTSpice del Convertidor Boost Monofásico. En rojo se grafica la I_L , en azul se tiene la I_D . y en verde se grafica la I_D .

2.2.4. Simulación del Convertidor Boost Dual Trifásico

En virtud de lo expuesto en la [Subsubsección 2.2.3](#), se tiene que el modelo empleado para el *Convertidor Boost Monofásico* es válido y por lo tanto se busca en esta sección copiar ese esquemático y paralelizarlo de forma tal que se conforme el *Convertidor Boost Dual Trifásico* que se desea investigar y desarrollar a lo largo de este informe.

Para poder observar una corriente de salida de: $I_{out} = 40 [A]$, se introduzco una resistencia de carga con valor igual al expresado en la [Ec. 24](#).

$$R_L = \frac{400 [V]}{40 [A]} = 10 [\Omega] \quad (24)$$

Nótese que en este caso, ya no se simula un único *MOSFET*, sino más bien 6 de ellos los cuales deben conmutar de forma intercalada, para evitar generar un cortocircuito. Para que el intercalado funcione y cancele el rizado de corriente, las 6 fases deben dispararse desfasadas exactamente $60 [^\circ]$ una de otra ($360 [^\circ]/6 = 60 [^\circ]$). Como el período total es de $10 [\mu s]$, el desfase en tiempo que debemos aplicar como retraso (T_{delay}) a cada fuente consecutiva es de: $10 [\mu s]/6 \approx 1,6667[\mu s]$.

Por lo tanto, el circuito a simular es el que se muestra en la [Fig. 12](#):




Figura 12: Simulación en LTSpice del Convertidor Boost Dual Trifásico.

Obsérvese que tal paralelización del circuito no es algo libre de consecuencias, ya que los modelos en LTSpice del Diodo y del *MOSFET* provistos del fabricante *WolfSpeed*, no son simples interruptores sino más bien subcircuitos altamente complejos, tal como muestra la extensa longitud de sus modelos en [Sección A](#) y [Sección B](#). Estos subcircuitos incluyen un preciso modelado de las capacitancias parásitas dinámicas, resistencias no lineales y redes electro-térmicas acopladas (según los pines T_J y T_c). Al simular 6 ramas operando a 100 [kHz], el motor de cálculo debe resolver extensos cálculos matemáticos con pasos de tiempo del orden de los nanosegundos para capturar correctamente las transiciones de encendido y apagado (pérdidas por conmutación), lo que eleva drásticamente el costo computacional.

Para mitigar los prolongados tiempos de simulación sin sacrificar la precisión del régimen permanente, se aplicaron 2 estrategias fundamentales de optimización:

- Forzado de Condiciones Iniciales: Se propuso que en lugar de simular el transitorio completo de carga de los Capacitores e Inductores (lo que llevaría un gran costo computacional), se optó por utilizar el comando `.ic` (*Initial Conditions*) para precargar los capacitores de salida a 400 [V] y que los inductores estén precargados con un determinado valor de corriente almacenado. Este valor de corriente se deduce partiendo de la [Ec. 24](#).

$$P_{out} = \frac{V_{out}^2}{R_L} = \frac{400^2}{10} = 16000 \text{ [W]} \quad (25)$$

Dado que la potencia es constante, la corriente de entrada debe de ser igual a:

$$I_{in} = \frac{P_{out}}{V_{in}} = \frac{16000}{48} \approx 333,33 [A] \quad (26)$$

Por lo tanto, la corriente por rama, y que consecuentemente debe tener el inductor en estado de régimen es de:

$$I_{L(rama)} = \frac{333,33}{6} \approx 55,55 [A] \quad (27)$$

- Agrupación mediante Módulos de Doble Diodo: Nótese que el diodo *Wolfsped C4D20120D* consiste en único módulo con 2 diodos dentro del mismo, por lo tanto se tiene que 3 módulos ya sobrarían para modelar este circuito. Esta estrategia no sólo está justificada en la búsqueda de mejorar el rendimiento de la simulación, sino también en el objetivo de ahorrar espacio y compartir disipadores, permitiendo así reducir la cantidad de modelos térmicos independientes que el software debe evaluar simultáneamente y por lo tanto mejorando la convergencia sin alterar los resultados eléctricos del ripple de salida.

La elección de *LTSpice* como software de simulación por sobre otros simuladores orientados a la electrónica de potencia es un planteo excede los propósitos de este Trabajo Final, sin embargo se propone revisar el [Sección C](#), para justificar esta opción.

Con todo esto en mente, se puede realizar una simulación sobre la tensión y corriente de salida la cual se muestra en la [Fig. 13](#).




Figura 13: Simulación en LTSpice del Convertidor Boost Dual Trifásico. En verde se grafica la I_{out} y en azul se tiene la V_{out} .

Como podemos ver en la [Fig. 13](#), si bien en una primera vista parece que el sistema no ha llegado a su régimen, se tiene que al observar los ejes de tensión (a la derecha) y de

corriente (a la izquierda), el valor de tensión media en la salida es de: $V_{out(AV)} \approx 392,62 [V]$ y la corriente media en la carga es de: $I_{out(AV)} \approx 39,262 [A]$. Nótese que estos valores son prácticamente los valores de diseño del *Convertidor Boost Dual Trifásico*, verificando así el diseño y marco teórico desarrollado en apartados anteriores.

Se verifica también que el ripple de salida observado en la Fig. 14, se corresponde a la $f_{efectiva}$ deducida según la Ec. 15, ya que $1/1,6666667 \approx 600 [kHz]$.




Figura 14: Simulación en LTSpice del Convertidor Boost Dual Trifásico. En verde se grafica la I_{out} y en azul se tiene la V_{out} .

Finalmente se muestra en la Fig. 15, la corriente a través de cada uno de los 6 Inductores que conforman el *Convertidor Boost Dual Trifásico*, donde se observa que el valor medio de esta corriente es de: $I_L = 56,384 [A]$ que se aproxima al resultado obtenido en la Ec. 27.




Figura 15: Simulación en LTSpice del Convertidor Boost Dual Trifásico. En distintos colores se observan las distintas corrientes a través de los 6 Inductores.

2.3. Diseño del Circuito de Control

2.3.1. Elección y Calculo del Circuito de Control

Para la generación de pulso y el manejo de las compuertas de los *MOSFETs* de *SiC*, se descartó el uso de controladores analógicos tradicionales como el *SG3525* ya que si bien son robustos, estos integrados están diseñados principalmente para topologías de 2 fases (*Push-Pull* o Medio Puente) y carecen de la flexibilidad necesaria para generar 6 señales de pulso independientes con un desfase exacto de 60° . Además, su capacidad de entregar corriente (típicamente menor a $\approx 0,5$ [A]) resulta insuficiente para cargar rápidamente las capacitancias parásitas de un *MOSFET* de *SiC* operando a $f_s = 100$ [kHz] [16].

En virtud de lo expuesto, se optó por una arquitectura de control digital estándar en la industria actual:

- Generación de señal digital (*MCU/DSP*): Un microcontrolador se encarga de calcular el ciclo de trabajo y generar 6 señales lógicas (de 0 a 3,3 [V]) perfectamente sincronizadas y desfasadas para el disparo del *MOSFET*.
- Etapas de Potencia de Compuerta (*Gate Driver*): Nótese que los de 3,3 [V] y los pocos [mA] de tensión y corriente de salida del microcontrolador, no pueden disparar el *MOSFET* elegido. Por lo tanto se debe intercalar la salida del microcontrolador y la Gate del *MOSFET* mediante un *Gate Driver* en cada fase, el cual actúa como un amplificador que toma la débil señal digital del microcontrolador y la transforma en un pulso robusto de 15 [V], capaz de inyectar picos de varios amperios directamente en la compuerta del *SiC*, garantizando una conmutación rápida y minimizando las pérdidas térmicas [17].

Se propone utilizar como microcontrolador un **TMS320F280049C** de *Texas Instruments*, el cual es el estándar absoluto en cargadores de autos eléctricos y fuentes industriales. Tienen periféricos *PWM* de muy alta resolución y están diseñados específicamente para manejar transistores de *SiC* [18].

En cuanto al *Gate Driver*, se propone utilizar un **LTC4440** de *Linear Technology* el cual soporta una elevación de tensión de hasta 18 [V], lo cual será un margen más que suficiente para elevar los 3,3 [V] de salida del microcontrolador a la tensión de compuerta de: $V_G = 15$ [V] [19].

2.3.2. Simulación del Circuito de Control con el Boost Monofásico

Se propone simular al microcontrolador elegido en la [Subsubsección 2.3.1](#) como una fuente de pulsos, ya que a fines prácticos: el microcontrolador, mediante una lógica programable interna, conmutará el estado de varios pines para generar los disparos. Nótese que intentar simular un microcontrolador dentro de *LTSpice* es una tarea complicada la cual

obviaremos si simulamos los pines de salida del micro como fuentes de pulso de tensión. La magnitud de los pulsos de tensión de salida se definen de acuerdo a la hoja de datos del **TMS320F280049C** de *Texas Instruments*, la cual indica que las tensiones de salida de los puertos *I/O* son de 3,3 [V] [18, Pág. 1].

En cuanto al *Gate Driver*, se tiene que el modelo elegido en la [Subsubsección 2.3.1](#) es nativo en *LTSpice* y presenta una sencilla configuración tal como se muestra en la [Fig. 16](#) para el *Convertidor Boost Monofásico* con Circuito de Control.




Figura 16: Simulación en LTSpice del Convertidor Boost Monofásico con Circuito de Control.

Al ejecutar la simulación, se puede observar que la tensión y corriente de salida son las que muestran la [Fig. 17](#).




Figura 17: Simulación en LTSpice del Convertidor Boost Monofásico con Circuito de Control. En verde se grafica la I_{out} y en azul se tiene la V_{out} .

Nuevamente, los marcadores que se observan en la parte superior izquierda de la Fig. 17 indican que los valores obtenidos de tensión y corriente promedio de salida son los mismos que para el convertidor simulado sin circuito de control de la Fig. 9, demostrando así el correcto funcionamiento del circuito de control en conjunto con el *Convertidor Boost Monofásico*.

2.4. Simulación Integradora y Análisis de Resultados

Para concluir este informe, se propone combinar el desarrollo de la Subsubsección 2.2.4 del *Convertidor Boost Dual Trifásico* sin circuito de control, con el desarrollo sobre el circuito de control de la Subsubsección 2.3.2, de modo que se obtiene una simulación final integradora del Convertidor Boost Dual Trifásico con un Circuito de Control tal como se ve en la Fig. 18.




Figura 18: Simulación en LTSpice del Convertidor Boost Dual Trifásico con Circuito de Control.

Nótese que incluir a los 6 **LTC4440**, se relentiza aún más el proceso de simulación. Sin embargo, la simulación todavía puede ejecutarse de forma realista, y las curvas de salida son las que se muestran en la Fig. 19.




Figura 19: Simulación en LTSpice del Convertidor Boost Dual Trifásico con Circuito de Control. En verde se grafica la I_{out} y en azul se tiene la V_{out} .

Nótese que los valores nunca serán exactamente a los de diseño debido a errores de redondeo y ajuste de capacitores a valores comerciales, sin embargo los resultados obtenidos son, a fines prácticos, los mismos con los que se diseñó el *Convertidor Boost Dual Trifásico*, de modo tal que se concluye de forma exitosa que los objetivos propuestos en la [Sección 1](#) han sido alcanzados satisfactoriamente y el circuito fue estudiado, analizado, diseñado y simulado correctamente.

3. Conclusiones

3.1. Conclusiones Técnicas

- Validación del Marco Teórico: A lo largo de este informe, se ha demostrado que el marco teórico utilizado para un *Convertor Boost Monofásico* es un marco sólido para el diseño de este tipo de convertidores y que su análisis y diseño puede ser fácilmente extendido a topologías de mas niveles en paralelo, como lo es la del *Convertor Boost Dual Trifásico*. Este marco teórico también fue respaldado en base al simulador *LTSpice*, el cual es una alternativa gratuita y de código abierto que presenta varias ventajas por sobre sus pares orientados a la electrónica de potencia tal como se discusión en la [Sección C](#).
- Las ventajas de la Tecnología de SiC en Aplicaciones Fotovoltaicas: Esta tecnología representa un avance significativo a los diodos o *MOSFETs* de *Si* tradicional ya que permiten manejar altos valores de tensiones y corrientes mientras que pueden operar en un rango muy elevado de frecuencias. Esto los vuelve como una alternativa

moderna y eficiente a la hora de diseñar circuitos convertidores *DC-DC* para aplicaciones fotovoltaicas [12].

- Complejidad en el *Debugging* y Optimización de la Simulación: El desarrollo del *Converter Boost Dual Trifásico* demostró que la optimización de una topología trifásica y dual presenta severas dificultades prácticas que escapan al análisis matemático ideal. El principal desafío técnico surgió durante la etapa de depuración (*debugging*), donde se buscó realizar múltiples técnicas de optimización en el circuito para lograr compilar la simulación en un tiempo razonable y obtener los resultados de la simulación para verificar de forma verídica los resultados obtenidos.

3.2. Conclusiones Personales

- Valoración de las hojas de datos frente al diseño ideal: Este proyecto nos permitió comprender de forma práctica que las ecuaciones de los libros de texto son solo el punto de partida para el diseño de circuitos. La ingeniería real exige un análisis aún más riguroso que el que proveen las hojas de datos de los fabricantes, ya que los límites físicos no lineales y las restricciones operativas de los componentes reales dictan la verdadera viabilidad y topología de un circuito electrónico, siendo este un concepto adquirido y profundizado a lo largo de esta asignatura.
- Fortalecimiento y Mejoras en el Proceso de Creación de un Informe Técnico: A lo largo de los 10 *TPTs* y este *TFI*, propuestos por el Ing. Sergio Aguero, se buscó constantemente mejorar el proceso de análisis, diseño, optimización, obtención de material bibliográfico y demás procesos que fortalecen el crecimiento profesional de un Ingeniero. Dado que esta asignatura pertenece al último año de Ingeniería Electrónica de la *FCEFN*, se tiene que este informe ha sido de vital importancia para sentar las bases y comenzar el aprendizaje para un futuro proyecto de final de grado, independientemente si está relacionado o no a la electrónica de potencia.

4. Bibliografía

- [1] IluminaShop. “Panel solar 545W 41.87V Suntech Tier 1 Monocristalino 144 células PERC,” visitado 9 de jun. de 2026. dirección: <https://iluminashop.com/led-producto/material-electrico/energia-solar-fotovoltaica/paneles-solares-fotovoltaicos/panel-solar-545w-41-87v-suntech-tier-1-monocristalino-144-celulas-perc/>
- [2] À. Monte Ferrer. “Evaluación de convertidores DC-DC para conexión de paneles fotovoltaicos al bus de distribución de continua en microrredes mixtas,” Universitat Politècnica de València, visitado 9 de jun. de 2026. dirección: <https://riunet.upv.es/bitstreams/b265dda9-ebf6-4a25-b8e2-c9138f8b6875/download>
- [3] N. Mohan, T. M. Undeland y W. P. Robbins, *Power Electronics: Converters, Applications, and Design*, 3.^a ed. John Wiley & Sons, 2003, ISBN: 978-0471226932.
- [4] E. Mind. “Boost Converter – Circuit Diagram, Working & Waveforms,” visitado 9 de jun. de 2026. dirección: <https://electronicsmind.com/boost-converter/>
- [5] B. Hauke, “Basic Calculation of a Boost Converter’s Power Stage,” Texas Instruments, Application Report SLVA372D, 2014. visitado 9 de jun. de 2026. dirección: <https://www.ti.com/lit/an/slva372d/slva372d.pdf>
- [6] A. C. Agüero, *El MOSFET de Potencia*, Apunte de cátedra, Electrónica Industrial, Material de soporte didáctico, 2026.
- [7] S. Gangi, *Diseño de un Rectificador Trifásico de Media Onda con Diodos Semiconductores de Potencia*, Guía de Trabajos Prácticos, Electrónica Industrial, Material didáctico de cátedra, 2026.
- [8] R. W. Erickson y D. Maksimovic, *Fundamentals of Power Electronics*, 3.^a ed. Springer, 2020. DOI: [10.1007/978-3-030-43881-4](https://doi.org/10.1007/978-3-030-43881-4)
- [9] A. C. Agüero, *Clase 0: Presentación e Introducción a la Electrónica de Potencia*, Diapositivas de cátedra, Electrónica Industrial, Material didáctico de soporte para clase magistral, 2021.
- [10] Hedy. “IGBT vs. MOSFET: A Comprehensive Comparison of Features,” Dase-nic, visitado 10 de jun. de 2026. dirección: <https://www.dasenic.com/blog/knowledgeHub/igbt-vs-mosfet-a-comprehensive-comparison-of-features>
- [11] G. Lakkas, “MOSFET power losses and how they affect power-supply efficiency,” *Analog Applications Journal*, 2016. visitado 10 de jun. de 2026. dirección: <https://www.ti.com/lit/an/slyt664/slyt664.pdf?ts=1781291704984>

- [12] R. G. Arrshith, M. R. Rashmi, V. K. Ramachandaramurthy, H. P. Lee y U. Subramaniam, “SiC MOSFET Based 10 kW Interleaved Boost Converter Interface for Regenerative Power Electronic System,” *IEEE Access*, vol. 13, págs. 143 440-143 448, 2025. DOI: [10.1109/ACCESS.2025.3596903](https://doi.org/10.1109/ACCESS.2025.3596903)
- [13] *Silicon Carbide Power MOSFET C3M0016120K Datasheet*, Wolfspeed, ene. de 2024. visitado 11 de jun. de 2026. dirección: https://assets.wolfspeed.com/uploads/2024/01/Wolfspeed_C3M0016120K_data_sheet.pdf
- [14] A. C. Agüero, *Diodo de Potencia parte 1*, Diapositivas de cátedra, Electrónica Industrial, Material didáctico de soporte para clase magistral, 2026.
- [15] *Silicon Carbide Schottky Diode C4D20120D Datasheet*, Wolfspeed, dic. de 2023. visitado 11 de jun. de 2026. dirección: https://assets.wolfspeed.com/uploads/2023/12/Wolfspeed_C4D20120D_data_sheet.pdf
- [16] *SG3525: Regulating Pulse Width Modulators Datasheet*, Motorola Semiconductor Products. visitado 12 de jun. de 2026. dirección: <https://www.alldatasheet.com/datasheet-pdf/view/5632/MOTOROLA/SG3525.html>
- [17] P. Drexhage, “Gate Driver Basics,” Semikron Danfoss, Application Note AN 21-002, mar. de 2024. visitado 12 de jun. de 2026. dirección: <https://assets.danfoss.com/documents/latest/444234/AB501643796480en-000201.pdf>
- [18] *TMS320F280049C: Real-Time Microcontrollers Datasheet*, Texas Instruments. visitado 13 de jun. de 2026. dirección: <https://www.alldatasheet.com/datasheet-pdf/view/1012336/TI1/TMS320F280049C.html>
- [19] *LTC4440: High Speed, High Voltage High Side Gate Driver Datasheet*, Linear Technology. visitado 13 de jun. de 2026. dirección: <https://www.alldatasheet.com/datasheet-pdf/view/101984/LINER/LTC4440.html>
- [20] Wolfspeed. “LTspice and PLECS Models for Power Devices,” visitado 13 de jun. de 2026. dirección: <https://www.wolfspeed.com/tools-and-support/power/ltspice-and-plecs-models/>
- [21] Wolfspeed. “Selecting Between Wolfspeed’s Design Tools,” visitado 13 de jun. de 2026. dirección: <https://www.wolfspeed.com/knowledge-center/article/selecting-between-wolfspeeds-design-tools/>

A. Modelo de LTSpice del Wolfspeed C4D20120D

```
1 *****
2 ** Wolfspeed SiC Schottky Diode C4D Family Spice Model Library
3 **      v1.3
4 ** 01/26/2018
5 *****
6 ** Terms:
7 **
8 ** By using this SPICE Model (a "Model") from Wolfspeed, you on
9 ** behalf of your organization (or you personally, if you are requesting the
10 ** model for personal use) agree to the following conditions of its use:
11 **
12 ** 1. The Model, or any portion of the Model, is for your own use and may not
13 ** be distributed outside your organization (or to any other person or company,
14 ** if you are acquiring the Model for personal use);
15 **
16 ** 2. You may use the Model only for the purpose of evaluating the performance
17 ** of Wolfspeed products in proposed circuits;
18 **
19 ** 3. The Model is provided "AS IS", and Wolfspeed disclaims any warranty either
20 ** express or implied in connection with the Model, including but not limited
21 ** to any warranty
22 **
23 ** 4. In no event, will Wolfspeed be liable for any damages arising from the use
24 ** of the Model, regardless of the legal theory or any prior knowledge of Wolfspeed;
25 **
26 ** 5. Wolfspeed retains all copyrights and other intellectual property rights in
27 ** the Model.
28 **
29 *****
30 *****
31 ** Notes:
32 ** 1. The model is designed to be accurate over the ranges presented in the
33 ** corresponding datasheet typical characteristic curves.
34 ** 2. The model is valid over the 25C to 175C temperature range.
35 ** 3. Reverse leakage currents are modeled as a breakdown voltage at 250uA.
36 ** No low current detail is provided.
37 ** 4. The surge response of the PiN structure is not included in this
38 ** version.
```

```

39 ** 5. Recombination current is assumed to be zero.
40 ** 6. Currently, the model is electrical only. No thermal model is included.
41 ** 7. LT Spice users: please note that a LTSpice symbol library is also
42 ** available. Please refer to the file "Wolfspeed_C4D_CPW4_LTSPICE_Symbols.zip"
43 ** for further details.
44 **
45 *****
46 *****
47 ** Release 1.3 notes
48 ** 1. Added all new T0-247-2 packages
49 **
50 *****
51 *****
52 ** Discrete Diodes
53 *****
54 *****
55 ** T0-220-2 package
56 *****
57
58 .subckt C4D02120A A K Case
59 L_anode          A          AD          6.5n
60 D1               AD          Case        CPW41200S002B
61 L_cathode        K          Case        6.5n
62 .ends
63
64 .subckt C4D05120A A K Case
65 L_anode          A          AD          6.5n
66 D1               AD          Case        CPW41200S005B
67 L_cathode        K          Case        6.5n
68 .ends
69
70 .subckt C4D08120A A K Case
71 L_anode          A          AD          6.5n
72 D1               AD          Case        CPW41200S008B
73 L_cathode        K          Case        6.5n
74 .ends
75
76 .subckt C4D10120A A K Case
77 L_anode          A          AD          6.5n

```

```

78  D1                AD          Case          CPW41200S010B
79  L_cathode         K           Case          6.5n
80  .ends
81
82  .subckt C4D15120A A K Case
83  L_anode           A           AD           6.5n
84  D1                AD          Case          CPW41200S015B
85  L_cathode         K           Case          6.5n
86  .ends
87
88  .subckt C4D20120A A K Case
89  L_anode           A           AD           6.5n
90  D1                AD          Case          CPW41200S020B
91  L_cathode         K           Case          6.5n
92  .ends
93
94
95  *****
96  **                T0-252-2 package
97  *****
98
99  .subckt C4D02120E A K Case
100 L_anode           A           AD           6n
101 D1                AD          Case          CPW41200S002B
102 L_cathode         K           Case          6n
103 .ends
104
105 .subckt C4D05120E A K Case
106 L_anode           A           AD           6n
107 D1                AD          Case          CPW41200S005B
108 L_cathode         K           Case          6n
109 .ends
110
111 .subckt C4D08120E A K Case
112 L_anode           A           AD           6n
113 D1                AD          Case          CPW41200S008B
114 L_cathode         K           Case          6n
115 .ends
116

```

```

117 .subckt C4D10120E A K Case
118 L_anode          A          AD          6n
119 D1                AD          Case        CPW41200S010B
120 L_cathode        K          Case        6n
121 .ends
122
123
124 *****
125 **          T0-247-2 package
126 *****
127
128 .subckt C4D10120H A K Case
129 L_anode          A          AD          6.5n
130 D1                AD          Case        CPW41200S010B
131 L_cathode        K          Case        6.5n
132 .ends
133
134 .subckt C4D15120H A K Case
135 L_anode          A          AD          6.5n
136 D1                AD          Case        CPW41200S015B
137 L_cathode        K          Case        6.5n
138 .ends
139
140 .subckt C4D20120H A K Case
141 L_anode          A          AD          6.5n
142 D1                AD          Case        CPW41200S020B
143 L_cathode        K          Case        6.5n
144 .ends
145
146
147
148 *****
149 **          T0-247-3 package
150 *****
151
152 .subckt C4D10120D A1 A2 K Case
153 L_anode1          A1          AD1         6.5n
154 D1                AD1          Case        CPW41200S005B
155 L_anode2          A2          AD2         6.5n

```

```

156 D2                AD2                Case                CPW41200S005B
157 L_cathode          K                  Case                6.5n
158 .ends
159
160 .subckt C4D15120D A1 A2 K Case
161 L_anode1            A1                AD1                6.5n
162 D1                  AD1                Case                CPW41200S008B
163 L_anode2            A2                AD2                6.5n
164 D2                  AD2                Case                CPW41200S008B
165 L_cathode           K                  Case                6.5n
166 .ends
167
168 .subckt C4D20120D A1 A2 K Case
169 L_anode1            A1                AD1                6.5n
170 D1                  AD1                Case                CPW41200S010B
171 L_anode2            A2                AD2                6.5n
172 D2                  AD2                Case                CPW41200S010B
173 L_cathode           K                  Case                6.5n
174 .ends
175
176 .subckt C4D30120D A1 A2 K Case
177 L_anode1            A1                AD1                6.5n
178 D1                  AD1                Case                CPW41200S015B
179 L_anode2            A2                AD2                6.5n
180 D2                  AD2                Case                CPW41200S015B
181 L_cathode           K                  Case                6.5n
182 .ends
183
184 .subckt C4D40120D A1 A2 K Case
185 L_anode1            A1                AD1                6.5n
186 D1                  AD1                Case                CPW41200S020B
187 L_anode2            A2                AD2                6.5n
188 D2                  AD2                Case                CPW41200S020B
189 L_cathode           K                  Case                6.5n
190 .ends
191
192
193 *****
194

```



```

195 *****
196 *****
197
198
199 *****
200 **          Die Models
201 *****
202
203
204 .model CPW41200S002B
205 +          d(
206 +          level = 1
207 +          Is    = 6.99983E-13
208 +          N     = 1.320735113
209 +          Eg    = 1.251495861
210 +          xti   = 0.1
211 +          Rs    = 0.207862748
212 +          trs1  = 0.005385655
213 +          trs2  = 2.95075E-05
214 +          Cjo   = 1.65706E-10
215 +          VJ    = 1.127534358
216 +          M     = 0.458351103
217 +          bv    = 1697
218 +          tbv1  = 0.000744794
219 +          tbv2  = -7.92914E-06
220 +          tt    = 0
221 +          )
222
223
224 .model CPW41200S005B
225 +          d(
226 +          level = 1
227 +          Is    = 5.90598E-14
228 +          N     = 1.178186661
229 +          Eg    = 1.043467419
230 +          xti   = 7.950669626
231 +          Rs    = 0.098142507
232 +          trs1  = 0.004297495
233 +          trs2  = 2.59929E-05

```

```

234 +      Cjo  = 4.05432E-10
235 +      VJ   = 1.114512
236 +      M    = 0.467955771
237 +      bv   = 1639.597225
238 +      tbv1 = -0.00013199
239 +      tbv2 = -4.71787E-06
240 +      tt   = 0
241 +      )
242
243
244 .model CPW41200S008B
245 +      d(
246 +      level = 1
247 +      Is    = 1.92494E-14
248 +      N     = 1.11594604
249 +      Eg    = 1.035085337
250 +      xti   = 8.055126484
251 +      Rs    = 0.077114784
252 +      trs1  = 0.004446064
253 +      trs2  = 3.01628E-05
254 +      Cjo   = 5.56085E-10
255 +      VJ    = 1.441868153
256 +      M     = 0.487814696
257 +      bv    = 1566
258 +      tbv1  = 0.000611407
259 +      tbv2  = -6.93579E-06
260 +      tt    = 0
261 +      )
262
263
264 .model CPW41200S010B
265 +      d(
266 +      level = 1
267 +      Is    = 1.87454E-12
268 +      N     = 1.320015963
269 +      Eg    = 1.157943508
270 +      xti   = 4.026312737
271 +      Rs    = 0.050396905
272 +      trs1  = 0.005173515

```

```

273 +         trs2 = 2.80776E-05
274 +         Cjo = 7.83471E-10
275 +         VJ = 1.130882326
276 +         M = 0.470404256
277 +         bv = 1591.862027
278 +         tbv1 = 0.000157501
279 +         tbv2 = -5.61728E-06
280 +         tt = 0
281 +     )
282
283
284 .model CPW41200S015B
285 +     d(
286 +         level = 1
287 +         Is = 2.05199E-13
288 +         N = 1.180245487
289 +         Eg = 0.88047351
290 +         xti = 12.65333425
291 +         Rs = 0.042877267
292 +         trs1 = 0.004020008
293 +         trs2 = 2.59515E-05
294 +         Cjo = 1.21052E-09
295 +         VJ = 1.083744739
296 +         M = 0.485774559
297 +         bv = 1577.656188
298 +         tbv1 = -4.43126E-05
299 +         tbv2 = -7.15079E-06
300 +         tt = 0
301 +     )
302
303
304 .model CPW41200S020B
305 +     d(
306 +         level = 1
307 +         Is = 3.07768E-10
308 +         N = 1.583842411
309 +         Eg = 1.1120996
310 +         xti = 5.433552149
311 +         Rs = 0.028252912

```

```

312 +      trs1  = 0.005793999
313 +      trs2  = 2.29807E-05
314 +      Cjo   = 1.54979E-09
315 +      VJ     = 1.102078536
316 +      M      = 0.472648604
317 +      bv     = 1515
318 +      tbv1   = 0.001073165
319 +      tbv2   = -1.10208E-05
320 +      tt     = 0
321 +      )

```

[20]

B. Modelo de LTSpice del Wolfspeed C3M0016120K

```

1  ****
2  *
3  *      888888      888888      888888      .o8888888888888o.      888
4  *      88888      888888888      88888      .88888888 8888888. 8888
5  *      88888      8888 8888      88888      .88888888. .8888888. 8888
6  *      88888      8888 8888      88888      888888888 888888888 8888
7  *      88888      8888 8888      88888      888888888 888888888 8888
8  *      88888      8888 8888      88888      888888888 888888888 8888
9  *      88888      8888 8888      88888      888888888 888888888 8888
10 *      88888 8888      8888 88888      .88888888. .8888888. 8888
11 *      88888888      88888888      .88888888 8888
12 *      888888      888888      .o8888888888888
13 *
14 ****
15 ** DISCLAIMER
16 ****
17 ** This model is provided as is, where is, and with no warranty of any kind
18 ** either expressed or implied, including but not limited to any implied
19 ** warranties of merchantability and fitness for a particular purpose.
20 ****
21
22 ****
23 ** Wolfspeed SiC MOSFET C3M0016120K Spice Library
24 ** Revision 1.0 Date: 05-17-2019
25 ** Revision 2.0 Date: 11-12-2019

```

```

26  ** Revision 3.0 Date: 08-12-2021
27  ****
28  ** Revision record
29  ** Revision 1 Initial Release, Rev 04-2019
30  ** Revision 2 Improved the accuracy of the IV curves
31  ** Revision 3 Improved dynamic performance and updated parasitic inductance
32  ****
33  ** Parasitics Included
34  ** Tj = Junction Temperature
35  ** Tc = Case Temperature
36  ** D = Drain
37  ** G = Gate
38  ** S1 = Kelvin Source
39  ** S2 = Power Source
40  ****
41
42  .subckt C3M0016120K d g s1 s2 Tj Tc
43  .param p11 = -8
44  .param p12 = 19
45  .param Rgint = 2.6
46
47  R1022 Tjc 0 1E6
48  E1022 Tjc 0 value {limit(v(Tj),-40,260)}
49
50  R100 gk s 1E6
51  E100 gk s value {limit(v(g1,s),-8,19)}
52
53  e33 NET3 0 Value {Limit(-93.938n*V(Tjc)**3+27.548u*V(Tjc)**2-5.5921m*V(Tjc)+
54  +                2.6741,-1,3.5)}
55  R_cc NET3 0 1E6
56
57  xgm0s d3 d1 gk s Tjc NET3 gm0s_C3M0016120K
58
59  Ls1 s1 sv 5.17n Rser=8.4m
60  R_Ls1 s1 sv 100
61
62  Ls2 s2 sv 2.3n Rser=0.73m
63  R_Ls2 s2 sv 100
64

```

```

65 Rv sv s 100
66 Lv sv s 0.7n Rser=0
67
68 R_gg g1 s 1E6
69 R_g g1 g2 {Rgint}
70 Lg g g2 7.7n Rser=13.8048m
71 R_Lg g g2 100
72
73 Ld d d3 4.366n Rser=0.0874m
74 R_Ld d d3 8
75
76 Ed Id 0 value {I(Vdrain_s)}
77 Rdd Id 0 1E6
78
79 vdrain_s d3 d1 0
80 Gheat 0 Tj value = {abs((V(d1,s)*v(Id)))+abs((V(g1,g2)**2/Rgint))}
81
82 xCGD d3 g1 cgdmos_C3M0016120K
83 *CGS g1 s 6072p
84 CGS g1 s 6120p
85 xCDS d3 s cds_C3M0016120K
86
87 R15 dd12 d1 1E6
88 e15 dd12 d1 value {
89 +     if (V(gk,s)>V(NET3),
90 +     Limit(((881.9u*V(Tjc)**2+89.38m*V(Tjc)-34.9)*(V(gk,s)**3)+
91 +     (-25.75m*V(Tjc)**2-2.58*V(Tjc)+993.99)*(v(gk,s)**2)+
92 +     (0.16317*V(Tjc)**2+21.0784*V(Tjc)-6210.944)*v(gk,s)+
93 +     (-0.181*V(Tjc)**2-45.93*V(Tjc)+7848))/1000,-4,20)
94 +     ,
95 +     Limit(((328u*V(Tjc)**2+0.1011*V(Tjc)-33.982)*(V(gk,s)**2)+
96 +     (1.729m*V(Tjc)**2+0.98748*V(Tjc)-413.27)*v(gk,s)+
97 +     (15.27m*V(Tjc)**2-4.386*V(Tjc)-949.88))/1000,-4,5)
98 +     )
99 +}
100 vdiode1 dd12 dd14 0
101
102 Esn1 net1 0 value {I(vdiode1)}
103 Rsn1 net1 0 1E6

```

```

104
105 D1 s dd14 bodydiode_C3M0016120K
106
107 CDS1 d3 s 0.1p
108 CGD1 g1 d3 0.01p
109 R_DS1 d3 s 0.5G
110
111 .model bodydiode_C3M0016120K d(is=0.88p bv=1590 n=4.80 T_abs=25
112                               + rs=0.015 Tnom=25 tt=2n ibv=500u level=1)
113
114 R0 N1 Tj 41.15m
115 R1 N2 N1 90.58m
116 R2 N3 N2 47.43m
117 R3 Tc N3 91.1m
118
119 C0 Tj 0 2.803m
120 C1 N1 0 16.49m
121 C2 N2 0 42.52m
122 C3 N3 0 129.6m
123
124 *eth dd12d d1 value {1.145}
125
126 .ends C3M0016120K
127 *****
128
129 .subckt gmos_C3M0016120K d3 d1 gk s Tjc NET3
130 e1 NET1 0 value {0.2}
131 R_A NET1 0 1E6
132
133 e2 NET2 0 Value {Limit((((-139.1u*V(Tjc)**2+10.05m*V(Tjc)+4.896)*v(gk,s)**2+
134 +                      (4.183m*V(Tjc)**2-0.4445*V(Tjc)-55.01)*v(gk,s)+
135 +                      (-30.04m*V(Tjc)**2+4.052*V(Tjc)+450.7)))/
136 +                      1000,0.01,2)
137 +                      }
138 R_B NET2 0 1E6
139
140 e4 NET4 0 Value {Limit((((968.4u*V(Tjc)**2+32.99m*V(Tjc)-6.2299)*(V(gr)**2)+
141 +                      (-22.807m*V(Tjc)**2-0.8652*V(Tjc)+111.88)*v(gr)+
142 +                      (0.12453*V(Tjc)**2+5.5603*V(Tjc)-276.84))/1000,0,5)

```

```

143 + }
144 R_d NET4 0 1E6
145
146 *e99 P99 0 value {0.02}
147 e9 P9 0 value {Limit(((−512.15u*V(Tjc)**2+0.16216*V(Tjc)−5.694)*(V(gr)**2)+
148 + (10.273m*V(Tjc)**2−3.4705*V(Tjc)+109.74)*v(gr)+
149 + (−37.963m*V(Tjc)**2+14.846*V(Tjc)−245.42))/1000,0.001,3)
150 + }
151 R9 P9 0 1E6
152
153 *e6 NET6 0 Value {1.5}
154 e5 NET5 0 Value {Limit(((1.062u*V(Tjc)**2−360.348u*V(Tjc)−31.169m)*V(gk,s)**4+
155 + (−62.037u*V(Tjc)**2+16.3645m*V(Tjc)+2.2536)*V(gk,s)**3+
156 + (1.27528m*V(Tjc)**2−0.22406*V(Tjc)−54.823)*V(gk,s)**2+
157 + (−10.06m*V(Tjc)**2+0.5774*V(Tjc)+490.499)*v(gk,s)+
158 + (17.488m*V(Tjc)**2+4.4632*V(Tjc)−801.713))/1000,0.01,3)
159 + }
160 R_e NET5 0 1E6
161
162 e10 NET10 0 Value {0.2}
163 R_K NET10 0 1E6
164
165 R1001 gr 0 1E6
166 E1001 gr 0 value {limit(V(gk,s),−8,15)}
167
168 e_P8 P8 0 Value {Limit((−613n*V(gk,s)**4+25.39u*V(gk,s)**3−
169 + 332u*V(gk,s)**2+1.726m*V(gk,s)−1.502m)*0.9,0.0001,0.1)
170 + }
171 R_R P8 0 1E6
172
173 *****
174 G2 d1 s value {
175 + if(V(d3,s)<=0,
176 + if (V(gk,s)<V(NET3),
177 + 0
178 + ,
179 + −((((v(NET5)+v(NET4))*(v(gk,s)−V(NET3))))*(1+v(P9)*v(s,d3))*
180 + (((log(1+exp(v(gk,s)−V(NET3))))**2)− ((log(1+exp(v(gk,s)−V(NET3)−
181 + (V(NET2)*v(s,d3)*((1+exp(−v(NET10)*v(s,d3)))**v(NET1))))**2)))

```



```

182 +      *1
183 +      )
184 +      ,
185 +      if (V(gk,s)<V(NET3),
186 +      0
187 +      ,
188 +      (((v(NET5))*(v(gk,s)-V(NET3))))*(1+v(P8)*v(d3,s))*(((log(1+
189 +      exp(v(gk,s)-V(NET3))))**2)-((log(1+exp(v(gk,s)-V(NET3)-
190 +      (V(NET2)*v(d3,s)*((1+exp(-v(NET10)*v(d3,s))**v(NET1))))))**2)))
191 +      *1
192 +      )
193 +  )
194 +  }
195
196 .ends gmos_C3M0016120K
197 *****
198
199 *****
200 .subckt cgdmos_C3M0016120K d3 g1
201 .param k1=2565p
202 .param k2=0.5
203 .param ka=90
204 .param kb=0.3
205 .param kc=3.0
206
207 G11 g1 d11 value {
208 +   k1*(
209 +       (1+(limit(v(d3,g1),0.1,407))*(1+ka*(1+TANH(kb*V(d3,g1)-kc))/2))**(-k2)
210 +       )*ddt(v(g1,d11))
211 +   }
212 R_CGD d11 d3 1E-4
213 .ends cgdmos_C3M0016120K
214 *****
215
216 *****
217 .subckt cds_C3M0016120K d3 s
218 .param Cjo = 5179p
219 .param Vj = 4.4365
220 .param M = 0.643

```

```

221
222 G12 d12 s value {
223 + (Cjo/(1+(limit(v(d3,s),0.1,580)/Vj)**M))*ddt(v(d12,s));
224 + }
225 R_CDS d12 d3 1E-4
226 .ends cds_C3M0016120K
227 *****

```

[20]

C. Elección de LTSpice como Simulador de Circuitos

Si bien en el ámbito de la electrónica de potencia existen simuladores especializados como [PLECS](#) o [PSIM](#) que destacan por su velocidad, estos suelen basarse en modelos de interruptores ideales o fuertemente simplificados, orientados al diseño de lazos de control.

Los entornos como [PLECS](#) o [PSIM](#) operan bajo un paradigma de *simulación sistémica*. En estos simuladores, los semiconductores son modelados macroscópicamente como interruptores ideales o cuasi-ideales. Las transiciones de conmutación se asumen instantáneas o lineales, y las pérdidas dinámicas o térmicas se estiman de forma retrospectiva utilizando tablas de búsqueda (Look-Up Tables) basadas en hojas de datos [21]. Si bien este enfoque es matemáticamente eficiente y resulta óptimo para el diseño de lazos de control cerrados de baja frecuencia, carece de la resolución necesaria para analizar fenómenos físicos de alta frecuencia en el lazo de potencia. Por el contrario, *LTSpice* es un simulador de circuitos analógicos basado en la física del estado sólido. Su motor de cálculo resuelve ecuaciones diferenciales no lineales complejas en el dominio del tiempo continuo (con resoluciones del orden de los nanosegundos). Esto permite emular el comportamiento físico intrínseco del Carburo de Silicio (*SiC*), incluyendo el proceso de carga y descarga de las capacitancias parásitas no lineales (*efecto Miller*), las oscilaciones parásitas de alta frecuencia y las sobretensiones dinámicas originadas por las altas tasas de cambio de corriente y voltaje (di/dt y dv/dt).

Dado que el objetivo crítico de esta etapa del diseño es verificar que los interruptores no superen su tensión de ruptura ($V_{DS(max)}$) durante las severas transiciones inducidas a 100 [kHz], el uso de *LTSpice* resulta indispensable. Solo un análisis a nivel físico-microscópico permite garantizar la integridad eléctrica de los componentes frente a los transitorios destructivos que los simuladores sistémicos de interruptor ideal invisibilizan por completo. [21]