
## **1901042673**

## CSE341 – PROJE RAPORU



- Derste gösterilen Mips şemasını ödevde istenen instructionlara uygun olacak şekilde düzenlemeler yaptım.
- mips16\_single\_cycle modülü ilk olarak Instruction Memory'den 32-bit Instruction alır.Instruction Memeory'den ProgramCounter'ın gösterdiği adres ile Instruction alınır.
- Daha sonra Control Unit' Instruction'ın Opcode'u yani [31:26] bitleri gönderilir ve burada gerekli sinyaller oluşturulur.
- Control Unitte oluşan sinyallerden biri olan regDest sinyaline göre 5 bit multiplexer ile destination register seçilir.(rd veya rt)
- ALU Control'e Instruction'ın Opcode ve Function Code bitleri gönderilir ve ALU için ALUControlOP[2:0] bitleri oluşturulur.
- Instruction'ın [25:22] ve [21:18] bitleri Register'a gönderilir ve bu registerlardan 16-bitlik 2 değer okunur. Biri direkt ALU'ya girerken diğeri Instruction'ın [17:2] bitleri yani immediate field'ı ile multiplexer tarafından ALUSrc ile seçilir ve ALU'ya gönderilir.
- Instruction'ın [17:2] bitleri ve ALU'dan çıkan sonuç 'li' sinyali kontrolünde mux ile Register'a yazılır. 'li' sinyali Control Unit'ten gelir.
- ALUControlOP bitleri ile ALU'ya giren iki 16-bitlik data işleme sokulur. Result, Data Memory'nin address girişine ve Data Memory'den okunacak değerle arasında seçim yapılacak olan mux'a gider. Bu mux MemToReg sinyali ile kontrol edilir. Data Memory, MemWrite ve MemRead ile kontrol edilir. Bu mux'un çıkışı ControlUnit'ten gelen "set on less than"

instruction'ı için gelen set\_signal ile kontrol edilen başka bir mux'a bağlanır. Bu mux'a ALU ve Data Memory seçiminden gelen result ve ALU'dan gelen "zero" biti bağlanır. Instruction "slt" ise zero bit'inin sonucu Registerlara iletilir ve istenilen adrese 1 ya da 0 sonucu yazılır.

- Control Unit'ten gelen "bne(branch not equal)" sinyali ALU'dan çıkan "zero" bitinin tersi ile and'lenir ve branch işleminin sonucuyla or'lanarak "branch not equal" instruction'ı gerçekleştirilmiş olur.
- Instruction'ın [17:2] bitleri register ve data memory 16-bitlik olduğu için sign extend olmadan ALU'ya girer.

opcodes—	000000	(0 DD (1	101011	00100	000101	000000	001010	00100	111100
	R-type	lu	SW	509	bne	5 <del>                                    </del>	5  <del>+</del> ¦	0.77;	lì
RegDst	1	0	X	×	X	1	1	Ö	1
Alu.5rc		1		D	0	O	1	1	1
Men to keg	۵	1	×	X	×	X	×	0	D
Reg Write	1	I	0	٥	0	1	1	1	4
Hem Read	0	J	0	0	٥	0	0	D	D
MemWrite	อ	۵	I	อ	Ō	0	0	0	0
Branch	Û	٥	0	l l		0	0	0	0
Alu op1	1	0	Ð	0	0	Q	Q	D	0
Alu op D	Đ	٥	O		1			0	Ð
Aluop	R-+2+C	V-T-G	W-79	المناصلين ك	Subtract	Subtract	subtract	Add	
Set-signal	D	D	0	D		1	1	0	0
Bre_signal	D	0	0	0		0	0	0	۵
	IR.	- ILW	sw.	beg	bne	112	SIH	04	111111111111111111111111111111111111111

Derste gösterilen Control Unit sinyallerinin tablosunun projede istenen instructionlar için genişletilmiş halini çizdim.

RegDest = R + Ii

AluSrc = lw + sw

MemToReg = lw

RegWrite = R + lw + slt + slti + addi + li

MemRead = lw

MemWrite = sw


Branch = beq


AluOp1 = R


AluOp0 = beq + bne + slt + slti


Set\_signal = slt + slti


Bne\_signal = bne











## **Modules**

```
module ProgramCounter(nextPC,clock,jump_signal,branch_signal,CurrentPC);
input clock,branch_signal,jump_signal;
input [31:0] CurrentPC;
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
          output reg [31:0] nextPC;
          always @ (posedge clock) begin
               if(jump_signal==1) begin
     nextPC = CurrentPC:
               end
               else if(branch_signal == 1) begin
     nextPC = nextPC + CurrentPC;
     else begin
                   nextPC = nextPC+4;
               end
          end
18
       endmodule
19
20
21
```

Input olarak 32 bit ProgramCounter adresi alır. Ek olarak "jump" ve "branch" sinyalleri alır. Jump ise input olarak gelen adresi nextPc adresi yapar.(Jump ise curentpc mips16\_single\_cycle modülünden jump yapılmak istenen adres olarak gönderilir.) Branch ise nextPC adresi branch adresidir.Bu yüzden currentpc ile toplanarak nextPC adresine atanır branch.Program counter instructionun atlamak istediği yeri gösterir. Bu sinyaller modülde var ama instructionları implement edemediğim için işlevleri yok.

```
module instr_mem(instruction ,pc);
input [31:0] pc;
output reg [31:0] instruction;

reg [31:0] instr_mem [255:0];

reg [31:0] instr_mem [255:0];

always @(*) begin
instruction = instr_mem[pc];
end
end
endmodule

reg [31:0] instr_mem [255:0];

reg [31:0] instr_mem [25:0];

reg [31
```

Instruction Memory modülü.Input olarak ProgramCounter alır ve output olarak ProgramCounter'ın gösterdiği adresteki 32 bit Instruction'ı verir.

Input olarak yazılacak ya da okunacak adres, clock ve memRead ve memWrite sinyalleri alır. Output verme durumu yalnızca load instructionlarında olacağından yani okunan datanın dışarı verileceği zamanda olur.Bu yüzden bir tane output vardır.

```
module mips_registers( read_data_1, read_data_2, write_data, read_reg_1, read_reg_2, write_reg, signal_reg_write,clk);

output [15:0] read_data_1, read_data_2;
input [15:0] write_data;
input [4:0] read_reg_1, read_reg_2, write_reg;
input signal_reg_write, clk;

reg [15:0] registers [15:0];

assign read_data_1 = registers[read_reg_1];
assign read_data_2 = registers[read_reg_2];
always@(posedge clk)
if( signal_reg_write && write_reg!=5'b0) begin
registers[write_reg] = write_data;
end
endmodule
```

Registerlar arasından input olarak gelen "read\_data" adreslerinden 16-bit content output olarak verilir.

"signal\_reg\_write" 1 ise ve "write register" zero registerı değilse input olarak gelen write data clock değişiminde yine input olarak gelen "write\_reg" adresine yazılır.

```
⊟module control_unit(opcode,memRead_signal,memWrite_signal,regWrite_signal,signExtend_signal,zeroExtend_signal,
| jump_signal,beq_signal,regDest,memtoReg,ALUSrc,set_signal,bne_signal,ALUop,li_signal);
   1
2
3
                           napur [J:V] opcode;
output memRead_signal,memWrite_signal,regWrite_signal,signExtend_signal,zeroExtend_signal,regDest,jump_signal,
beq_signal,memtoReg,ALUSrc,set_signal,bne_signal,li_signal;
output [1:0] ALUop;
wire sw_signal;
   4
5
6
7
                          wire n0,n1,n2,n3,n5;
wire t1,t2,t3,t4,t5;
not(n0,opcode[0]);
not(n1,opcode[1]);
not(n2,opcode[2]);
not(n3,opcode[3]);
not(n4,opcode[4]);
not(n5,opcode[5]);
10
11
12
13
14
15
16
17
18
                          wire R_and, |w_and, sw_and, beq_and,bne_and, slt_and,slti_and,addi_and;
and a0(li_signal,n5,n4,pocode[3],opcode[2],opcode[1],opcode[0]);
and a1(R_and,n5,n4,n3,n2,n1);
and a2(lw_and,opcode[5],n4,n3,n2,opcode[1],opcode[0]);
and a3(sw_and,opcode[5],n4,opcode[3],n2,opcode[1],opcode[0]);
and a4(beq_and,n5,n4,n3,opcode[2],n1,n0);
and a5(bne_and,n5,n4,n3,opcode[2],n1,opcode[0]);
and a6(slt_and,n5,n4,n2,opcode[2],n1,opcode[1],n0);
and a7(slti_and,n5,n4,opcode[3],n2,opcode[1],n0);
and a8(addi_and,n5,n4,opcode[3],n2,n1,n0);
19
20
21
22
23
24
25
26
27
28
29
                          or o0(regDest,R_and,li_signal);
or o1(ALUSrc,lw_and,sw_and,slti_and,addi_and,li_signal);
and a10(memtoReg,opcode[5],n4,n3,n2,opcode[1],opcode[0]);
or o2(regWrite_signal,R_and,lw_and,slt_and,slti_and,addi_and,li_signal);
and a11(memRead_signal,opcode[5],n4,n3,n2,opcode[1],opcode[0]);
and a12(memWrite_signal,opcode[5],n4,opcode[3],n2,opcode[1], opcode[0]);
and a13(beq_signal,n5,n4,n3,opcode[2],n1,n0);
and a14(ALUop[1],n5,n4,n3,n2,n1);
or o3(ALUop[0],beq_and,bne_and,slt_and,slti_and);
or o4(set_signal,slt_and,slti_and);
and a15(bne_signal,n5,n4,n3,opcode[2],n1,opcode[0]);
30
31
32
33
34
35
36
37
38
39
41
42
43
44
                            endmodule
                      module alu_control(input [1:0] ALUOp, input [5:0] funcfield, output [2:0] ALUControlOp);
  wire ALUOpOn, ALUOpIn, funcfield2n, res1, res2, res3, res4, res5;
  not(ALUOpOn, ALUOp[0]);
  and(res1, ALUOp[1], ALUOp[0]);
  and(res2, ALUOp[1], ALUOpOn, funcfield[0]);
  or(ALUControlOp[0], res1, res2);
     4
5
     6
7
     89
                                 not(ALUOp1n, ALUOp[1]);
not(funcfield2n, funcfield[2]);
and(res3, ALUOp0n, funcfield2n);
or(ALUControlOp[1], res3, ALUOp1n);
 10
 11
 12
                                  and(res4, ALUOp1n, ALUOp[0]);
and(res5, ALUOp[1], ALUOp0n, funcfield[1]);
or(ALUControlOp[2], res4, res5);
 13
 14
 15
16
                       endmodule
                   module alu32(input [15:0] A,input [15:0] B, input [2:0] ALUop, output reg [15:0] result, output zero);
   wire [15:0] A_inv, B_inv, A_xor_B, A_and_B, A_or_B;
   reg [15:0] A_slt_B; // Declare A_slt_B as reg type
   // Invert A and B
   not (A_inv, A);
   not (B_inv, B);
   1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
                                 // Perform XOR operation
xor (A_xor_B, A, B);
                                 // Perform AND operation
and (A_and_B, A, B);
                                 // Perform OR operation
or (A_or_B, A, B);
16
17
18
19
20
22
22
23
24
25
26
27
28
29
33
33
33
33
33
33
33
33
33
33
33
33
                                 // Perform SLT operation
always @(*) begin
__A_slt_B = (A < B) ? 16'b1 : 16'b0;
              // Multiplexer to select the operation
always @(*) begin
    case (ALUop)
    3 booo: result <= A + B;</pre>
              '(ALOOP)
3'b000: result <= A + B;
3'b001: result <= A - B;
3'b101: result <= A_xor_B;
3'b100: result <= A_and_B;
3'b101: result <= A_or_B;
3'b101: result <= A_slt_B;
3'b110: result <= A_slt_B;</pre>
                                                               3'b111: result <= A_inv & B_inv;</pre>
                   // Output zero signal
assign zero = (result == 16'b0);
endmodule
```

Not: Çeşitli sebeplerden dolayı zamanında yetiştiremediğim bu ödevden kısmen puan alabilmek için bazı eksiklerle yolladım. Bilgisayarımda kurulu olan Quartus programındaki sıkıntıdan dolayı testbench yazmakta ve RAM portu kullanmakta sorun yaşadım bu yüzden raporumda bunlara ait testler ve screenshot'lar mevcut değil. Yine aynı sebeplerle projenin pdf'inde verilen instructionlardan jump instructionlarını implement edemedim.