
OUT_VALID
OUT_VALID
8_ports(A[],...)
B[](size:9)
ALU_FUN[](size:4)
A[](size:9)
logic_0
8_ports(B[],...)
16_pins(RESULT[],...)
16_pins(B[],...)
4_pins(ALU_FUN[],...)
16_pins(A[],...)
U_ARITH
ALU_ARITHMETIC
16_pins(A[],...)
16_pins(B[],...)
4_pins(ALU_FUN[],...)
16_pins(RESULT[],...)
U_COMPARE
ALU_COMPARE
arith_out[](size:16)
cmp_out[](size:16)
16_pins(A[],...)
16_pins(B[],...)
4_pins(ALU_FUN[],...)
16_pins(RESULT[],...)
U_LOGIC
ALU_LOGIC
Enable
Enable
EN
16_pins(RESULT[],...)
16_pins(LOGIC_OUT[],...)
16_pins(SHIFT_OUT[],...)
16_pins(CMP_OUT[],...)
16_pins(ARITH_OUT[],...)
4_pins(ALU_FUN[],...)
U_MUX
ALU_RESULT_MUX
result[](size:16)
shift_out[](size:16)
CLK
CLK
RST
CLK
RST
EN
OUT_VALID
16_pins(RESULT[],...)
16_pins(ALU_OUT[],...)
U_OUTPUT
ALU_OUTPUT_REG
ALU_OUT[](size:16)
4_ports(ALU_FUN[],...)
16_pins(RESULT[],...)
4_pins(ALU_FUN[],...)
16_pins(A[],...)
U_SHIFT
ALU_SHIFT
16_ports(ALU_OUT[],...)