Einbindung eines generischen Mikrocontrollers inklusive analoger und digitaler Peripherieelemente in einer FPGA-basierten Hardware-in-the-Loop Simulationsumgebung für Leistungselektronik.

Stefan Stark

20.September.2017







Inhaltsverzeichnis

Stefan Stark

Motivation&Ziele Stand der Technik Konzent

Interaktion m

Kern-Auswahl
Analoge-Peripherie

Systemtests
SyS - Simulin

SyS - Result

78. A

- 1 Motivation, Stand der Technik und Konzept
- 2 Entwurf eines Lösungskonzeptes
- 3 Ergebnisse
- 4 Zusammenfassung & Ausblick



Motivation & Ziele

Stefan Stark

Motivation&Ziele

Stand der Techr Konzept

Simulink Kern-Auswahl Analoge-Peripherie

Systemtests
SyS - Simulini
SvS - Resultat

78. A

Motivation

- $\blacksquare \mu C$ als Stromquelle verwenden.
- Vorteile einer gemeinsamen Simulation nützen.
- Problem der derzeitig verwendeten Systeme vermeiden:
 - Berücksichtigen keine Peripherie (MiL oder SiL).
 - Berücksichtigen nur bestimmte Mikrocontroller-Familien (HiL).








Abbildung 2: Taktvariation



Motivation & Ziele

Stefan Stark

Motivation&Ziele

Stand der Technik

Interaktion n

Simulink

Analoge-Peripherie

Digitale-Peripherie

Modultest

Systemtests

SyS - Resultat

78.A

Ziele

- Existierende Simulationsumgebung
- Generisch
- Simulationstakt
- Peripherie
- Workflow
- Multiplizierbarkeit
- Simulationsgeschwindigkeit



Stand der Technik

Stefan Stark

Motivation&Ziele Stand der Technik

Interaktion n


Kern-Auswahl

Digitale-Peripheri

Modultests Systemtests

SyS - Simulink SyS - Resultate

70 4





Konzept

Stefan Stark

Motivation&Ziele Stand der Technik Konzept

Simulink Kern-Auswahl Analoge-Peripherie

Modultests Systemtests SyS - Simulink SyS - Resultat

Z&A




Abbildung 4: Bewertung Stand der Technik




Abbildung 5: Konzept 1




Abbildung 6: Konzept 2




Abbildung 7: Konzept 3



Schnittstelle / Interaktion mit Simulink

Stefan Stark

Motivation&Ziele Stand der Technik Konzept

Interaktion mit Simulink

Kern-Auswahl
Analoge-Peripherie
Digitale-Peripherie

Modultests
Systemtests
SyS - Simulink
SuS - Popultato

70 4

- Basierend auf einer vorhanden Schnittstelle.
- Erkentnisse aus [Lan11].




Abbildung 8: Schnittstelle



Kern-Auswahl

Stefan Stark

Motivation&Ziele Stand der Technik

Interaktion m

Kern-Auswahl

Analoge-Peripheria

Modultests Systemtests SyS - Simulink SyS - Resultate

78. A

- ARM Cortex-M0 Prozessor
 - Cortex-M0 und Cortex-M1 Lizenz (€€€ & Zeit)
 - Cortex-M0 DesignStart (Zeit)



Kern-Auswahl

Stefan Stark

Motivation&Ziele Stand der Technik

Interaktion mi

Kern-Auswahl Analoge-Peripherie

Digitale-Peripherie

Systemtests
SyS - Simulink
SyS - Resultate

Z&A

- ARM Cortex-M0 Prozessor
 - Cortex-M0 und Cortex-M1 Lizenz (€€€ & Zeit)
 - Cortex-M0 DesignStart (Zeit)
- Open-Source Cores
 - OpenRISC 12000 (Support)



Kern-Auswahl

Stefan Stark

Motivation&Ziele Stand der Technik

Interaktion mi Simulink

Kern-Auswahl
Analoge-Peripherie

Digitale-Peripherie

Systemtests SvS - Simuli

SyS - Resultat

78.A

- ARM Cortex-M0 Prozessor
 - Cortex-M0 und Cortex-M1 Lizenz (€€€ & Zeit)
 - Cortex-M0 DesignStart (Zeit)
- Open-Source Cores
 - OpenRISC 12000 (Support)
- FPGA-Hersteller
 - MicroBlaze Xilinx Incorporate
 - Xenta Tensilica
 - Nios II Intel



Analoge-Peripherie

Stefan Stark

Stand der Technik

Analoge-Peripherie

- STM32F0 Familie
- SA-ADC & Komparator
- PLECS
- Funktionsebene
- C-Script Block FSM
- Statische & Dynamische Signale
- Automatisches Parsen




Abbildung 9: PLECS Symbole




Abbildung 10: Statische Signale parsen

4 D > 4 A > 4 B > 4 B >



Digitale-Peripherie

Stefan Stark

Motivation&Ziele Stand der Technik Konzent

Interaktion m Simulink

Analoge-Peripherie

Digitale-Peripherie

Systemtests
SyS - Simulink
SyS - Resultate

7&A

- STM32F0 General-Purpose-Timer (2 verschiedene)
- HDL SystemVerilog
- Modularer-Aufbau




Abbildung 11: Soft-Core System




Abbildung 12: Aufbau TIMx



Modultests

Stefan Stark

Motivation&Ziele Stand der Technik Konzept

Simulink Kern-Auswahl Analoge-Peripherie

Modultests


Systemtests SyS - Simulink SyS - Resultate


Z&A


■ Taktempfindlichkeit

- Prinzipiell
- Im Testsystem

- Analoge Peripherie
 - PLECS
 - Funktionen
- Digitale Peripherie
 - Submodule / Timer / Timer Kombinationen
 - ModelSim
 - Funktionen









Systemtests

Stefan Stark

Motivation&Ziele Stand der Technik Konzept

Interaktion mit Simulink

Kern-Auswahl Analoge-Peripherie

Ergebnisse

Systemtests SyS - Simulink

7&A

- Abwärtswandler
- DCM
- Einstellbar:
 - Spitzenstrom durch die Induktivität (iL_peak)
 - Totzeit (*tdead*)

PLECS mout(ipeak,zcd,tdead) vi C R vo

Abbildung 14: Buck - Schema




Abbildung 15: Buck - Signals



Systemtests - Simulink setup

Stefan Stark

Stand der Technik

SyS - Simulink

Po8 0 (ccmp1 ref) ipeak_in comp_ref2ircuit iL → [iL] Po8 Ved → [vled] ipeak ref Po8 2 → [ipeak] led → [iled] 300 Po8

Stefan Stark, 07 2017

Generic uC simulation including digital and analog peripherals




Abbildung 16: Simulink Aufbau



Systemtests - Resultate

Stefan Stark

Motivation&Ziele Stand der Technik Konzept

Interaktion m Simulink

Kern-Auswahl Analoge-Peripherie

Engelonisse
Modultests

SyS - Simulink
SyS - Resultate




Abbildung 17: Laststrom




Abbildung 18: Taktsignal



Zusammenfassung & Ausblick

Stefan Stark

Motivation&Ziele Stand der Technik Konzept

Simulink Kern-Auswahl Analoge-Peripherie

Systemtests
SyS - Simulin

Z&A

Zusammenfassung

Generisch	100%
Simulationstakt	100%
Existierende Simulationsumgebung	100%
Genauigkeit digitale Peripherie	50%
Workflow	10%
Genauigkeit analoge Peripherie	10%
Multiplizierbarketi	100%
Simulationsgeschwindigkeit	100%

Tabelle 1: Bewertung des entwickelten Konzeptes

Verbesserung

- Verbesserung des Workflows durch Cortex-M0 DesignStart.
- Berücksichtigen der Fehler der analogen Peripherie.



Zusammenfassung & Ausblick

Stefan Stark

Motivation&Ziele Stand der Technik Konzept

Interaktion m

Kern-Auswahl Analoge-Peripherie

Digitale-Peripheri

Systemtests
SyS - Simulink
SyS - Resultate

Z&A

Ausblick

- Wissen für Konzept Nummer 2 vorhanden.
- Peripherie für Konzept Nummer 1 adaptierbar.
- Rapid-Control-Prototype Aufbau möglich (μ C auf FPGA / Testboard).
- Tool für die Embedded-SW-Entwicklung.
- · ...




Abbildung 19: Rapid-Control-Prototype Aufbau



Literatur I

Stefan Stark

Stand der Technik

Z&A

- Markus Andres and Thomas Schmitt, Modellbildung und simulation mechatronischer systeme, FHV, 2012.
- Benjamin Lanza, Entwicklung einer Hardware in the Loop Schnittstelle, Master's thesis, FH Vorarlberg - Vorarlberg University of Applied Sciences, 2011.
- Martin Mohr, Grafiken für logiclink 2017 erklärungen, Tech. report, Tridonic, 2017.



Backup - Real Time

Stefan Stark

Motivation&Ziele Stand der Technik

Interaktion m

Kern-Auswahl Analoge-Peripherie

Digitale-Peripheric

Systemtests
SyS - Simulink
SyS - Resultate

Z&A

RT Definition nach [AS12]

Das Kriterium der Echtzeit besagt nur, dass ein Zeitschritt der Simulation, welcher z.b. 100ms lang ist, in < 100ms realer Zeit berechnet werden muss.




Abbildung 20: Simulationszeit - Modifiziert von [Moh17]




Abbildung 21: Echtzeit -Modifiziert von [Moh17]



Backup - Buck Signals

Stefan Stark

Motivation&Ziele Stand der Technik Konzept


Interaktion m

Kern-Auswahl Analoge-Peripherie

Analoge-Peripherio

Systemtests SyS - Simulink SyS - Resultate

Z&A






Abbildung 22: Buck Signals - 700/1

Abbildung 23: Buck Signals - 700/4096