# Universidad Católica "Nuestra Señora de la Asunción"



# Facultad de Ciencias y Tecnología Ingeniería Electrónica Sistemas Digitales

Sistemas Síncronos

## **Profesor:**

Gerónimo Bellassai

## **Integrantes:**

Esteban Gamarra - Y05084

## **Curso:**

3ro.

Asunción – Paraguay 2020

# Índice

Páginas
3
4
5-7
8-14
15
16-22
16
17
18
19
19
20
20
21
21
22
23-24

## Problema

Diseñar un sistema secuencial síncrono de Moore consistente en un contador con dos entradas x1 y x2, y una salida Z. con las siguientes características:

Inicialmente Z = 0 y pasa a 1 si se cumple la secuencia de entrada (x1; x2) = (0;0) (0;1) (0;0) (1;0).


Estando en este estado la salida Z = 1, regresa a 0 luego de 10 ciclos de reloj o si se ha dado un par de veces la secuencia de entrada (x1; x2) = (1;1) (0;0).

Al haberse cumplido el par de secuencias de (1;1) (0;0) o el plazo de 10 ciclos de reloj el sistema se reinicializa, debiendo esperar nuevamente la secuencia de entrada.


### Justificación

El trabajo primera mente se pensó haciendo dos entradas por separado utilizando solamente 0's y 1's de la siguiente manera, además de haber ideado originalmente un autómata con 10 diez estados para cada uno de la siguiente manera.

Para X1



Para X2




Pero esta forma resultó ser exageradamente larga y poco práctica. Además de esta forma al ser una sola solución para todo el problema no se hubiese podido separar el trabajo en partes a modo de aplicar el método de particiones en una parte del problema por separado como indica la guía de trabajo en pdf.

La solución a esto fue separar al trabajo en dos partes. Una parte cuando nuestro circuito se encuentra en el estado Z=0 y quiere pasar al estado Z=1. La segunda parte cuando nuestro circuito quiere pasar del estado Z=1 al Z=0.

Separando así el trabajo, se aplicó el método de particiones a la segunda parte, creando un autómata de la mitad del tamaño del original. Además, para ambas partes las entradas X1; X2 fueron tomadas juntas a modo de unificar los autómatas. De esta forma simplificando aún más el trabajo y la cantidad de materiales a ser utilizados a la hora del montaje tanto para una eficiencia práctica como económica.

En cuanto a la condición de que se cumplan 10 clocks para que se reinicialice el sistema, simplemente se utilizó un contador BCD tipo DIP, siendo este un parámetro para nuestra memoria, mediante un FF tipo T, que nos dirá si queremos reiniciar nuestro sistema o no.



А				
<u>*</u>	B			
AC	<del>D</del>			
<u>*</u>	BD	€		
BD	<u>*</u>			
AC	AE	BD		
AE	<u>*</u>	AC	D	
<u>*</u>		AE		_
/	/	/	/	Ε

No hay simplificaciones posibles

Est. Act.	Est.	Est. Prox.						
	X1X2	X1X2	X1X2	X1X2				
	00	01	11	10				
Α	В	Α	А	А	0			
В	В	С	А	А	0			
С	D	А	А	А	0			
D	В	С	А	Е	0			
Е	В	Α	А	А	1			
F	/	/	/	/	Х			
G	/	/	/	/	Х			
Н	/	/	/	/	Х			

Est. Act.	Est.	Prox.			D2	D1	D0	Z
	X1X2	X1X2	X1X2	X1X2	X1X2	X1X2	X1X2	
	00	01	11	10	00-01-11-10	00-01-11-10	00-01-11-10	
A(000)	001	000	000	000	0000	0000	1000	0
B(001)	001	010	000	000	0000	0100	1000	0
C(010)	011	000	000	000	0000	1000	1000	0
D(011)	001	010	000	100	0001	0100	1000	0
E(100)	001	000	000	000	0000	0000	1000	1
F(101)	/	/	/	/	XXXX	XXXX	XXXX	Х
G(110)	/	/	/	/	XXXX	XXXX	XXXX	Х
H(111)	/	/	/	/	XXXX	XXXX	XXXX	Х

X1=0 D2 X1=1

	<b>y</b> <sub>1</sub> <b>y</b> <sub>0</sub>						
		00	01	11	10		
X2 y <sub>2</sub>	00	0	0	0	0		
	01	0	X	X	X		
	<mark>11</mark>	0	X	X	X		
	10	0	0	0	0		

	<b>y</b> <sub>1</sub> <b>y</b> <sub>0</sub>									
		00	01	11	10					
X2 y <sub>2</sub>	00	0	0	1	0					
	01	0	X	X	X					
	<mark>11</mark>	0	X	X	X					
	10	0	0	0	0					


X1=0 D1 X1=1

	<b>y</b> 1 <b>y</b> 0							
		00	01	11	10			
X2 y <sub>2</sub>	00	0	0	0	1			
	01	0	X	Х	Х			
	11	0	X	Х	Х			
	10	0	1	1	0			

	<b>y</b> 1 <b>y</b> 0							
		00	01	11	10			
X2 y <sub>2</sub>	00	0	0	0	0			
	01	0	X	Х	Х			
	11	0	X	Х	Х			
	10	0	0	0	0			

X1=0 D0 X1=1

	<b>y</b> <sub>1</sub> <b>y</b> <sub>0</sub>							
		00	01	11	10			
X2 y <sub>2</sub>	00	0	0	0	1			
	01	0	X	X	Х			
	11	0	X	X	Х			
	10	0	1	1	0			



J2= X1./X2.Y1.Y0 J1 = /X1.X2.Y0 J0 = /X1./X2./Y1 + /X1./X2./Y2

Z = Y2 (Por deducción)

K2= 1


/K1= (/X1).(X2+/Y0).(/X2+Y0)

K1= X1 + /X2.Y0 + X2/Y0

/K0 = (/X1).(/X2)

K0 = X1+X2

## Para cambiar de Z=1 a Z=0, secuencia



No hay simplificaciones posibles

Est. Act.	Est.	Est. Prox.						
	X1X2	X1X2	X1X2	X1X2				
	00	01	11	10				
Α	Α	Α	В	А	0			
В	С	Α	В	А	0			
С	А	А	D	А	0			
D	E	А	В	А	0			
E	Α	Α	В	А	1			
F	/	/	/	/	Х			
G	/	/	/	/	Х			
Н	/	/	/	/	Х			

Est. Act.	Est.	Prox.			D2	D1	D0	Z
	X1X2	X1X2	X1X2	X1X2	X1X2	X1X2	X1X2	
	00	01	11	10	00-01-11-10	00-01-11-10	00-01-11-10	
A(000)	000	000	001	000	0000	0000	0010	0
B(001)	010	000	001	000	0000	1000	0010	0
C(010)	000	000	011	000	0000	0010	0010	0
D(011)	100	000	001	000	1000	0000	0010	0
E(100)	000	000	001	000	0000	0000	0010	1
F(101)	/	/	/	/	XXXX	XXXX	XXXX	Х
G(110)	/	/	/	/	XXXX	XXXX	XXXX	Х
H(111)	/	/	/	/	XXXX	XXXX	XXXX	Х

Est.	<b>y</b> 2 <b>y</b> 1 <b>y</b> 0	X1X2	X1X2	X1X2	X1X2
		00	01	11	10
А	000	А	А	В	А
В	001	С	А	В	А
С	010	А	А	D	А
D	011	E	А	В	А
E	100	А	А	В	А
F	/	/	/	/	/
G	/	/	/	/	/
Н	/	/	/	/	/

Particiones:

P2 = ABCD, E por y2

P1 = ABE, CD por y1

P0 = ACE, BD por y0

Px= AB, CD, E producto P2xP1

Py= AC, E, BD producto P2xP1

Pz= AE, C, B, D producto P1xP0

Pz es una partición cerrada  $\pi$ z puesto que los estados próximos son pertenecientes a estados únicos.


	X1X2	X1X2	X1X2	X1X2
	00	01	11	10
AE	Α	Α	В	А
С	А	Α	D	А
В	С	Α	В	А
D	E	Α	В	А

Ahora haciendo las particiones tomando los estados por pares buscaremos particiones cerradas.


Empezando por AB

Empezando por AC


Empezando por BD



Pab = ACE, BD = Po




Pac = ACE, BD = Po



Pbd = A, BD, CE

Empezando por AD



Pad= AE, B, C, D = $\pi$ z y la partición es cerrada

La mayoría de las particiones llevan a la misma partición de Pab= ACE, BD la cual es cerrada dado que:

	X1X2	X1X2	X1X2	X1X2
	00	01	11	10
ACE	Α	Α	BD	А
BD	AC	А	В	А

Entonces tenemos otra partición cerrada Po=  $\pi$ 0

Ahora también probamos si Pbd que es de las particiones más singulares, es también cerrada

	X1X2	X1X2	X1X2	X1X2
	00	01	11	10
А	А	А	В	А
BD	CE	А	В	А
CE	Α	А	BD	А

Y se concluye que también es una partición cerrada Pbd=  $\pi$ bd

Ahora nuestro objetivo al hacer particiones es buscar particiones cerradas tal que por la regla del producto obtengamos mediante le regla del producto, la separación de todas nuestras variables, es decir:

 $\pi a \times \pi b = A, B, C, D, E$  ó  $\pi a \times Pb = A, B, C, D, E$ 

Ahora analizamos nuestras particiones cerradas:

 $\pi$ 0= ACE, BD = 0, 1

 $\pi z$ = AE, B, C, D = 00, 01, 10, 11

 $\pi$ bd= A, BD, CE = 00, 01, 11

Pero al hacer los productos ( $\pi 0 \times \pi z$ ;  $\pi 0 \times \pi bd$ ;  $\pi z \times \pi bd$ ) no conseguimos entre todas las particiones cerradas no conseguimos una separación total de todas las variables. De modo que fabricamos una partición no cerrada derivada de una partición cerrada que ya poseemos, a modo de tener una distribución para nuestras tres variables  $y_2y_1y_0$ .

Para nuestro ejercicio, tomamos:

 $\pi$ 0= ACE, BD = 0, 1 (representa 1 variable, y<sub>2</sub>)

Luego combinamos los estados a modo de tener una separación que pueda representarse con dos variables  $(y_1y_0)$ 

P10= AD, BE, C = 00, 01, 11 (Esta partición no es cerrada pero puede ser utilizada igualmente junto con la partición cerrada original para poder encontrar todas las relaciones que necesitamos)

Ahora hacemos la regla del producto y verificamos si todos nuestros estados quedan separados:

 $\pi$ 0 x P10= ACE, BD x AD, BE, C = A, E, C, D, B

Ahora reorganizamos nuestra tabla a modo de que representar nuestras particiones

Est.	<b>y</b> 2 <b>y</b> 1 <b>y</b> 0		Est.	<b>y</b> 2 <b>y</b> 1 <b>y</b> 0
А	000		А	000
В	101		E	001
С	011		/	010
D	100		С	011
E	001		D	100
F	/	, ,	В	101
G	/		/	110
Н	/		/	111

## Y reordenamos nuestra tabla de estados siguiente también

Est. Act.	Est.	Prox.			D2	D1	D0	Z
	X1X2	X1X2	X1X2	X1X2	X1X2	X1X2	X1X2	
	00	01	11	10	00-01-11-10	00-01-11-10	00-01-11-10	
A(000)	000	000	101	000	0010	0000	0010	0
E(001)	000	000	101	000	0010	0000	0010	1
/(010)	Х	Х	Х	Х	XXXX	XXXX	XXXX	/
C(011)	000	000	100	000	0010	0000	0000	0
D(100)	001	000	101	000	0010	0000	1010	0
B(101)	011	000	101	000	0010	1000	1010	0
/(110)	Х	Х	Х	Х	XXXX	XXXX	XXXX	/
/(111)	Х	Х	Х	Х	XXXX	XXXX	XXXX	/

X1=0 D2 X1=1

		<b>y</b> 1	<b>y</b> 0		
		00	01	11	10
X2 y <sub>2</sub>	00	0	0	0	X
	01	0	0	X	X
	<mark>11</mark>	0	0	X	X
	10	0	0	0	Х

	<b>y</b> 1 <b>y</b> 0							
		00	01	11	10			
X2 y <sub>2</sub>	00	0	0	0	Х			
	01	0	0	X	X			
	<mark>11</mark>	1	1	X	X			
	10	1	1	1	Х			

X1=0 D1 X1=1

		<b>y</b> 1	<b>y</b> <sub>0</sub>		
		00	01	11	10
X2 y <sub>2</sub>	00	0	0	0	Х
	01	0	1	Х	Х
	11	0	0	Х	Х
	10	0	0	0	Х


		<b>y</b> <sub>1</sub>	<b>y</b> 0			
		00	01	11	10	
X2 y <sub>2</sub>	00	0	0	0	Х	
	01	0	0	Х	Х	
	11	0	0	Х	Х	
	10	0	0	0	Х	

X1=0 D0 X1=1

		<b>y</b> 1	<b>y</b> 0		
		00	01	11	10
X2 y <sub>2</sub>	00	0	0	0	Х
	01	1	1	X	Х
	11	0	0	X	Х
	10	0	0	0	Х

	<b>y</b> 1 <b>y</b> 0							
		00	01	11	10			
X2 y <sub>2</sub>	00	0	0	0	Х			
	01	0	0	X	Х			
	11	1	<mark>1</mark>	X	Х			
	10	1	<u>1</u>	0	Х			

Mapa del montaje.



Siendo los integrados los siguientes:

- 74\_195 : Parallel in-serial out shift register
- 74\_76: Dual JK flip flop
- 74\_74: Dual D flip-flop
- 74\_04: Quad-NOT gate
- 74\_08: Quad 2 AND gate
- 74\_11: Triple 3 AND gate
- 74\_21: Dual 4 AND gate
- 74\_86: Quad 2 XOR gate
- 74\_32: Quad 2 OR gate
- 74\_168: 4-stage synchronous bidirectional counter
- DipSwitch


Para el clock simplemente se programó una señal controlada con el Arduino que varíe cada 1,5 segundos.

# UNIVERSAL 4-BIT SHIFT REGISTER

## FUNCTIONAL DESCRIPTION

The F194 contains four edge-triggered D flip-flops and the necessary interstage logic to synchronously perform shift right, shift left, parallel load and hold operations. Signals applied to the Select (S0, S1) inputs determine the type of operation, as shown in the Function Table. Signals on the Select, Parallel data (P0-P3) and Serial data (DSR, DSL) inputs can change when the clock is in either state, provided only that the recommended setup and hold times, with respect to the clock rising edge, are observed. A LOW signal on Master Reset (MR) overrides all other inputs and forces the outputs LOW.

#### CONNECTION DIAGRAM



#### **FUNCTION TABLE**

Operating		Inputs					Outputs			
Mode	MR	<b>S</b> <sub>1</sub>	$s_0$	DSR	D <sub>SL</sub>	Pn	$Q_0$	Q <sub>1</sub>	$Q_2$	$Q_3$
Reset	L	Х	Х	Х	Х	Х	L	L	L	L
Hold	Н	Т	Т	Х	X	Х	qo	q <sub>1</sub>	q <sub>2</sub>	q3
Shift Left	H	h h	I	X X	l h	X X	q <sub>1</sub> q <sub>1</sub>	q <sub>2</sub> q <sub>2</sub>	q3 q3	L H
Shift Right	H	1	h h	l h	X X	X X	L H	q <sub>0</sub>	q <sub>1</sub> q <sub>1</sub>	q <sub>2</sub> q <sub>2</sub>
Parallel Load	Н	h	h	Х	Χ	pn	P0	P1	p <sub>2</sub>	р3

I = LOW voltage level one setup time prior to the LOW-to-HIGH clock transition.


h = HIGH voltage level one setup time prior to the LOW-to-HIGH clock transition.

 $p_n$ ,  $q_n$  = Lower case letters indicate the state of the referenced input or output one setup time prior to the LOW-to-HIGH clock transition.

H = HIGH Voltage Level

L = LOW Voltage Level

X = Immaterial



# DUAL JK FLIP-FLOP WITH SET AND CLEAR

The SN54/74LS76A offers individual J, K, Clock Pulse, Direct Set and Direct Clear inputs. These dual flip-flops are designed so that when the clock goes HIGH, the inputs are enabled and data will be accepted. The Logic Level of the J and K inputs will perform according to the Truth Table as long as minimum set-up times are observed. Input data is transferred to the outputs on the HIGH-to-LOW clock transitions.

### MODE SELECT — TRUTH TABLE

OPERATING MODE	INPUTS				OUTPUTS	
	s <sub>D</sub>	CD	J	K	Q	Q
Set	L	Н	Х	Х	Н	L
Reset (Clear)	Н	L	Х	Х	L	Н
*Undetermined	L	L	Х	X	Н	Н
Toggle	Н	Н	h	h	q	q
Load "0" (Reset)	Н	Н	- 1	h	L	Н
Load "1" (Set)	Н	Н	h	1	Н	<u>L</u>
Hold	Н	Н	- 1	- 1	q	q


<sup>\*</sup>Both outputs will be HIGH while both  $S_D$  and  $C_D$  are LOW, but the output states are unpredictable if  $S_D$  and  $C_D$  go HIGH simultaneously.

H,h = HIGH Voltage Level

L,I = LOW Voltage Level

X = Immaterial

I, h (q) = Lower case letters indicate the state of the referenced input (or output) one setup time prior to the HIGH-to-LOW clock transition




## **DUAL D-TYPE POSITIVE EDGE-TRIGGERED FLIP-FLOP**

The SN54/74LS74A dual edge-triggered flip-flop utilizes Schottky TTL circuitry to produce high speed D-type flip-flops. Each flip-flop has individual clear and set inputs, and also complementary Q and Q outputs.

Information at input D is transferred to the Q output on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level of the clock pulse and is not directly related to the transition time of the positive-going pulse. When the clock input is at either the HIGH or the LOW level, the D input signal has no effect.

#### LOGIC DIAGRAM (Each Flip-Flop)



#### MODE SELECT - TRUTH TABLE


OPERATING MODE	INPUTS			OUTPUTS	
OPERATING MODE	SD	SD	D	Q	Q
Set Reset (Clear) "Undetermined Load "1" (Set) Load "0" (Reset)		H H	X X h	H	H

<sup>\*</sup> Both outputs will be HIGH while both  $S_D$  and  $C_D$  are LOW, but the output states are unpredictable if  $S_D$  and  $C_D$  go HIGH simultaneously. If the levels at the set and clear are near  $V_{IL}$  maximum then we cannot guarantee to meet the minimum level for  $V_{OH}$ .


H, h = HIGH Voltage Level

L, I = LOW Voltage Level X = Don't Care

I, h (q) = Lower case letters indicate the state of the referenced input (or output) one set-up time prior to the HIGH to LOW clock transition.




# **HEX INVERTER**




74\_08

# **QUAD 2-INPUT AND GATE**




# TRIPLE 3-INPUT AND GATE




74\_21

# **DUAL 4-INPUT AND GATE**




## QUAD 2-INPUT EXCLUSIVE OR GATE



74\_32

# **QUAD 2-INPUT OR GATE**




# BCD DECADE/MODULO 16 BINARY SYNCHRONOUS BI-DIRECTIONAL COUNTERS


The SN54/74LS168 and SN54/74LS169 are fully synchronous 4-stage up/down counters featuring a preset capability for programmable operation, carry lookahead for easy cascading and a U/D input to control the direction of counting. The SN54/74LS168 counts in a BCD decade (8, 4, 2, 1) sequence, while the SN54/74LS169 operates in a Modulo 16 binary sequence. All state changes, whether in counting or parallel loading, are initiated by the LOW-to-HIGH transition of the clock.


- · Low Power Dissipation 100 mW Typical
- High-Speed Count Frequency 30 MHz Typical
- · Fully Synchronous Operation
- · Full Carry Lookahead for Easy Cascading
- Single Up/Down Control Input
- · Positive Edge-Trigger Operation
- Input Clamp Diodes Limit High-Speed Termination Effects

### CONNECTION DIAGRAM DIP (TOP VIEW)




#### SN54/74LS168 UP/DOWN DECADE COUNTER






### Especificaciones del LogicWork (Simulación)

#### El funcionamiento de la simulación es el siguiente:





- 1. Son las entradas X1 y X2, el clock y las alimentaciones
- 2. La parte fundamental que representa los Flip-flop JK para Y2, Y1 e Y0 del detector de secuencias
- 3. Flip-flop tipo D que aceptará la secuencia y cambiará de estado
- 4. Flip-flop tipo T que se encargará de actuar como "memoria", manteniendo en W el estado actual de Z que este representa. Este posee un reset controlado por 10 clock o la secuencia segunda de X1, X2 para cambiar de estado Z=1 a Z=0 (en nuestro ejemplo esto

- se controla mediante un Flip-flop tipo D que se representa por la letra "V", la cual es un parámetro dentro del circuito para el reset)
- 5. Entradas X1 y X2 para cuando nuestro sistema esté en el estado Z=1, en nuestro caso representado por W
- 6. Flip-flop JK del detector de secuencias mientras W=1
- 7. Flip-flop tipo D que aceptará la secuencia y cambiará de estado V=0 a V=1
- 8. Contador BCD, parámetro para el reset de nuestra memoria, controlado por el clock