

IIC2343 — Arquitectura de Computadores — 1' 2022

# Interrogación 2

#### Responde solo TRES de las siguientes cuatro preguntas.

#### 1 Cache

Considere una cache de 16KiB y palabras de 4 bytes. Se tienen los siguientes accesos:

1. 0xA590	5. 0x86B8	9. 0x8EB3	13. 0x37FF
2. 0xA093	6. 0x72B2	10. 0x92B5	14. 0x0AB2
3. 0x249E	7. 0x6C94	11. 0x2492	15. 0x47F8
4. 0x4595	8. 0xA59F	12. 0x86BC	16. 0x72BA

- (a) Considere que la cache esta dividida en lineas de 16 palabras, con función de correspondencia direct mapping. Muestre como se divide una dirección cualquiera entre tag, índice y offset. También indique cual es el hit-rate y en que accesos ocurren. (2 pts)
- (b) Considere que la cache esta dividida en lineas de 64 palabras, con función de correspondencia direct mapping. Muestre como se divide una dirección cualquiera entre tag, índice y offset. También indique cual es el hit-rate y en que accesos ocurren. (2 pts)
- (c) Considere que la cache esta divida en lineas de 16 palabras, con función de correspondencia 4-way associative y política de reemplazo LRU. Para cada dirección muestre el estado del set correspondiente. Indique cual es el hit-rate y en que accesos ocurren. (2 pts)

#### 2 Memoria Virtual

Se tiene un computador con memoria RAM de 64 KiB, sin embargo, los programas corren con una memoria virtual de 2 MiB. Además, se sabe que los *page frames* son de 8 KiB y sus direcciones de memoria virtual van desde 0x00000 a la 0xFFFFF.

Por otra parte, ustedes saben que su computador emplea tablas de paginas en donde cada entrada almacena 1 bit de presencia, 1 dirty bit, m bits suficientes para indicar el marco y todos los bits de metadata necesarios para el criterio de reemplazo, el cual sera LRU. Pueden suponer que las tablas de paginas se almacenan 'mágicamente' en otra memoria aparte, con suficiente espacio para que todo quepa correctamente.

Finalmente, las especificaciones de su computador indican que este cuenta con un con una unidad TLB, capaz de almacenar tan solo 4 traducciones. El criterio de reemplazo para esta es LRU.

Considere que tanto la tabla de paginas y la TLB comienzan vacías. En base, a la información anterior y la siguiente secuencia de accesos a memoria (direcciones virtuales) indique:

- (a) Cantidad de page frames de la memoria física (1 pts)
- (b) Cantidad de paginas de la memoria virtual (1 pts)
- (c) Cantidad de page faults (2 pts)
- (d) Hit-rate de la TLB (2 pts)

Accesos a memoria:

1. 0xE4021	5. 0x412AA	9. 0x00E46	13. 0x67191
2. 0x12C98	6. 0x129E1	10. 0x018D1	14. 0x34E11
3. 0xE391D	7. 0x341C1	11. 0x45810	15. 0xE3129
4. 0x01071	8. 0xE4F56	12. 0x41EE1	16. 0xE4819

### 3 Pipelining

Para realizar esta pregunta se tiene el pipeline de 5 etapas del computador básico visto en clases.

(a) Para el siguiente trozo de código, identifique los hazards producidos y soluciónelos utilizando NOPs, junto con indicar el hardware que lo maneja. Suponga que A está inicializado en 2 y B está inicializado en 0. (3 pts)

```
lab:
1
            ADD A, 2
2
            ADD B, A
3
            ADD A, 3
4
            CMP A, B
5
             JLT lab
        MOV (var1), A
        MOV A, (var2)
        MOV B, (var3)
9
        ADD A, 4
10
        ADD A, B
11
```

(b) Suponga que ejecuta el siguiente trozo de código en el computador con pipeline, pero que no se toma ninguna precaución para evitar los hazards de datos. ¿Cuál sería el valor final de A, B y el valor al que apunta la dirección var, dado que A y B parten inicializados en 0 y 1? (2 pts)

```
1 ADD A, 5
2 ADD A, B
3 MOV (var), A
```

(c) Describa qué debe ocurrir con el pipeline cuando la CPU recibe una interrupción de I/O que debe ser atendida. (1 pts)

## 4 I/O

- (a) Modifique el computador básico del diagrama adjunto, para que este soporte **un** dispositivo de I/O mapeado por memoria, con soporte para interrupciones. Dibuje y describa las modificaciones necesarias, junto con las instrucciones, señales de control y opcodes que sea necesario agregar o modificar. (2 pts)
- (b) Asumiendo que la parte a) es correcta, considere todo el hardware necesario para dar soporte a N + 1 dispositivos con 3 niveles de prioridad diferentes. Describa el hardware necesario, junto con las instrucciones, señales de control y opcodes que sea necesario agregar o modificar. No es necesario que dibuje un nuevo diagrama o anote sobre la parte a) si la respondió, pero puede hacerlo si lo considera necesario. (2 pts)
- (c) La placa Diligent Nexys-4 posee, entre varios dispositivos MMIO, un display de 8 dígitos, mapeado a la dirección de memoria 0x00007f18, donde escribir a esta dirección hará que el display muestre en hexadecimal la palabra almacenada en dicha dirección; 5 botones mapeados a la dirección 0x00007f24, donde los primeros 5 bits de la palabra almacenada corresponden al estado de cada botón (1 para presionado, 0 si está suelto); y un timer, que mide el tiempo que la placa lleva encendida, mapeado a la dirección 0x00007f30, leer de esta dirección entrega el tiempo, escribir a dicha dirección reinicia el timer al valor escrito. Escriba en assembly RISC-V una subrutina llamada isr\_disp, que si detecta que está presionado el botón 3, escribe el valor del timer al display de 7 segmentos, y en caso de ser cualquier otro botón, reinicia el timer a 0. (2 pts)

Decimal	Hexadecimal	Binario
0	0x0	0000
1	0x1	0001
2	0x2	0010
3	0x3	0011
4	0x4	0100
5	0x5	0101
6	0x6	0110
8	0x8	1000
9	0x9	1001
10	0xA	1010
11	0xB	1011
12	0xC	1100
13	0 xD	1101
14	0xE	1110
15	0xF	1111

Considerar los prefijos: 
$$2^{10}=1$$
KiB  $2^{20}=1$ MiB  $2^{30}=1$ GiB  $2^{40}=1$ TiB

# Basic RV32I instructions, pseudo instructions and calling convention.

add t1,t2,t3
Addition: Set t1 to (t2 plus t3)
addi t1,t2,imm
Addition immediate: Set t1 to t2
and t1,t2,t3
Bitwise AND: Set t1 to t2 AND t3
andi t1,t2,imm
Bitwise AND imm: t1 = t2 AND imm
bitwise AND of t2 and sign-extended 12-bit immediate

bge t1,t2,label
Branch if greater than or equal

call label CALL: call a far-away subroutine

div t1,t2,t3 Division: set t1 to t2/t3

label and set the return address to ra

from effective memory byte address
lbu t1, -100(t2) '' (unsigned)

li t1,imm Load Immediate : Set t1 to 12-bit

immediate (sign-extended)

lw t1, -100(t2) Set t1 to contents of effective

memory word address

lwu lw t1, -100(t2) '' (unsigned)

M-mode (to uepc)

slli t1,t2,imm ''shifting t2 left by number of bits

specified by imm

slliw t1,t2,10 Shift left logical (32 bit)
sllw t1,t2,t3 Shift left logical (32 bit)

slti t1,t2,imm ''

bits specified by immediate

srlw t1,t2,10 Shift right logical (32 bit
srlw t1,t2,t3 Shift left logical (32 bit)
sub t1,t2,t3 Subtraction: set t1 to t2-t3

sw t1, -100(t2) Store word: Store contents of t1 into

effective memory word address

Name	Number	Use
zero	×0	Constant 0
ra	×1	Return address
sp	x2	Stack pointer
gp	х3	Global pointer
tp	x4	Thread pointer
t0-2	x5-7	Temporary registers
s0/fp	x8	Saved register/frame pointer
s1	x9	Saved register
a0-1	×10-11	Arguments/return values
a2-7	x12-17	Function arguments
s2-11	x18-27	Saved registers
t3-6	x28-31	Temporary registers

