

RA

Tobias Brunner

Olivier Cathrein

①

1.) CPU 500 MHz  $\rightarrow$  2nsec = 1 Taktzyklus (V04, F.5)

ALU	4nsec	2	2	2
LOAD	8nsec	4	6	4
STORE	12nsec	6	6	3
BRANCH	6nsec	3	3	3
Durchschnitt:		3.75	4.25	3

2.)  $(3.75/4.25) - 1 = 11.77\%$  langsamer  
 $(3.75/3) - 1 = 25\%$  schneller

b.)

ALU	50%	4nsec	2	$\rightarrow 1$
LOAD	15%	8nsec	4	$\rightarrow 0.6$
STORE	25%	12nsec	6	$\rightarrow 1.5$
BRANCH	10%	6nsec	3	$\rightarrow 0.3$
				+
				3.4

hier kann man Zeit gewinnen.

RA

②

- 2) - max. 4 inputs, subroutine die mehr inputs braucht, braucht Stack für die zusätzlichen.  
- return Adresse wird auf den Stack gepusht damit sie nicht verloren geht/überschrieben

3) slt in ALU (set less than), V05, 10-12

Steuerleitung: Anivert Bnegate Operation

slt: 0 1 11

- Bekommt den "Less value", vom input raus.

$A \text{ slt } B \begin{cases} 00\dots001 \text{ wenn } A-B < 0 \\ 00\dots000 \text{ wenn } A-B \geq 0 \end{cases}$



RA

③

4.) Die 32-Bit Konstante wird in 2 Schritten geladen

- 16-Bits in obere 16-Bits von \$s0  
lui \$s0, "die linken 16-Bits"
- danach die unteren 16-Bits einfügen.  
ori \$s0, \$s0 "die rechten 16-Bits"

5.) ALU: OPCODEs

↗ A, B not inverted, result is on the out of AND-Gate

AND 0000

OR 0001

→ A, B not inverted, result is on the out of OR-Gate

ADD 0010

→ A, B not inverted, use full adder to calculate (A+B)

SUBTRACT 0110

→ B is inverted, use full adder to calculate (a+(-b)) = (a-b)

SLT 0111

→ Op 3 is chosen

NOR 1100

→ A, B inverted, Result is on out of AND-Gate

$$A \text{ NOR } B = 1(A \text{ or } B) = 1A \text{ AND } 1B$$