

Informe de Diseño de Módulo Digital y Layout

Juan José Serna Tabares, Yeiner Estiven Martínez Cañas,
Jaime Eduardo Jaramillo Peña, Anderson Parra Guerrero
Facultad de Ingeniería
Universidad Tecnológica de Pereira / Ingeniería electrónica

Abstract—Este informe documenta el proceso de diseño, simulación, síntesis RTL y generación de layout del módulo digital especificado...

I. PROPÓSITO DEL MÓDULO

El módulo denominado `mac_mas_core` constituye una unidad aritmética de alta eficiencia diseñada para procesar operandos en formato de punto flotante de precisión cerebral de 16 bits (*bfloat16*). Este bloque está específicamente desarrollado para la ejecución cíclica y recursiva de operaciones de tipo Multiplicación-Acumulación (MAC, *Multiply-Accumulate*) y Multiplicación-Acumulación-Resta (MAS, *Multiply-Accumulate/Subtract*). Estas operaciones representan el núcleo de procesamiento algorítmico fundamental en aplicaciones de Procesamiento Digital de Señales (DSP) y en aceleradores de hardware para Inteligencia Artificial y Redes Neuronales Artificiales.

La función primordial del sistema radica en computar el producto punto flotante entre dos operandos de entrada de 16 bits, denotados como A y B , para posteriormente integrar algebraicamente dicho resultado sobre un registro acumulador interno de almacenamiento dedicado (*ACC*). De este modo, la unidad lógica soporta dinámicamente dos modos principales de operación:

- **Modo MAC (Multiply-Accumulate):** Realiza la acumulación aditiva del producto de las entradas sobre el valor actual del registro, expresado matemáticamente en la ecuación (1).

$$ACC = ACC + (A \times B) \quad (1)$$

- **Modo MAS (Multiply-Accumulate/Subtract):** Ejecuta la acumulación sustractiva del producto obtenido, tal como se define en la ecuación (2).

$$ACC = ACC - (A \times B) \quad (2)$$

Por consiguiente, el comportamiento aritmético generalizado que gobierna la transferencia de datos en el módulo se consolida en la ecuación (3):

$$ACC = ACC \pm (A \times B) \quad (3)$$

Con el objetivo de satisfacer criterios rigurosos de optimización para su implementación en Circuitos Integrados de Aplicación Específica (ASIC), el bloque arquitectónico fue desarrollado bajo un enfoque estricto de minimización de área de silicio. Para ello, se implementaron técnicas avanzadas de compartición de recursos (*resource sharing*) y reutilización

intensiva de hardware en la ruta de datos. La síntesis lógica y la exploración del espacio de diseño físico se llevaron a cabo mediante herramientas de código abierto integradas en el flujo automatizado de las plataformas OpenLane y LibreLane.

Estructuralmente, el camino de datos y control de la unidad aritmética está compuesto por la interacción de los siguientes bloques internos:

- **fpmul:** Submódulo multiplicador dedicado para el formato numérico *bfloat16*.
- **fp16_sum_res_pipe:** Unidad sumadora/restadora segmentada (*pipelined*) que optimiza el retardo de propagación y eleva la frecuencia de operación del chip.
- **FSM de Control:** Máquina de estados finitos secuencial encargada de coordinar y gobernar estrictamente las etapas de sincronización, multiplicación, alineación de punto flotante, suma/resta y la posterior escritura en el acumulador.
- **Registro Acumulador (ACC):** Elemento de almacenamiento síncrono encargado de resguardar el estado aritmético parcial o final del cómputo.

II. ARQUITECTURA DEL DISEÑO

A. Diagrama de Bloques y Ruta de Datos

La interfaz externa y la interconexión interna del módulo se estructuran a partir de componentes principales coordinados por señales de sincronismo síncronas, como se ilustra conceptualmente en la Fig. 1.




Fig. 1. Diagrama de bloques y ruta de datos de la unidad `mac_mas_core`.

Los componentes esenciales que constituyen el *datapath* se describen a continuación:

- **Interfaz de Entradas/Salidas:** El sistema opera con un reloj global (*clk*), un reinicio maestro síncrono (*rst*), una señal de habilitación de inicio (*start*) y un bit de selección operacional (*mode*). Los operandos de entrada *A*[15:0] y *B*[15:0] corresponden a vectores codificados en el estándar de punto flotante *bfloat16*. Las salidas principales son el registro acumulador expuesto (*ACC_OUT*) y la bandera de término de operación (*ready*).
- **Bloque Multiplicador (*fpmul*):** Encargado de computar de manera aislada el producto punto flotante $A \times B$. Genera internamente el vector de datos resultante *mul_out* y una señal síncrona de notificación de datos listos (*mul_ready*).
- **Registro de Producto (*Product Register*):** Actúa como una barrera de aislamiento temporal (*buffer register*) que almacena el producto intermedio de la multiplicación. Esto permite romper caminos críticos y estabilizar los operandos antes de ser introducidos a la etapa de suma.
- **Unidad de Suma y Resta Segmentada (*fp16_sum_res_pipe*):** Es el bloque encargado de realizar la combinación algebraica entre el valor acumulado actual (*ACC*) y el producto guardado. Dependiendo del estado de la señal de control *mode*, la unidad conmuta dinámicamente para ejecutar una suma ($ACC + \text{product}$) en modo MAC, o una resta ($ACC - \text{product}$) en modo MAS.
- **Registro Acumulador (*ACC Register*):** Registro síncrono realimentado que almacena el resultado final o intermedio derivado de la unidad de suma/resta mediante la asignación síncrona $ACC \leftarrow \text{add_out}$, exponiendo este estado de forma continua en el puerto de salida *ACC_OUT*.

B. Unidad de Control y Máquina de Estados Finitos (FSM)

El gobierno síncrono de la ruta de datos es administrado por una Máquina de Estados Finitos (FSM) de tipo Moore/Mealy híbrida. La función principal de esta unidad es la secuenciación estricta de las habilitaciones de multiplicación (*mul_en*), habilitaciones de suma (*add_en*) y la sincronización de la bandera de salida (*ready*). El flujo secuencial programado en el hardware se detalla en la Fig. IV.

El ciclo operativo de la FSM consta de seis estados discretos:

- 1) **IDLE:** Estado pasivo de reposo síncrono. El sistema permanece retenido en este estado evaluando la señal de control externa. Al detectar una transición en alto ($\text{start} = 1$), la máquina realiza la transición hacia la fase activa de cómputo.
- 2) **START_MUL:** Estado de inicialización aritmética donde la FSM afirma la señal de habilitación del multiplicador ($\text{mul_en} = 1$) para activar el bloque operacional *fpmul*.




Fig. 2. Diagrama de transiciones de estados de la FSM de control técnico.

- 3) **WAIT_MUL:** Fase de espera e inspección síncrona. La FSM permanece en bucle analizando la bandera interna del multiplicador. Una vez se detecta que el producto ha sido consolidado ($\text{mul_ready} = 1$), el sistema avanza al siguiente bloque operativo.
- 4) **START_ADD:** Fase en la que se habilita formalmente la unidad de suma o resta síncrona (*fp16_sum_res_pipe*) para proceder con la acumulación del producto intermedio resguardado en el buffer sobre el acumulador dinámico.
- 5) **WAIT_ADD:** Estado de guarda temporal dedicado a esperar que la lógica interna de alineación de exponentes, normalización y redondeo finalice la operación de suma/resta ($\text{add_ready} = 1$).
- 6) **WRITE_ACC:** Estado final de la secuencia donde el resultado consolidado se escribe en firme sobre los biestables del registro acumulador. En esta fase se afirma la bandera externa $\text{ready} = 1$ para notificar al entorno la validez de los datos en *ACC_OUT*, retornando de manera inmediata al estado *IDLE* en el siguiente ciclo de reloj.

III. CUMPLIMIENTO DE LA ESPECIFICACIÓN

Con el propósito de evaluar el desempeño técnico del proyecto con criterios de honestidad de ingeniería, se presenta a continuación un balance detallado de los requisitos funcionales y de manufactura lógica que fueron cubiertos exitosamente, así como aquellos aspectos que quedaron pendientes o con cobertura parcial.

A. Elementos Cubiertos por el Diseño

El núcleo digital desarrollado satisface la mayor parte de las especificaciones funcionales, de arquitectura de cómputo y de síntesis física propuestas en los lineamientos del proyecto:

- **Aritmética de Punto Flotante:** Implementación robusta de las operaciones fundamentales de multiplicación, adición y sustracción bajo el formato estructurado *bfloat16*, incluyendo sub-etapas internas de alineación

de mantisas, normalización y renormalización de exponentes, y esquemas de redondeo de datos.

- **Flujo de Control Secuencial:** Coordinación funcional síncrona mediante la FSM detallada en la sección anterior, logrando una arquitectura compacta orientada al *resource sharing* en el silicio.
- **Verificación Funcional:** Comprobación y testeo comportamental de la coherencia matemática del diseño RTL mediante el desarrollo y ejecución del banco de pruebas estructurado `tb_mac.v`.
- **Backend de Flujo Físico y Síntesis:** Implementación exhaustiva sobre las herramientas automatizadas de código abierto OpenLane/LibreLane. Se realizaron exploraciones detalladas orientadas a la optimización de área de celda mediante directrices como `AREA0/AREA1`, conmutación de recursos con `SYNTH_SHARE_RESOURCES` y calibración del parámetro de densidad de ubicación físico `PL_TARGET_DENSITY`.
- **Entregables Técnicos GDSII:** Generación exitosa de los archivos de diseño físico finales (GDS, DEF), acompañados de reportes formalizados de Análisis de Tiempo Estático (STA), verificación de Reglas de Diseño (DRC) y consistencia de Esquema vs Layout (LVS).

B. Elementos Parcialmente Cubiertos o Pendientes

A pesar de contar con un núcleo operativo y físicamente sintetizado, se reconocen las siguientes limitaciones técnicas susceptibles de mejora en futuras iteraciones del circuito integrado:

- **Excepciones Especiales IEEE-754:** El manejo de condiciones numéricas excepcionales no se encuentra cubierto de forma exhaustiva. El procesamiento detallado de desbordamientos superiores o inferiores (*overflow/underflow*), el tratamiento de números subnormales y el filtrado de formas indeterminadas complejas (*NaN complejos*) requieren lógica adicional no integrada en esta revisión del bloque core.
- **Cobertura de Pruebas Funcionales:** Si bien el banco de pruebas simulado demostró la validez aritmética en casos de estudio representativos, no se generó una suite de verificación automatizada exhaustiva con inyección masiva de vectores pseudoaleatorios para garantizar una cobertura funcional cercana al 100% del espacio total de entrada.
- **Restricciones Multiobjetivo:** La estrategia de optimización física estuvo polarizada de manera casi exclusiva hacia la minimización de área de silicio. Queda pendiente realizar una exploración balanceada orientada a maximizar la frecuencia de reloj (*slack* temporal de alta velocidad) o a mitigar la potencia disipada (*low power design*).
- **Simulación Temporal Post-Layout:** Se requiere una fase de validación temporal más profunda empleando los retardos de interconexión parasitarios reales (*SDF - Standard Delay Format*) extraídos directamente del silicio sintético final para validar la inmunidad del circuito ante

condiciones de carrera en esquinas de operación críticas (*PVT corners*).

IV. VISTA RTL DEL DISEÑO

En esta sección se presenta la representación a Nivel de Transferencia de Registros (RTL, por sus siglas en inglés) del coprocesador principal `mac_mas_core`. La extracción y el renderizado del esquema lógico fueron generados mediante la herramienta de síntesis de código abierto **Yosys**, la cual forma parte integral del flujo de diseño utilizado.




Fig. 3. `mac_mas_core`

Como se evidencia en el esquemático de la Fig.3, el sintetizador logró inferir y estructurar correctamente la interconexión descrita en el nivel comportamental. A partir del análisis del diagrama, se pueden destacar los siguientes elementos clave de la síntesis:

- **Macrobloques Operacionales:** En la parte inferior izquierda y central, se observan las cajas negras (*black-boxes*) correspondientes a la instanciación de los submódulos aritméticos `fpmul` (unidad de multiplicación) y `fp16_sum_res_pipe` (unidad de suma/resta segmentada), correctamente interconectados con los puertos de entrada de datos A y B.
- **Síntesis de la FSM:** La unidad de control y su máquina de estados finitos fueron mapeadas mediante un registro de estado central (inferido como `$adff`, biestables tipo D con reinicio asíncrono). Las condiciones de transición de estado y la lógica combinacional de próximo estado se resolvieron a través de una red robusta de comparadores de igualdad (`$eq`) y multiplexores con prioridad (`$pmux` y `$mux`).
- **Generación de Señales de Control:** A la derecha del diagrama, las redes combinacionales decodifican el estado actual para gobernar las salidas de habilitación del sistema, evidenciándose las rutas hacia los puertos `ready`, `mul_en` y `add_en`.
- **Registro Acumulador:** Se infiere la presencia del registro de resguardo final mediante la celda `$dfffe` (Flip-Flop tipo D con habilitación de reloj), el cual captura el dato consolidado `add_out` y cierra el lazo de realimentación topológico exponiendo la salida final en el bus `ACC_OUT`.

Esta validación gráfica a nivel RTL confirma que no se generaron *latches* indeseados y que la traducción del lenguaje de descripción de hardware (HDL) a primitivas lógicas genéricas es topológicamente coherente con la arquitectura propuesta.

V. SIMULACIÓN COMPORTAMENTAL Y DIAGRAMAS DE TIEMPO

Para validar la coherencia matemática de la aritmética en punto flotante (*bfloat16*) y el correcto enrutamiento de la Máquina de Estados Finitos (FSM), se desarrolló un entorno de verificación (*testbench*) mediante simulación comportamental. A continuación, se analizan los diagramas de tiempo extraídos de la herramienta de simulación, evaluando tanto el funcionamiento nominal como el comportamiento ante estímulos excepcionales.

A. Caso Correcto: Secuencia Nominal MAC y MAS

En la Fig. 4 se presenta el diagrama de tiempo para un escenario de operación secuencial sin interrupciones, donde se evalúan ambos modos del coprocesador (*mode=0* para MAC y *mode=1* para MAS).




Fig. 4. Simulación comportamental del caso correcto: operaciones secuenciales MAC y MAS continuas.

El estímulo inyectado en el banco de pruebas valida la acumulación progresiva a través de tres ciclos operativos exitosos:

- 1) **Primera Operación (MAC, *mode=0*):** Tras el reinicio, se ingresan los operandos $A = 2.0$ (0×4000) y $B = 2.0$ (0×4000) con un pulso en *start*. Tras los ciclos de latencia de la FSM, el bus *ACC_OUT* adopta el valor de $0 + 4.0 = 4.0$ (0×4080), y la señal *ready* genera el pulso de validación.
- 2) **Segunda Operación (MAC, *mode=0*):** Se inyectan $A = 3.0$ (0×4040) y $B = 4.0$ (0×4080). El bloque computa el producto (12.0) y lo acumula con el valor previo (4.0). Como resultado, *ACC_OUT* se actualiza correctamente a 16.0 (0×4180).
- 3) **Tercera Operación (MAS, *mode=1*):** Se cambia el modo a resta acumulativa con $A = 2.0$ y $B = 2.0$. El sistema sustrae el producto (4.0) del acumulador actual (16.0). El resultado final expuesto es 12.0 (0×4140).

Este ensayo demuestra que el enrutamiento de los (*pipelines*) internos y la realimentación sincrónica del registro acumulador operan en total cumplimiento con la especificación IEEE-754 adaptada a *bfloat16*.

B. Caso Excepcional: Interrupción por Reset de Sistema

Para garantizar la robustez del diseño ante condiciones adversas, se simuló un caso de excepción lógico, ilustrado en la Fig. 5.

En este escenario, se pone a prueba la capacidad de recuperación del hardware. Una vez el módulo ha completado operaciones válidas y el acumulador retiene información



Fig. 5. Simulación de caso excepcional: inyección de reset asíncrono/síncrono post-operación.

procesada (como se observa en los estados previos donde *ACC_OUT* vale 0×4180 y 0×4140), se fuerza una aserción de la señal de reinicio maestro (*rst = 1*).

El resultado obtenido es el esperado para una arquitectura segura: la FSM aborta inmediatamente cualquier ciclo en curso o estado de reposo, limpia los biestables internos y el *datapath*, forzando al bus *ACC_OUT* a retornar a su estado base de 0×0000 . Esta prueba asegura que el módulo no retenga valores residuales o estados colgados (*deadlocks*) al ser reiniciado por un controlador principal, preparándolo limpiamente para una nueva ráfaga de cálculos.

VI. SIMULACIÓN FUNCIONAL DEL LAYOUT FINAL

Para la validación integral del sistema, se abordaron dos etapas de simulación: a Nivel de Transferencia de Registros (RTL) y a nivel de compuertas (*gate-level*) post-síntesis.

En primera instancia, la simulación RTL confirmó la total coherencia funcional de la lógica descrita. El sistema respondió con precisión a los estímulos del banco de pruebas, obteniendo los resultados hexadecimales esperados para las operaciones aritméticas programadas: MAC Test 1 (0×4080), MAC Test 2 (0×4180) y MAS Test (0×4140).

Posteriormente, se ejecutó la simulación *gate-level* empleando los *netlists* físicos generados por el flujo de OpenLane y los modelos de las librerías de celdas estándar SKY130. Durante esta fase, la salida expuso estados lógicos indeterminados (*ACC_OUT = xxx*). Tras un proceso de depuración exhaustivo, se verificó que:

- La red de reloj (*clk*) y las transiciones de la bandera de salida (*ready*) operaban con normalidad.
- La señal de reinicio (*reset*) se propagaba exitosamente a través del árbol físico.
- El *netlist* sintetizó correctamente los biestables con terminal de reinicio pertenecientes al PDK (*sky130_fd_sc_hd__dftrtp*).

A partir de este diagnóstico, se concluye que la propagación de estados X no obedece a un error arquitectónico o lógico del código fuente, sino a discrepancias de inicialización inherentes al entorno de simulación física y a los modelos de las celdas estándar de la tecnología SKY130. Por consiguiente, la validación del diseño recae formalmente sobre la robustez de la simulación RTL, identificando la calibración del entorno de simulación post-síntesis como una mejora técnica pendiente en el flujo de verificación.

VII. CARACTERIZACIÓN DE ÁREA Y TEMPORIZACIÓN

A. Estrategia de Optimización

Durante la configuración del flujo de síntesis física en OpenLane, se estableció como objetivo principal la **optimización de**

área (*Area-Driven Synthesis*). Esta decisión de diseño prioriza la minimización del uso de celdas estándar y la reducción del footprint de silicio, lo cual es fundamental en coprocesadores embebidos donde el costo de fabricación y el área de la matriz son restrictivos.

B. Consumo de Área de Silicio

Como resultado de la estrategia de optimización aplicada, el reporte de métricas físicas (Fig. 6) evidencia un diseño altamente compacto.

Objetivo	Impacto en los otros
Área ↓	Velocidad ↓, Potencia ↑
Velocidad ↑	Área ↑, Potencia ↑
Potencia ↓	Velocidad ↓, Área ↑

Fig. 6. Reporte de síntesis evidenciando la optimización de área y el conteo final de celdas.

El sintetizador logró mapear el código RTL a un total de **972 instancias** (celdas estándar), consolidando un área neta de diseño (*Design Area*) de **6345.92 μm^2** . Esta alta densidad demuestra que la reutilización de hardware, implementada a través de la máquina de estados finitos (FSM) y la segmentación del sumador, fue efectiva para mantener un perfil espacial reducido sin sacrificar la funcionalidad.

C. Análisis de Tiempo Estático (STA)

A pesar de haber priorizado el área sobre la velocidad máxima de conmutación, el diseño cumple satisfactoriamente con las restricciones temporales del reloj del sistema. En la Fig. 7 se presenta el reporte del Análisis de Tiempo Estático (STA) enfocado en los tiempos de preparación (*Setup Time*).

SYNTH_STRATE...	Gates	Area (μm^2)	Worst Setup Slack (ns)	Total -ve Setup Slack (ns)
AREA 0	1629	18033.545600	-1.5609913803...	-25.65437002...
AREA 1	1636	18031.043200	-0.0784057285...	-0.078405728...
AREA 2	1633	18041.052800	0.08133138837...	0.0
AREA 3	2531	22057.404800	3.85374232322...	0.0
DELAY 0	2047	22509.088000	-2.5166118790...	-42.06692357...
DELAY 1	1993	21478.099200	1.35423320834...	0.0
DELAY 2	1998	21570.688000	0.70211571877...	0.0
DELAY 3	1996	22137.481600	0.73307406664...	0.0
DELAY 4	2064	21470.592000	0.63987839060...	0.0

[06:50:26] INFO Flow complete. synth_explore.py:172
 SynthesisExploration - Stage 1 - Synthesis Exploration 1/1 0:00:51
 /foss/designs/bfloat16-riscv-main

Fig. 7. Reporte de Análisis de Tiempo Estático (STA) confirmando el cumplimiento del Setup Time.

El análisis confirma que el circuito no presenta violaciones de temporización. Se reporta un margen holgado con el indicador *slack* (MET), evidenciando un Margen Negativo Peor (WNS) y un Margen Negativo Total (TNS) de **0.00**. Esto garantiza que la ruta crítica de datos se estabiliza de forma segura antes del siguiente flanco activo de reloj, asegurando un comportamiento síncrono robusto frente a las variaciones de la librería de tecnología SKY130.

VIII. LAYOUT FINAL DEL CHIP

Esta sección documenta la etapa final del flujo de diseño backend: la implementación física del coprocesador aritmético sobre la tecnología SKY130. Se presentan el layout GDSII definitivo y los resultados de la verificación física estricta que garantizan la manufacturabilidad del circuito integrado.

A. Visualización del Layout GDSII

En la Fig. 8 se exhibe el plano de silicio (GDSII) consolidado para el módulo `mac_mas_core`.




Fig. 8. Visualización del layout final GDSII mostrando el mapeo topológico, celdas estándar y enrutamiento en SKY130.

El layout revela una implementación basada exclusivamente en filas de celdas estándar (*standard cells*). Se observa una distribución geométrica optimizada para cumplir con la restricción multiobjetivo de área reducida (mencionada en la sección anterior). La topología muestra el anillo de potencia (*power ring*) periférico y las densas redes de interconexión metálica (visibles en las capas azules y magenta) que distribuyen síncronamente el reloj y enrutan los buses de datos de 16 bits del *bfloat16* entre el multiplicador, el sumador segmentado y el acumulador.

B. Validación Física: DRC y LVS

La fase de implementación física no se considera concluida hasta que el diseño supera rigurosos análisis de consistencia geométrica y eléctrica. La Fig. 9 presenta la evidencia de la consola de ejecución de OpenLane al finalizar el flujo.

El mensaje explícito [SUCCESS]: Flow completed y la generación verificada de los archivos definitivos GDSII, LEF, DEF y los reportes de temporización (*SPEF*, *SDF*) confirman los siguientes hitos:

- **Cumplimiento de DRC (Design Rule Checks):** La topología final no presenta violaciones de las reglas de fabricación geométricas impuestas por la fundición (*foundry*) para el nodo SKY130.




Fig. 9. Evidencia de finalización exitosa del flujo OpenLane, confirmando la generación del GDS y la superación de LVS.

- **Cumplimiento de LVS (Layout Vs Schematic):** El Análisis de Consistencia de Esquema vs. Layout ha certificado que el diseño físico final (GDSII) se corresponde exactamente con el *netlist* de celdas sintetizado a partir del código RTL, garantizando que el comportamiento lógico del chip en silicio será idéntico al verificado en las simulaciones funcionales.

Por consiguiente, el diseño del coprocesador `mac_mas_core` se declara "Tape-Out Ready", cumpliendo satisfactoriamente todos los requisitos de diseño, temporización, área y validación física exigidos para este proyecto.

IX. CONCLUSIONES

- **Viabilidad Arquitectónica y Precisión Aritmética:** El desarrollo del coprocesador `mac_mas_core` demostró que la segmentación estratégica de la ruta de datos (*datapath*) y el gobierno síncrono mediante una FSM híbrida son metodologías altamente efectivas para el procesamiento digital. La validación a Nivel de Transferencia de Registros (RTL) certificó que el módulo ejecuta con precisión matemática las operaciones de multiplicación y acumulación en el estándar *bfloat16*, garantizando la estabilidad del acumulador y la correcta latencia operativa frente a los estímulos del sistema.
- **Eficacia de la Síntesis Orientada al Área:** El flujo de diseño físico (*backend*) ejecutado en OpenLane comprobó la pertinencia de someter el circuito a restricciones de optimización de área (*Area-Driven Synthesis*). Al consolidar el diseño en apenas 972 celdas estándar y un *footprint* de $6345.92 \mu\text{m}^2$, se concluye que la arquitectura logra una alta densidad de integración. Esto minimiza los costos de matriz en silicio sin sacrificar el desempeño síncrono, lo cual fue corroborado por un cumplimiento

impecable de los márgenes de temporización estática con un WNS y TNS de 0.00 ns.

- **Madurez en el Flujo de Verificación Post-Síntesis:** El diagnóstico de estados indeterminados (X) durante la simulación a nivel de compuertas (*gate-level*) representó un hito de madurez analítica en el proyecto. Se logró aislar el fenómeno, demostrando que no correspondía a fallos lógicos en el RTL, sino a discrepancias de inicialización inherentes a los modelos de simulación de las celdas estándar del PDK SKY130. Esta eventualidad subraya la importancia crítica de las estrategias de aserción de *Reset* en simulaciones físicas y traza una ruta de mejora clara para futuras iteraciones de verificación.
- **Manufacturabilidad y Certificación del Silicio:** La validación de la topología final culminó con la generación exitosa de la base de datos GDSII. Al superar de manera estricta las verificaciones de Reglas de Diseño (DRC) y de Consistencia Esquema-Layout (LVS), se certifica que el enrutamiento y la distribución de potencia son física y eléctricamente viables. Por consiguiente, el diseño alcanza formalmente el estado de viabilidad para fabricación (*Tape-Out Ready*), demostrando un dominio completo del flujo de diseño de circuitos integrados digitales bajo tecnologías de código abierto.

REFERENCES

- [1] Docker, Inc., "Docker: Accelerated Container Application Development." [En línea]. Disponible en: <https://www.docker.com/>.
- [2] The OpenROAD Project, "OpenLane: The Open-Source Digital ASIC Implementation Flow," Repositorio de GitHub. [En línea]. Disponible en: <https://github.com/The-OpenROAD-Project/OpenLane>.