Introducción al Diseño Lógico (E0301)

Ingeniería en Computación

Gerardo E. Sager

Clase 8 curso 2025

Clase 13

- Temas a tratar
- Suma Resta, Multiplicación y División binarias.
- Operación básica de una unidad aritmético lógica (ALU).
- Operación de un circuito sumador/restador paralelo.
- Circuitos Integrados ALU para diferentes operaciones lógicas y aritméticas sobre datos de entrada.

Suma y resta binarias

- Los números binarios se suman de la misma manera que los números decimales.
- Decimal: cuando números suman más que 9 hay un acarreo (carry).
- Binario: cuando números suman más que 1 hay un acarreo (carry).
- Adición es la operación aritmética básica empleada en la sustracción, multiplicación y división.

Suma y resta binarias

Suma o Adición binaria de un bit


Α	В	A+B
0	0	0
0	1	1
1	0	1
1	1	(carry) 1 0

Suma binaria con acarreo

- Suma o Adición binaria de un bit con dos operandos y acarreo de entrada (Cy_{IN})
- El resultado puede producir un bit de acarreo a la salida (Cy_{ουτ})


Cy _{IN}	Α	В	Cy _{out}	A+B+Cy _{IN}
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1 🖊	0
1	0	0	0	1
1	0	1	1 🖊	0
1	1	0	1 🖊	0
1	1	1	1 🖊	1

Sumador binario paralelo




Acá se ve Como para cada columna tengo un Cy_{IN} y un Cy_{OUT}


Semisumador (Half Adder)




Α	В	S	Cy _{out}
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1




Sumador Completo (Full Adder)





Sumador Completo con propagación anticipada de acarreo (Look Ahead Carry Full Adder) de un bit




Α	В	Cy _{IN}	S	Cy _{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

	$\overline{B} \overline{Cy}_{\overline{IN}}$	B Cy _{IN}	B Cy _{IN}	$B \overline{Cy}_{\overline{IN}}$	
A	0	1	0	1	
Α	1	0	1	0	



$$Cy_{OUT} = AB + ACy_{i} + BCy_{i}$$

Sumador Completo con propagación anticipada de acarreo (Look Ahead Carry Full Adder)



Sumador con acarreo serie (N bits)

Cada Sumador tarda un tiempo T en generar un resultado. Como cada uno de ellos necesita el CARRY generado por el Semi Sumador anterior, el tiempo necesario para (SS) completar la suma de los N bits crece $C_{1}(1)$ con N $C_{0}(0)$ **Sumador Completo** (SC) $C_{l}(2)$ $C_{0}(1)$ **Sumador Completo** B(3 (SC) (3) $C_{1}(3)$ $C_{o}(k) = Carry OUT generado por el Sumador k$ $C_o(2)$ $C_{i}(k)$ = Carry IN que ingresa al Sumador k **Sumador Completo** (SC) A(k) = Bit k del sumando AB(k) = Bit k del sumando BS(k) = Bit k del resultado de la suma S


Sumador con acarreo serie (N bits)

Nos conviene implementar todo el B(0) C₍(0) sumador con sumadores completos, luego se verá la utilidad del acarreo de **Sumador Completo** entrada C₁(0) para realizar restas (SC) $C_{1}(1)$ ademas de sumas. $C_{0}(0)$ **Sumador Completo** (SC) $C_{l}(2)$ $C_{o}(1)$ **Sumador Completo** B(3 (SC) (3) $C_{1}(3)$ $C_{o}(k) = Carry OUT generado por el Sumador k$ $C_0(2)$ $C_{i}(k)$ = Carry IN que ingresa al Sumador k **Sumador Completo** (SC) A(k) = Bit k del sumando AB(k) = Bit k del sumando BS(k) = Bit k del resultado de la suma S

Sumador con acarreo serie (N bits)

Én trazo grueso se marca el camino por donde se generan los acarreos para cada etapa.

Se observa claramente que la ultima etapa obtendra su resultado, luego de que esten listos los de las etapas anteriores.




Propagación del Acarreo

 Los sumadores paralelos están limitados en velocidad por el tiempo de propagación del acarreo.

Mayor número de bits introducen mas retardos.

 El esquema look-ahead carry (acarreo anticipado) se utiliza en dispositivos de mayor velocidad para reducir el retardo.

Sumador con Acarreo Anticipado



Acarreo anticipado


- Queremos hacer una función que genere el acarreo en una suma de N bits sin tener que esperar a que se propage por cada sumador completo.
- Definimos dos funciones que dependen solo de los bits de la etapa actual.
 - Generate: $G_n=1$ si A_n y B_n generan acarreo
 - Propagate: $P_n=1$ si cuando hay acarreo de entrada C_n , los valores de A_n y B_n propagan el acarreo a la salida.
- Entonces el carry que entra a la etapa n+1 es

$$C_{n+1} = G_n + P_n C_n$$

 Desarrollando esta expresión hasta llegar a C₀ (el carry de entrada al sumador) se obtiene la función lógica de cada carry de entrada de los FA del sumador Carry-Look-Ahead. Por ejemplo:

$$C_2 = G_1 + P_1 C_1 = G_1 + P_1 (G_0 + P_0 C_0) = G_1 + P_1 G_0 + P_1 P_0 C_0$$

Acarreo anticipado



An	Bn	Gn
0	0	0
0	1	0
1	0	0
1	1	1


$$G_n = A_n B_n$$

$$\begin{array}{c|cccc} A_n & B_n & P_n \\ \hline 0 & 0 & 0 \\ 0 & 1 & 1 \\ 1 & 0 & 1 \\ 1 & 1 & 1 \\ \end{array}$$

$$P_n = A_n + B_n$$


$$C_{n+1} = G_n + P_n C_n$$

Sumador con Acarreo Anticipado



Sumador Paralelo (legacy)

Las líneas A y B representan números de 4 bits a sumar. C_0 es el carry-in, C_4 es el carry-out, Σ es la suma.



Suma de números positivos y negativos


- Si se quiere sumar números positivos y negativos puede representarse el número negativo en complemento a 2 y luego se realiza la suma normal.
- De la misma manera puede realizarse la resta.

$$A + (-B) = A - B$$


 $(-B) = Ca2(B) = \overline{B} + 1$
 $A - B = A + \overline{B} + 1$

Podemos aprovechar la última expresión


Suma de números positivos y negativos




Las ALUs pueden realizar distintas funciones lógicas y aritméticas en función de un código binario que se aplica a las entradas de función




 La unidad de control es instruída para sumar un número ubicado en una posición de memoria con uno almacenado en el acumulador.




 El número es transferido desde la memoria hacia el registro B.




El número en el registro B y en el acumulador son sumados en el circuito lógico y la suma es enviada al acumulador para su almacenamiento.



• El número se mantiene en el acumulador para futuras operaciones, ó puede ser transferido a memoria para su almacenamiento



ALU



Funciones típicas de una ALU


- **≻**∕Suma
 - □ **A + B**
- > Resta
 - □ A B
- Complemento a 2
 - □ -- B
- Comparación
 - □ A > B
 - □ A < B
 - **A = B**
- Desplazamiento a Izquierda
 - SHL (A)
- Desplazamiento a Derecha
 - SHR (A)

- **Operaciones Lógicas (bit a bit)**
- > A AND B
- > A OR B
- > A XOR B
- > A XNOR B
- > NOT A







Multiplicación




Binario





La multiplicación binaria de dos números A (m bits) y B (n bits) consiste en una suma de tantos elementos como bits tenga B (n). Cada elemento i es el número A desplazado a la izquierda i veces si el peso correspondiente de B vale '1'. En caso contrario el elemento i es '0'.



- Cuando $B_n = 1$, se copia el número A, desplazado a la izquierda n posiciones y completando a la derecha con 0.
- Cuando $B_n = 0$, se completa la fila con 0.







Multiplicador Binario de 4 bits

