### Introducción al Diseño Lógico (E0301)

Ingeniería en Computación

Gerardo E. Sager


Clase 10 curso 2023

## Clase 10

- Temas a tratar
  - Análisis de operación de Flip-Flops (Latches) construidos a partir de compuertas NAND o NOR.
  - Retardo de propagación.
  - Detector de Flancos
  - Operación de flip-flops disparados por flanco.


#### 1-7 Memoria

- Un circuito que retiene la respuesta a una entrada momentánea está mostrando que tiene memoria.
  - La memoria es importante porque provee una manera de almacenar números binarios, temporaria o permanentemente.




Elementos de memoria:magnética, óptica, circuitos electrónicos ferroeléctrica, etc.

## Introducción



## Introducción

 Ún elemento de memoria muy importante es el flip-flop (FF) o LATCH — construido a partir de compuertas lógicas.





Q=1, Qn=0	Se llama estado HIGH o '1' También se llama estado SET	
Q=0, Qn=1	Se llama estado LOW o '0' También se llama estado RESET o CLEAR	

## Latch basado en Compuertas NAND

LATCH = CERROJO.


Se suele llamar LATCH al Flip Flop que no utiliza una entrada de reloj.






Vemos que tiene <u>dos</u> estados estables cuando SET y RESET valen 1

## Latch basado en Compuertas NAND – SET



Comportamiento cuando RESET=1 y Q =  $\frac{0}{0}$  SET pasa de 1 a 0 y luego vuelve a 1  $\frac{0}{0}$   $\frac$ 





Comportamiento cuando RESET=1 y Q = 1

SET pasa de 1 a 0 y luego vuelve a 1 Tanto Q como Qn mantienen sus valores.

SET = 0 HACE QUE Q = 1 y Qn =0.

## Latch basado en Compuertas NAND – RESET






Comportamiento cuando  $SET=1 \ y \ Q=0$  RESET pasa de 1 a 0 y luego vuelve a 1 Tanto Q como Qn mantienen sus valores.

Comportamiento cuando SET=1 y Q = 1 RESET pasa de 1 a 0 y luego vuelve a 1 Q y Qn invierten sus valores

RESET = 0 HACE QUE Q = 0 y Qn =1

## Latch basado en Compuertas NAND SET y RESET en BAJO simultáneamente



Cuando simultáneamente

$$\begin{array}{ll} \mathsf{SET} &=& 1 \to \mathbf{0} \\ \mathsf{RESET} &=& 1 \to \mathbf{0} \end{array}$$

#### Esto hace que:

$$Q = 1$$
 $On = 1$ 

Independientemente de los valores anteriores de Q y Qn

Ahora, si cuando Q=1 y Qn=1

SET = 
$$0 \rightarrow 1$$
  
RESET =  $0 \rightarrow 1$ 

Esto hace que tanto Q como Qn hagan lo siguiente:

$$1 \rightarrow 0 \rightarrow 1 \rightarrow 0 \rightarrow 1 \rightarrow \dots$$

Por eso cuando aplico S=0 y R=0, no puedo determinar en que estado quedará Q

Tabla de verdad

Set	Reset	Q	
0	0	1 (?)	
0 1		1	
1	0	0	
1	1	Sin Cambio	


### Latch basado en Compuertas NAND – RESUMEN

- Résumen del Latch basado en NAND:
  - 1)SET = 1, RESET = 1 Estado normal de reposo, las salidas permanecen en el estado en el que estaban previamente a la entrada.
  - 2)SET = 0, RESET = 1 La salida va a Q = 1 y permanece allí aún después que SET vuelva a ALTO.
    - 1) Se llama SETTING (establecimiento) del latch.
  - 3)SET = 1, RESET = 0 Producirá Q = 0 (LOW ) y permanecerá allí, aún después que RESET vuelva a HIGH.
    - 1)Se llama CLEAR (borrado) o RESET (puesta a cero) del Latch.
  - 4)SET = 0, RESET = 0 Trata de establecer y borrar el latch al mismo tiempo, esto no presenta inconvenientes, mientras se mantenga así, pero si luego se pasa a la condición 1) las salidas son impredecibles
    - Q = Qn = 1?
    - Esta condición de entrada se considera "No Deseada" y no debe utilizarse.

# Latch basado en Compuertas NAND – Representaciones alternativas

Representaciones equivalentes de un latch basado en **NAND** y símbolo de diagrama en bloques simplificado.

Se basa en que 
$$\overline{AB} = \overline{A} + \overline{B}$$



Las entradas **SET** y **RESET** son "activas en bajo", por lo que se indican como entradas "negadas"

La salida cambiará cuando la entrada se cambia a "BAJO"

## Latch basado en Compuertas NOR

 Dos compuertas NOR acopladas convenientemente, pueden ser usadas como un latch basado en compuertas NOR, similar al basado en compuertas NAND




Tabla de verdad

Set	Reset	Q
0	0	Sin Cambio
0	1	0
1	0	1
1	1	0 (?)

Las salidas **Q** and **Qn** están "invertidas" respecto al LATCH basado en NAND

Las entradas **SET** y **RESET** son "activas en alto". La salida cambiará cuando la entrada se cambia a "ALTO"


### Latch basado en Compuertas NOR – RESUMEN

- Resumen del comportamiento del latch NOR:
  - 1)SET = 0, RESET = 0 Estado normal de reposo, las salidas permanecen en el estado en el que estaban previamente a la entrada.
  - 2)SET = 1, RESET = 0 La salida irá a Q = 1 (ALTO) y permanecerá allí aún después que SET vuelva a BAJO.
    - Se llama SET (Establecimiento) o PRESET (puesta en uno) del Latch.
  - **3)SET = 0**, **RESET = 1** Producirá **Q = 0** (BAJO) y permanecerá allí, aún después que RESET vuelva a BAJO.
    - Se llama CLEAR (borrado) o RESET (puesta a cero) del Latch.
  - **4) SET = 1, RESET = 1** Lleva simultáneamente a **Q** y **Qn** a BAJO, y si además luego ambas entradas pasan a BAJO simultáneamente, esto producirá que ambas salidas queden en un estado impredecible.
    - Esta condición de entrada se considera "No Deseable" y no debe utilizarse.

### Estado Inicial, Ambos tipos de LATCHES


- Cuando se aplica la alimentación no es posible predecir el estado inicial de las salidas del flip-flop si SET y RESET están en su estado Inactivo
- Para iniciar un latch en un estado particular, debe ser puesto en ese estado explícitamente ya sea activando la entrada SET o la entrada RESET al comienzo de la operación.
- Frecuentemente se consigue aplicando un pulso en la entrada apropiada.

## RETARDO DE PROPAGACIÓN



- RETARDO de propagación
  - Puede ser distinto de High→Low y de Low→High
  - Depende de la tecnología (CMOS, TTL, etc.)
  - t<sub>DLH</sub> Bajo a Alto
  - t<sub>DHL</sub> Alto a Bajo
  - Si son iguales, se llama t<sub>D</sub>


## Retardos en AND y OR




## Detectores de Flanco

Detector de flanco de subida 1

Detector de flanco de bajada ↓





$$S_2 = A\overline{A}$$

Esto 
$$= 0$$
?


tuviera sentido.

Si las compuertas no tuvieran retardo, las salidas  $S_1$  y  $S_2$  serían siempre CERO.

Pero el Inversor tiene un tiempo de retardo  $t_{\tiny DINV}$ , la compuerta AND  $t_{\tiny DAND}$  y la compuerta NOR  $t_{\tiny DNOR}$ 

Eso hace que  $\overline{A}$  se presente a la entrada de las compuertas AND y NOR  $t_{DINV}$  después que A y hace que las salidas  $S_1$  y  $S_2$  no sean siempre CERO

# Detectores de flancos 1 y ↓



## Señales de reloj y Flip Flops manejados por reloj

#### Sistema Asincrónico —

- Las salidas aparecen a medida que se producen valores intermedios parciales.
- Dependen fuertemente del tiempo de propagación de las compuertas lógicas y latches.

#### Sistema Sincrónico—

- Los valores de las salidas aparecen en un instante predeterminado, manejado por una entrada periódica que se llama Clock o Reloj
- La mayor incertidumbre en el momento de aparición de la salida, está dado por el último elemento lógico sincronizado por Ck


# Señales de reloj y Flip Flops manejados por reloj

En los sistemas sincrónicos las señales se sincronizan con el reloj (Ck o CP) en las transiciones o flancos (edges).

La señal  $S_1$  se sincroniza con el flanco de subida o PGT (positive going transition)

La señal  $S_2$  se sincroniza con el flanco de bajada o NGT (negative going transition)

El período del reloj (**T**) tiene que ser mayor que el tiempo de propagación que necesita el resto de los dispositivos para estabilizar sus salidas




La frecuencia del reloj  $f_{CK} = 1 / T$ 

# Señales de reloj y Flip Flops manejados por reloj

- Los Flip Flops manejados por reloj cambian de estado en un flanco de reloj.
  - Las entradas de reloj, usualmente se etiquetan como CLK, CK, o CP.

Un triangulo en la entrada CLK indica que la entrada es activada por un flanco positivo (PGT).


Un círculo y un triangulo indica que la entrada es activada por un flanco negativo (NGT)



CLK se activa con un flanco de subida (PGT) CLK se activa con un flanco de bajada (NGT)

# Señales de reloj y Flip Flops manejados por reloj

- Las entradas de control tienen un efecto en la salida solamente durante la transición activa del reloj (NGT or PGT) — En ese caso se llaman entradas de control sincrónicas.
  - Las señales de control preparan la salida para cambiar, pero el cambio solamente se dispara en el flanco activo del reloj.




## Flip Flop R-S manejado por reloj

- Las entradas S y R son entradas de control sincrónicas, controlando el estado que el FF va a adoptar, cuando ocurra el pulso de reloj.
- Esto es lo mismo que decir que la entrada CLK es la entrada disparadora que causa que el FF cambie su estado de acuerdo a las entradas S y R.
- El flip-flop SET-RESET cambiará su estado durante las transiciones de subida o de bajada de los flancos del reloj

# Flip Flop R-S disparado por reloj

Un Flip Flop R-S disparado por el flanco positivo de la señal de reloj.




El Flip Flop se dispara con un flanco de subida en CLK

Entradas			Salida
S	R	CLK	Q
0	0	<b>↑</b>	<b>Q</b> -
0	1	<b>1</b>	0
1	0	<b>↑</b>	1
1	1	1	No usado

**Q**⁻es el valor que tenía la salida previamente al ↑ del CLK El ↓ del CLK no produce ningún cambio en Q


# Flip Flop R-S disparado por reloj

Formas de onda de la operación de un FF SR disparado por la transición positiva del reloj.



# Flip Flop R-S disparado por reloj

# Un Flip Flop R-S disparado por el flanco negativo de la señal de reloj.




El Flip Flop se dispara con un flanco de bajada en CLK

Salida	Entradas		
Q	CLK	R	S
Q-	<b> </b>	0	0
0	<b> </b>	1	0
1	<b> </b>	0	1
No usado	<b> </b>	1	1

En los sistemas digitales se usan tanto FF disparados por flanco positivo como por flanco negativo del reloj.

# Flip Flop R-S disparado por reloj Circuito interno




- Un flip-flop S-R disparado por flanco, utiliza:
  - Un latch RS básico formado por las compuertas NAND-3 and NAND-4.
  - Un circuito de comando de pulso (pulse-steering circuit) formado por NAND-1 and NAND-2.
  - Un circuito detector de flanco (edge-detector circuit)

# Flip Flop J-K manejado por reloj

- Opera como el FF S-R.
  - J es SET, K es CLEAR.
- Cuando J y K son ambos HIGH, la salida conmuta al estado opuesto.
  - Puede ser manejado por flanco positivo o negativo del reloj.
- Mucho más versátil que el flip-flop S-R, ya que no posee estados ambiguos o prohibidos.
  - Posee la capacidad de hacer todo lo que hace el FF S-R además de operar en un modo conmutación (toggle).

# Flip Flop J-K manejado por reloj


Flip Flop J-K manejado por reloj que responde sólo a flancos positivos del reloj



Entradas			Salida
J	K	CLK	Q
0	0	<b>↑</b>	<b>Q</b> <sup>-</sup> (Sin Cambios)
0	1	<b>↑</b>	Θ
1	0	<b>↑</b>	1
1	1	<b>↑</b>	$\overline{\mathbf{Q}^-}$ (Toggle)


Q - Es el valor que tenía Q antes del flanco activo del reloj

# Flip Flop J-K disparado por reloj



# Flip Flop J-K disparado por reloj


Flip Flop J-K manejado por reloj que responde sólo a flancos negativos del reloj.



Salida	Entradas		
Q	CLK	K	J
$\mathbf{Q}^-$ (Sin Cambios)	<b>1</b>	0	0
0	<b> </b>	1	0
1	<b>1</b>	0	1
(Q <sup>−</sup> ) (Toggle)	<b>1</b>	1	1

## Flip Flop D disparado por reloj

- La salida "copia" el valor de la entrada en el instante que se produce un flanco del reloj. Puede ser activo con transiciones positivas o negativas.
- Puede implementarse con un FF J-K conectando la entrada J con la K a través de un inversor.
- Útil para transferencia paralela de datos



Eı	ntradas	Salida	
D	CLK		Q
0	<b>↑</b>		0
1	<b>↑</b>		1

# Flip Flop D disparado por reloj

