


myT40-PLC

Neue PLC im alten Gewand – Eine Studie
Upcycling einer defekten KlöcknerMoeller SPS PS4-1x1

Rev3.3 - finale Version 5 - PFS/FFC
Ein Antidepressivum aus Corona-Zeiten



Clemens Niesen
2020-2026

Copyright Clemens Niesen

myT40-PLC Historie

Version 0.0	ab Mai 2018				Gedankenspiele mit Arduino Due Ausprobieren von KiCad 4.x
Version-0	1.12.2020				Steckbrett-Aufbauten mit Teensy 4.0 und 4.1
Version-1	22.4.2021	PLC HT40	M00	V1.2.1	(Prototyp1)
Version-2	16.01.2022	PLC HT40	M16	V1.5	(Prototyp2) (Titelbild ¹)
Version-3	04.09.2022	PLC HT40	M31	V2.2	(Prototyp3)
Projekt umbenannt in myT40-... im August 2023					
Version-4	23.11.2023	myT40-PLC	M38	V2.6	(Prototyp4)
	17.01.2024	myT40-PLC			Modifikationen & 4-Layer für OP
Version-5	31.08.2024	myT40-PLC	M42	V3.0	(Version final PFS) Modifikationen OP/UP External HW-Watchdog Buttons OnOff/Prog
Version-5	11.08.2025	myT40-PLC	M43	V3.1	(Version final FFC+PFS) FFC-Version: RS485 PS4-like Watchdog-Start-Delay Update auf KiCad_V9
Version-5	31.12.2025	myT40-PLC	M43	V3.2	(Version final FFC+PFS) OTA Option: CAN1 <-> CAN2 Tausch größere Potential-Abstände bei Verbindungen OP ↔ UP
Version-5	25.07.2026	myT40-PLC	M44	V3.3	(Version final FFC+PFS) UP: Output-LED wieder intern angesteuert Statisches F-RAM im SOIC-8
Zuletzt editiert am 18.09.2026					Dokumentation der Änderungen, siehe Kapitel 11

1 Titel-Foto: Es zeigt die Version V2 für ein beliebiges Gehäuse aus 2022

Licence

Dieses Werk ist unter einer Creative Commons Lizenz vom Typ „**Namensnennung - Nicht-kommerziell - Weitergabe unter gleichen Bedingungen 4.0 International**“ zugänglich. Um eine Kopie dieser Lizenz einzusehen, konsultieren Sie <http://creativecommons.org/licenses/by-nc-sa/4.0/> oder wenden Sie sich brieflich an Creative Commons, Postfach 1866, Mountain View, California, 94042, USA.

Title	myT40-PLC Documentation
Author	Clemens Niesen, Germany, 2021-2026
Source	This document, and related ones
Licence	CC-BY-NC-SA

This work is licensed under the Creative Commons „**Attribution-NonCommercial-ShareAlike 4.0 International License**“. To view a copy of this license, visit <http://creativecommons.org/licenses/by-nc-sa/4.0/> or send a letter to Creative Commons, PO Box 1866, Mountain View, CA 94042, USA.

This license lets others remix, adapt, and build upon your work non-commercially, as long as they credit you and license their new creations under the identical terms.
<http://creativecommons.org/licenses/by-nc-sa/4.0/>

Haftungsausschluss

Ausdrücklich weise ich darauf hin, dass ich keine Zusicherungen oder Garantien hinsichtlich der Nichtverletzung von Rechten oder des Fehlens anderer Mängel in Bezug auf das CC-lizenzierte Werk gebe. Das bedeutet, dass die Nutzer das Werk auf eigenes Risiko nutzen.

Ferner weise ich darauf hin, dass dieses Projekt und der Inhalt dieser Dokumentation, sowie zugehöriger Dateien ein reines Freizeitprojekt und für den Leser als Fallstudie zu verstehen ist. Dieses Projekt, diese Schaltungen sind nicht durch offizielle Stellen geprüft oder abgenommen. Fehler sind trotz aller Umsicht nicht auszuschließen. Wer dieses Projekt nachbaut, tut dies auf eigene Gefahr und Verantwortung. Für Schäden an Personen und Geräten, Material, Gebäuden, Tieren, etc. übernehme ich keinerlei Verantwortung. Der Nachbau ist ausschließlich versierten Menschen, die genau wissen was sie tun, vorbehalten. Was eine Verwendung der Steuerung bei Dritten tut und was nicht, liegt neben der handwerklichen Ausführung des Aufbaus auch an der Software, die sich ebenfalls meiner Verantwortung entzieht.

Ich gebe keine Gewähr und übernehme keine Verantwortung für den Inhalt von Verweisen, Links und Zitaten.

DISCLAIMER

I explicitly state that I make no representations or warranties regarding non-infringement or the absence of other defects with respect to the CC-licensed work. This means that users use the work at their own risk. Furthermore, I point out that this project and the content of this documentation, as well as associated files, is purely a recreational project and should be understood as a case study for the reader. This project, these circuits are not tested or approved by official bodies. Errors can not be excluded despite all care. Whoever reproduces this project does so at his own risk and responsibility. I do not take any responsibility for damages to persons and devices, material, buildings, animals, etc.. Rebuilding is reserved exclusively for experienced people who know exactly what they are doing. What third-party use of the control with third does and does not, lies apart from the craftsmanship of the construction also with the software, which is also beyond my responsibility. I give no guarantee and take no responsibility for the content of references, links and quotes.

Dieses Projekt widme ich meinem alten Freund Norbert Schulz aus Berlin Kreuzberg.
Wir haben zusammen in den 70ern in Berlin-Tiergarten am Canis die Schulbank gedrückt.
Er hat mir zu meinen ersten Elektronik-Erfahrungen verholfen und eine bis heute anhaltende Begeisterung
für dieses Thema geweckt.
Leider haben wir uns in den 80ern aus den Augen verloren.

Clemens Niesen

Inhalt

1 Motivation für einen „mighty 40“	1
2 myT40-PLC Anforderungen an meine neue SPS.....	2
3 Die Hardware.....	3
3.1 Allgemeiner Überblick.....	3
3.2 Potentiale.....	5
3.3 Abkürzungen.....	6
4 Die Hardware - Aufbau der Oberplatine (OP).....	7
4.1 Komponenten der oberen Platine „OP“	7
4.1.1 CPU.....	7
4.1.2 Teensy 4.0 USB Spannungsversorgung unterbrechen.....	8
4.1.3 Pin-Header J3 an CPU in FFC-Variante für Originalgehäuse.....	9
4.1.4 Pin-Header J3 an CPU in Variante PFS für beliebige Gehäuse.....	10
4.1.5 Reset und Kaltstart.....	11
4.1.6 Hardware Watchdog.....	12
4.1.7 Hardware Watchdog-Delay.....	14
4.1.8 Status LED.....	15
4.1.9 EEPROM.....	15
4.1.10 Alternatives Gehäuse EEPROM.....	15
4.1.11 CAN-Bus und Busverbindungen.....	16
4.1.12 Verbindungen der Spannungsversorgung von UP zu OP.....	17
4.1.13 RS485-Bus.....	17
4.1.14 Analog Digital Converter ADC.....	18
4.1.15 Digitale Eingänge.....	19
4.1.16 Digitale Eingänge Terminals.....	20
4.1.17 Versorgungsspannung der CPU und Peripherie-Bausteine.....	20
4.1.18 Terminals Digitale Ausgänge.....	21
4.1.19 Verbindung der ADC-Signale auf Ausgangs-Terminal Byte-0.....	21
4.1.20 Verbindung der SPI-Signale von OP zu UP.....	22
4.1.21 Der optionale Port für Lokale Erweiterung.....	22
4.2 Schaltplan Oberplatine (OP) Variante PFS und FFC.....	23
5 Die Hardware - Aufbau der Unterplatine (UP).....	25
5.1 Komponenten der unteren Platine (UP): Base-Modul.....	25
5.1.1 Digitale Ausgänge.....	25
5.1.2 Digital-Analog-Converter DAC.....	28
5.1.3 Spannungsversorgung.....	29
5.2 Schaltplan Unterplatine.....	31
6 Layout Details.....	33
6.1 OP UP : PE.....	33

6.2 OP : ADC.....	33
6.3 UP : DAC.....	33
6.4 Weitere Details im Platinen Design.....	34
7 Ansichten der Platinen.....	35
7.1 Die untere Platine – Base Board.....	35
7.2 Die obere Platine – CPU Board FFC.....	36
7.3 Die obere Platine – CPU Board PFS.....	36
7.4 Allgemeine Informationen.....	37
7.5 Ansicht Oberplatine Variante OP-FFC für ein Originalgehäuse Rev3.3 M44 (V5).....	39
7.6 Ansicht der Oberplatine Variante OP-PFS für beliebige Gehäuse Rev3.3 M44 (V5).....	40
7.7 Ansicht Unterplatine für FFC und PFS V3.3 M44 (V5).....	41
7.9 Platinen Layer Rev3.3 M44 V5 PFS.....	43
8 Varianten zur Nutzung über alle Versionen.....	44
8.1 Verdrahtung möglicher Varianten zur Nutzung wie im Originalgehäuse, V5 M44 (FFC).....	44
8.1.1 2x8 Ausgänge, 2x8 Eingänge, kein ADC , kein DAC.....	44
8.1.2 5+8 Ausgänge, 2x8 Eingänge, mit ADC , mit DAC.....	45
8.2 Verdrahtung möglicher Varianten zur Nutzung in einem beliebigen Gehäuse , V5 M44 PFS.....	46
8.2.1 OP für ADC und DAC auf 5-Pol Terminal, 2x8 In auf OP + 2x8 Out auf UP.....	46
8.2.2 ADC und DAC auf 5-Pol Terminal, 2x8 In und 8 Out auf OP, 8 Out auf UP.....	47
8.3 PE Anschluss ab V2.6/3.0/3.1.....	48
9 Anhang.....	49
9.1 Optionale Nutzung von Q0.5, Q0.6 und Q0.7 als Status-LED.....	49
9.2 Technische Daten.....	50
9.3 Unterschiede von myT40-PLC zur Originalsteuerung.....	52
9.3.1 Terminals für Eingang- und Ausgangsbytes.....	52
9.3.2 Bus-Anschlüsse (PFS).....	53
9.3.3 Extension-Slot.....	53
9.3.4 Weitere Unterschiede.....	54
9.3.5 Kalt/Warmstart-Verhalten bei RESET.....	54
9.4 Spannungsversorgung.....	55
9.5 Spannungsversorgung CPU Teensy 4.0.....	56
9.6 Entkopplung USB von Ub.....	56
9.7 Die nicht genutzten Pins und J5 unter der CPU.....	56
9.7.1 CPU-Pin-31 3.3V Power.....	56
9.7.2 J5-Pin-4 On / Off (CPU-Pin-19).....	56
9.7.3 J5-Pin-3 Programm (CPU-Pin-18).....	56
9.7.4 J5-Pin-2 GNDD.....	56
9.7.5 J5-Pin-1 3,3V CPU (CPU-Pin-16).....	56
9.8 Berechnung Netzwerk digitale Eingänge.....	57
9.8.1 Dimensionierung R1 und R2, hier am Beispiel von R8 und R24.....	58

9.9 Berechnung Netzwerk digitale Ausgänge.....	59
9.10 Berechnung Netzwerk Analoge Eingänge.....	60
9.11 Hinweis Eingangs-Terminals „0V“.....	60
9.12 SPI-Serien-Widerstände.....	60
9.13 Bezug DIN-5 Pol -Buchse.....	60
10 Software myT40-PLC.....	61
10.1 Prinzipieller Programmablauf und Konfiguration.....	61
10.1.1 Port-Definition der myT40-PLC.....	62
11 Release Notes der Publikation.....	63
11.1 myT40-PLC.....	63
11.1.1 V2.6 M36 Version-4 (PFS) erstmalig publiziert im August 2023.....	63
11.1.2 V2.6 M37 Version-4 (PFS) 23.11.2023.....	63
11.1.3 V2.6 M38 Version-4 (PFS) 17.01.2024 Pre-Final Prototype, produziert.....	63
11.1.4 V3.0 M42 Version-5 (PFS+FFC) 03.08.2024.....	64
11.1.5 V3.2 M43 Version-5 (FFC) 17.05.2026 final version V5.....	64
11.1.6 V3.3 M44 Version-5 25.07.2026 final version V5.....	64
12 Stückliste Rev3.3 M44 V5, Variante PFS, Vollbestückung.....	65
13 Erweiterungsmodul für 16 Ausgänge.....	77
13.1 Die Schaltung des myT40-116-XD1.....	77
13.2 Schaltplan Lokale Erweiterung myT40-116-XD1.....	78
13.3 Platinenlayout myT40-116-XD1.....	79
14 Verwendete Software für dieses Projekt.....	82
14.1 KiCad.....	82
14.2 Arduino.....	82
14.3 Teensyduino.....	82
14.4 Microsoft Visual Studio Code (VSC).....	83
14.4.1 VSC-Extension „C/C++ for Visual Studio Code“.....	83
14.4.2 VSC-Extension „C++ Intellisense“.....	83
14.4.3 VSC-Extension „German Language Pack for Visual Studio Code“.....	83
14.4.4 VSC-Extension „GitLens — Git supercharged“.....	83
14.4.5 VSC-Extension „PlatformIO IDE“ alias PIO.....	83
14.5 PIO - Platfom IDE für Teensy.....	83
14.6 PIO Libraries für Teensy / Arduino.....	83
14.6.1 MCP_DAC by Rob Tillaart V 0.1.6.....	83
14.6.2 Mcp320x by Patrick Rogalla 1.4.2.....	83
14.6.3 GUIslice by Calvin Hass 0.16.0 / 0.17.x.....	83
14.6.4 Hotboards_eeprom by Hotboards MX.....	84
14.6.5 ACAN_T4 by Pierre Molinaro.....	84
14.6.6 Teensy 4.x.....	84
15 Datenaustausch myT41C-Controller mit myT40-PLC-Nodes.....	85

Abbildungsverzeichnis

Abbildung 1: CPU mit allen Signalen.....	7
Abbildung 2: Variante FFC für <i>das</i> Originalgehäuse.....	9
Abbildung 3: Die Variante OP-PFS mit Pfostenstecker 2x4 Pin-Header für J3, einige Bauteile hier nicht dargestellt.....	10
Abbildung 4: Schaltung für den Kaltstart.....	11
Abbildung 5: Kaltstart <i>mit</i> Hardware Watchdog (PFS M43).....	12
Abbildung 6: Prinzipschaltbild Kaltstart, Reset-Logik und Hardware-Watchdog mit Delay (ab V5 M43)	13
Abbildung 7: Kaltstart <i>mit</i> Hardware Watchdog und Start-Delay (M43).....	14
Abbildung 8: PLC Status LED.....	15
Abbildung 9: EEPROM.....	15
Abbildung 10: U55: Alternatives oder zusätzliches EEPROM oder F-RAM.....	15
Abbildung 11: ISO CAN Bus.....	16
Abbildung 12: <i>Busabschluss FFC M43</i>	16
Abbildung 13: Versorgungsspannungen von UP nach OP.....	17
Abbildung 14: RS485 Bus.....	17
Abbildung 15: Analog Digital Converter.....	18
Abbildung 16: Eingänge für Byte-1.....	19
Abbildung 17: Eingänge Byte-0.....	20
Abbildung 18: Versorgungsspannung CPU und Peripherie.....	20
Abbildung 19: Terminal Ausgang Byte-0.....	21
Abbildung 20: Terminal Ausgang Byte-1.....	21
Abbildung 21: ADC+DAC Patch auf Ausgangs Terminal Byte-0 von unten gesehen.....	21
Abbildung 22: SPI Verbindungen zwischen oberer und unterer Platine.....	22
Abbildung 23: Extension Port optional.....	22
Abbildung 24: Schaltplan Oberplatine (OP) PFS M44 Rev3.3 V5 (SVG-Grafik).....	23
Abbildung 25: Schaltplan Oberplatine (OP) FFC M44 Rev3.3 V5 (SVG-Grafik).....	24
Abbildung 26: Schaltplan Ausgangs-Byte-1.....	26
Abbildung 27: Ansteuerung der Ausgangsbytes.....	26
Abbildung 28: Schaltplan Ausgangsbyte-0.....	27
Abbildung 29: Option Digitale Ausgänge mit Terminals auf der UP.....	27
Abbildung 30: Digital Analog Converter.....	28
Abbildung 31: Spannungsversorgung CPU + Peripherie und CAN Busse.....	29
Abbildung 32: Spannungsversorgung RS485.....	30
Abbildung 33: Spannungsversorgung ADC und DAC.....	30
Abbildung 34: Schaltplan Unterplatine (UP) für PFS und FFC in Rev. V3.2 M44 V5 (SVG-Grafik).....	31
Abbildung 35: Unterplatine (UP) Oberseite , Beispiel mit optionalen Terminals.....	35
Abbildung 36: Unterplatine (UP) Unterseite, Ein Beispiel.....	35
Abbildung 37: Oberplatine (OP) Oberseite Variante FFC (V5).....	36
Abbildung 38: Oberplatine (OP) Unterseite Variante FFC (V5).....	36
Abbildung 39: Oberplatine (OP) Oberseite Variante PFS (V5).....	36
Abbildung 40: Oberplatine (OP) Unterseite Variante PFS (V5).....	37
Abbildung 41: Final Prototype-5 Rev3.3 M44 V5: OP Layer BOT, UP Layer TOP, UP Layer BOT.....	43

Abbildung 42: Final Prototype-5 Rev3.3 M44 V5: OP Layer : TOP, IN1, IN2.....	43
Abbildung 43: Alternative Status-LED Verdrahtung FFC/PFS Rev-3.3 M44 V5.....	49
Abbildung 44: Ground für RS485- oder CAN-Bus.....	53
Abbildung 45: Extension-Slot.....	53
Abbildung 46: myT40-LE-116-XD1 Erweiterung für myT40 16 Digital Out, 500mA 24V.....	78
Abbildung 47: myT40-116-XD1 Oberseite.....	79
Abbildung 48: myT40-116-XD1 Unterseite.....	79
Abbildung 49: Prototyp-V2 M16 in Eigenbaugehäuse aus 5mm Plexiglas.....	104
Abbildung 50: Prototyp-V2 M16, Seitenansicht.....	104
Abbildung 51: Die fertig zusammengesteckten Platinen Rev2.2 M31, Prototyp-3, bestückt mit ADC+DAC und 5 Ausgängen auf Byte-0, sowie drei Status-LED und 5 Ausgängen auf Byte-0.....	111
Abbildung 52: myT40-PLC Rev2.6 M38 V4 FFC Oberplatine Oberseite.....	112
Abbildung 53: myT40-PLC Rev2.6 M38 V4 FFC Oberplatine Unterseite.....	113
Abbildung 54: Prototyp-V4Rev2.8 M38 mit allen weiteren Korrekturen bis M40 und lauffähigem Kaltstart, sowie einer modifizierten lokalen Erweiterung, beides im Originalgehäuse.....	118
Abbildung 55: myT40-PLC Rev3.3 M44 V5 PFS Oberplatine Oberseite.....	119
Abbildung 56: myT40-PLC Rev3.3 M44 V5 PFS Oberplatine Unterseite.....	119
Abbildung 57: myT40-PLC Rev3.3 M44 V5 FFC Oberplatine Oberseite.....	120
Abbildung 58: myT40-PLC Rev3.3 M44 V5 FFC Oberplatine Unterseite.....	120
Abbildung 59: myT40-PLC Rev3.3 M44 V5 Unterplatine Oberseite.....	121
Abbildung 60: myT40-PLC Rev3.3 M44 V5 Unterplatine Unterseite.....	121
Abbildung 61: myT41C V1 Schaltplan.....	123
Abbildung 62: myT41C Contoller V1 Rev1.0.2: Störungen auf T_IRQ, aufgestecktes Display nicht dargestellt.....	124
Abbildung 63: myT41C V1 : Einbau R-C-Glied in T_IRQ-Leitung.....	124
Abbildung 64: myT41C Rev1.0.2 V1 Unterseite bestückt.....	125
Abbildung 65: myT41C Rev1.0.2 V1, Unterseite THT unbestückt.....	125
Abbildung 66: myT41C V2 Schaltplan Rev3.1 M10 , CPU und Peripherie.....	126
Abbildung 67: myT41C V2 Schaltplan Rev3.1 M10 , Watchdog , Delay , Abschaltung.....	127
Abbildung 68: myT41C Rev3.1 M10 , Oberseite ohne Display.....	128
Abbildung 69: myT41C Rev3.1 M10 , Unterseite ohne THT Bestückung.....	129
Abbildung 70: myT41C Rev3.1 M10 , Unterseite bestückt.....	129

1 Motivation für einen „mighty 40“

Seit Ende der 90er Jahre habe ich mit vier gebrauchten PS4-141, einer PS4-341, beide Steuerungen der Fa. *Klöckner Moeller*, und rund zwei Dutzend 24V-AC-Stromstoß-Relais (nicht DC²), landläufig „Eltako“ genannt, mein „Smart-Home“ Ende der 90er geplant, entwickelt und 2002 in meinem Neubau installiert. Damals schon am Markt befindliche Installations-Bus-Systeme kamen für mich wegen Lizenzen und Kosten nicht in Frage.

Diese Steuerungen sind vernetzt und in meinen Unterverteilungen, landläufig „Sicherungskästen“ genannt, auf einer nach hinten verlegten Automaten-(C-)Schiene nahtlos wie normale Sicherungsautomaten eingebaut. Leitungsschutz, Leistung und Steuerung sind VDE-konform sauber getrennt. Mittels serieller Kommunikation kann der Master der Steuerungen mit einem komfortablen VB-Programm im laufenden Betrieb parametrierbar werden (Zeitschaltfunktionen, Licht, Rollläden, Helligkeitsauswertung, Zuordnung von Schaltern zu Verbrauchsstellen, wie Steckdosen oder Deckenauslässe für Lampen, etc).

Da diese Steuerungen oder vergleichbare Geräte in diesem Format nicht mehr gebaut werden, es nach fast 30 Jahren problemlosen Betriebes erste Ausfälle gab und auch kein anderer Hersteller bezahlbare Steuerungen mit Potential-Trennungen(!) in diesem Format mehr anbietet, habe ich beschlossen, die PS4-141er- Gehäuse zu entkernen und eine neue Schaltung zu entwickeln, die die wichtigsten Funktionen übernimmt und in eben diesen, mir vorliegenden Gehäusen ihren Platz findet, im weiteren Verlauf „Originalgehäuse“ genannt. Ein Nachbau des Originals ist nicht gewollt und auch nicht der Anspruch. Von außen wurde das Gehäuse erkennbar modifiziert und mit anderen Anschlüssen versehen: der „myT40-PLC“.

Weil die reine Schaltung vielleicht auch für Dritte interessant sein könnte, habe ich die Oberplatine in zwei Versionen für J3, eine mit FFC-Stecker, Version „FFC“, für meinen privaten Ersatz im PS4-Originalgehäuse und eine freie Version mit Pfostenstecker „PFS“ zur Anregung für Nachbauten in beliebigen Gehäusen konzipiert. Letztere soll hier vorgestellt werden.

Diese „Pfostenstecker“-PFS-Version bietet 2*DAC-Option und 2*ADC-Option und erlaubt gleichzeitig alle 32 digitalen I/O nutzen zu können, sowie die Möglichkeit Sub-D-Buchsen für die Bus-Systeme in einem anderen Gehäuse bereitzustellen. Darin unterscheidet sie sich von der FFC-Version, die optional nicht alle Ausgänge bereitstellen kann, wenn DAC und ADC bestückt und angeschlossen sind.

Dieses Projekt hat mich während der Corona-Pandemie motiviert und über Wasser gehalten. Bis heute.

C.Niesen, Juni 2026

Anmerkung

Ein Parallelprojekt myT40C beschäftigt sich mit einer Controller-Einheit, die ein grafisches Interface, Ethernet, CAN- und RS485-Bus, sowie ein serielle OTA-Interface bereitstellt und es erlaubt, die myT40-PLC zu steuern, zu protokollieren und zu parametrieren.

Der Controller myT41C lässt sich durch entsprechende Programmierung auch als Protokollkonverter oder Logger auf den Interfaces für ganz andere Projekte verwenden.

Die Software wird später separat dokumentiert.

In diesem Dokument werden nur die hardwarenahen Port-Definitionen beschrieben, die sich aus der Schaltung ergeben und für eine Programmierung wesentlich sind.

² AC-Eltakos haben den Vorteil, dass man die Steuerung wieder entfernen und alle Licht-Taster mit einem 24V Klingeltrafo betreiben kann. In der Tat habe ich alle Schalter/Taster separat in die Unterverteilungen verdrahtet.

2 myT40-PLC Anforderungen an die neue SPS

Auch wenn die neue Schaltung nicht alle Funktionen des Originals erfüllen kann, habe ich folgende Anforderungen definiert.

Die neue Steuerung soll

- 1) in den meinen vorhandenen Originalgehäusen und beliebigen anderen eingebaut werden,
- 2) vernetzt sein, um mit weiteren Geräten kommunizieren zu können,
- 3) getrennte Potentiale für Eingänge, Last-Stromkreise, Bussysteme, ADC/DAC und Controller gewährleisten, daher kommen erhältliche PLC auf Arduino- oder Raspberry-PI Basis nicht in Frage,
- 4) bei Bedarf 16 digitale Eingänge und 16 digitale Ausgänge bereitstellen, Potential-getrennt,
- 5) Interruptfähigkeit der Eingangsbytes,
- 6) bei Bedarf 4 Analog-Digital-Konverter Eingänge, davon 2 über eingebaute Sollwert-Potentiometer zugeführt,
- 7) bei Bedarf 2 Digital-Analog-Konverter Ausgänge bereitstellen,
- 8) analoge Signale von 0..10V verarbeiten, ADC und DAC, mit eigenem Bezugspotential,
- 9) bis zu zwei CAN-Busse bedienen, Potential-getrennt, optional GND, PE Schirm via Kondensator,
- 10) eine RS485-Schnittstelle für 16 Clients vorsehen, Potential-getrennt, Busabschluss mit Low-Drop-Dioden oder optional klassisch mit zuschaltbarem Abschlusswiderstand 720/120/720 Ω ,
- 11) RS485-Anschluss entspricht dem Original (V5), die DIN-Buchsen kombinieren CAN1/2 und RS485,
- 12) auf einem modernen schnellen Prozessor mit hinreichend RAM basieren,
- 13) von einem EEPROM/Flash unterstützt werden,
- 14) soweit möglich ICs auf Sockeln montiert haben,
- 15) den Betriebsarten-Schalter mit 3 Modi unterstützen, eine Stellung für Kaltstart durch RESET,
- 16) den vorhandenen RESET-Taster nutzen können,
- 17) einen RESET per Software auslösen können, HW-Vorgabe Kalt- oder Warmstart,
- 18) für die Interface- und Funktions-Bausteine die lokale Kommunikation mit SPI sicherstellen,
- 19) Strom sparend mit 3,3V betrieben werden,
- 20) in C, C++ programmiert werden,
- 21) Kommunikation mit einem PC oder einer Bedieneinheit via CAN, RS485, Ethernet erlauben,
- 22) flexible Programmierung ermöglichen,
- 23) steckbare, bedrahtete 3V6 Backup-Lithium Batterie, mit eigenem ADC-Monitoring,
- 24) die in der Hausinstallation vorhandenen 24V AC-„Eltako“ mit 5ms-DC-Impulsen (!) ansprechen,
- 25) Versorgungsspannungen der CPU und der direkten Interfaces überwachen und ggf. mit einem Reset einen Warmstart oder Kaltstart ausführen, BOR (Brownout Reset),
- 26) Onboard-Hardware-Watchdog und/oder Software Watchdog in Kombination mit Betriebsarten-Schalter steuern, oder agieren lassen können.
- 27) Verzicht auf flexibles Andocken von diversen Original-Erweiterungsmodulen, aber ein passendes Anschlussfeld für SPI und Digital-I/O ist vorhanden, jedoch inkompatibel zu Originalerweiterungsmodulen. Statt dessen für vorhandene 16-fach Digital-Ausgabe-Einheit mit neuer „Kopfplatine“ versehen und nutzbar machen.
- 28) Verzicht auf Online-Programmierung und Programmierung über Netzwerk, obwohl das vielleicht sogar per OTA möglich wäre.
- 29) Verzicht auf PWM Unterstützung an den Ausgängen oder Counter-Eigenschaften an den Eingängen.
- 30) ext. Hardware Watchdog mit einstellbaren Zeiten, inklusive definierbarem Delay bei RESET/Restart
- 31) Buttons für Teensy 4.0 Boot/Prog und On/Off (V5),
- 32) OTA Option (V5).
- 33) F-RAM per SPI bereitstellen, Alternativ oder zusätzlich zum EEPROM

3 Die Hardware

3.1 Allgemeiner Überblick

Das Originalgehäuse einer PS4-141 enthält zwei beidseitig bestückte Platinen. Ausgangs-Potentiale und deren Terminals sowie Spannungsversorgungen sind auf der unteren Platine angeordnet, ebenso der DAC. Die Ausgangsklemmen werden über eine 30mm hohe „stacked“ Variante der normalen Kontaktleiste auf die Höhe der oberen Platine in passende Ausbrüche verlegt.

Das Original der oberen Platine enthält die CPU, RAM und Interface-Bausteine, sowie Optokoppler für Ein- und Ausgänge, die Fassung für das Memory-Modul und alle weiteren Anschlüsse.

Diese Konstruktion habe ich in Ermangelung von Spezialbauteilen, wie den 30mm stacked Terminals, oder den VN330SP³ Ausgangstreibern nicht übernommen. Auch habe ich bis zur Version-3 auf die Verwendung von 4-Lagen-Multilayer-Platinen verzichtet und versucht mit 2 Lagen auszukommen, allerdings auf Kosten der Signaltreue⁴, ab V4 besitzt die OP mit 4 Lagen eine bessere GND/PE Definition. Ein weiteres Problem ist die Beschaffung der 5-Pol-DIN-Winkel-Stecker des Originals in ihrer kompakten Form, sie sind am freien Markt nicht zu finden.

Meine Konstruktion enthält auf der oberen Platine (OP) das CPU-Modul Teensy-4.0, die Optokoppler und die Terminals für die Eingänge, den ADC und seinen Isolator, die lokale Erweiterungssteckleiste, zwei ISO CAN-Busse und einen RS485-Bus mit Isolator, sowie ein EEPROM, externem Watchdog plus Delay. Es gibt noch einen ungenutzten Connector für Teensy-4.0 spezifische Signale (OnOff, Programm, 3V3 und 0V GNDD). Version-5 (V5) legt „On/Off“ und „Programm“ auf zwei am Platinenrand verbaute vertikale Taster.

Außerdem lässt sich über J3 eine Batterie (3,6V Lithium oder 3V-Knopfzelle), der RESET-Taster und der Mode-Wahlschalter anschließen. Die Oberplatine gibt es mit diesem J3 in zwei Varianten, einmal mit **FFC** 6pol RM1.25mm für den Einbau in meine Originalgehäuse, und einmal für **Pfostenstecker (PFS)** als 8-Pin-Header 2x4 RM2,54mm für den Einbau in beliebige andere Gehäuse.

Auf der oberen Platine (OP) sitzen die Ausgangs-Terminals, die mit der unteren Platine über eine weitere nach unten gerichtete Steckverbindung verbunden sind, sowie ein Reset-Generator (POR). Dieser dient als Power-On-Reset für den RS485-Baustein und verhindert ungewollten Betrieb am Bus während der Einschaltphase. Hier befindet sich auch der externe Hardware-Watchdog mit seinem Delay-IC.

Auf der Unterseite der Oberplatine befindet sich zudem eine Kaltstart-Logik, verknüpft mit SW_MODE_2 (Originalgehäuse Betriebsarten-Mode-Schalter in Position-0) und dem Reset-Signal zur CPU und den Interface-Bausteinen. Die Spannungsversorgungen und andere Verbindungen werden über Stapelleisten-Buchsen zwischen den Platinen übertragen. Hier befindet sich auch ein 3V3-Monitor mit RESET als BOR.

Auf der Unterplatine (UP) werden die Ausgänge über Stapelleisten auf die Oberplatine (OP) geführt. Diese werden auf der UP eingelötet, nachdem der untere Pin-Spreader soweit nach innen verschoben wurde, dass die resultierende Länge mit ihrem Gegenstück für das Originalgehäuse einen Abstand der beiden Platinen zueinander von 29mm erlaubt. Es befinden sich dort die Leistungsschalter der digitalen Ausgänge, alle Spannungsversorgungsbauteile, der DAC mit Isolator, der Interfacebaustein zur Ansteuerung der Ausgänge und die zugehörigen Optokoppler nebst Kontroll-LEDs der Ausgänge.

Da die LED der Ausgänge auf der unteren Platine sitzen, wird ihr Licht durch passende Lichtleiter bis zu den Bohrungen in der darüberliegenden Oberplatine geleitet und dort von den im Originalgehäuse vorhandenen Gehäuse-Lichtleitern bis nach außen sichtbar gemacht.

3 Die aktuelle Version ist „VN330SP-E“ ist z.B. bei *Mouser* lieferbar, bei ADC-Bestückung sind jedoch nur 5 Powerswitches nötig.

4 Prototyp-4 V(2.8) und die Finale Version (V2.9) nutzen oben eine 4-Lagen-Multilayer-Platine, unten 2-Layer.

Die Bestückung basiert zu großen Teilen auf SMD-Bauteilen. Daher ist ein Heißluftlötgerät und die Verwendung von Lötpaste mit No-Clean und geringer Schmelztemperatur unerlässlich, denn es werden sowohl Pads ohne „*_Handsoldering“ genutzt, als auch einige Bauteile in „0805“-Größe. Ab V2.5 kommen noch „0603“-er Serienwiderstände treiberseitig auf den SPI-Leitungen und Entkoppelkondensatoren dazu. Wo es noch möglich oder sinnvoll ist, werden bedrahtete Elemente verbaut und ICs gesockelt. Da beide Platinenseiten mit SMD-Bauteilen bestückt sind, muss man sich entscheiden, welche Seite man im Reflow-Ofen „backen“ möchte.

Weil strikt auf Potentialtrennung geachtet wird, stellt die untere Platine (UP) insgesamt 7, teils von einander isolierte Spannungspotentiale bereit.

Weitere vier Potentiale sind die je Eingangs- und Ausgangsbyte getrennten 0V und 24V Potentiale, deren Quellen von außen zugeführt werden, sowie die separate 24V Versorgungsspannung der Steuerung für CPU und Interfaces. In der Regel werden deren GND(D)...-Potentiale außerhalb der SPS an einem einzelnen Sternpunkt zusammengeführt, aber getrennte Verwendung ist ebenfalls möglich, solange die Potentialdifferenz zu den Leiterbahnabständen passt (i.d.R. <50V).

Verbaut man die Platinen (OP-PFS + UP) in einem alternativen Gehäuse, kann die Verbindung für die Ausgänge zwischen den Platinen auch entfallen. Die Unterplatine hält dafür im gleichen Raster und Abstand Bohrungen und Löt pads für vergleichbare winkelige Terminals bereit. In diesem Fall kann auf der Oberplatine das Terminal für Out-Byte-1 entfallen, auf dem Terminal von Out-Byte-0 liegen dann nur noch die Signale für ADC und DAC mit eigenem GNDA als Bezugspotential an.

Mehr zu den Varianten im Kapitel 8.1 ab Seite 44.

Die Oberplatine in der Variante PFS (OP-PFS) stellt einen 2x4 RM2.54mm Pfostenstecker statt des 6-poligen FFC in der Oberplatinenvariante (OP-FFC) für das Originalgehäuse bereit, und bietet damit zusätzlich beide SW_MODE_x - Eingänge gleichzeitig auf Low setzen zu können. Gegenüber dem Originalgehäuse kann man dann damit eine Betriebsart mehr kodieren.

Die Planung des Layouts und der Bauteilanordnung auf den Platinen wird durch meine private Verwendung von „Originalgehäusen“ vorgegeben und schlägt sich daher 1:1 in der zweiten Variante mit Pfostenstecker (PFS) für J3 nieder, in welcher ein paar Bauteile um J3 herum anders geroutet werden.

Daher sitzen alle LEDs, die DIN-Buchsen, die Terminals, der Erweiterungsheader, die PE-Fahnen, die Analog-Sollwert-Potis und der optionale RS485-Busabschluss genau an den durch das Originalgehäuse vorgegebenen Stellen.

Man kann beliebige Blöcke unbestückt lassen, wie entweder CAN-Bus-1/-2 oder RS485, DAC und ADC, alles nebst zugehöriger Versorgungsspannungserzeugung, den Erweiterungsheader, sogar die DIN-Buchsen, die bei einem beliebigen Gehäuse nur noch als Lötstelle für Kabel auf Sub-D-Buchsen dienen mögen. Wer den Kaltstart, Watchdog, WD-Delay oder die Reset-erzeugenden Spannungsüberwachungen nicht mag, kann auch diese unbestückt lassen. Die Software dahinter ist in jedem Fall individuell.

Und wer meint, ohne die aufwändigen Eingangsschutzbeschaltungen auskommen zu können, kann auch hier sparen.

SW_MODE_1/2 ermöglicht per Software die Definition verschiedenen Verhaltens beim Booten (z.B. OTA-Update) und nach Anlaufen der Steuerung die Umschaltung auf Kalt/Warmstart bei RESET (manuell oder per Software).

Die Hardware unterscheidet hier im Betrieb zwischen Warm- und Kalt-Start, siehe Kapitel 4.1.5.

3.2 Potentiale

Die benötigten Potentiale bei Vollausbau sind folgende:

- Versorgungsspannung Steuerung 24V, 0V, PE, 100mA-180mA
 - daraus direkt erzeugt:
 - 5V, 0V GNDD für das CPU-Modul Teensy 4.0
 - und daraus
 - 3.3V, 0V GNDD für Interface-Ansteuerung mit Spannungsüberwachung
 - daraus jeweils galvanisch getrennt erzeugt:
 - 5V und 0V_RS485 für RS485-Bus
 - 5V und 0V_CAN für CAN-Bus 1 und 2
 - 15V und 0V_GNDA für Analog-Sektion, ADC und DAC
 - daraus erzeugt
 - 3,3V und 0V_GNDA für DAC und ADC Converter
 - 2,5V und 0V_GNDA Referenz-Spannung DAC und ADC
 - 0..10V am DAC-Ausgang
- Eingangspotential Eingangsbyte-0 mit 24V, 0V
- Eingangspotential Eingangsbyte-1 mit 24V, 0V
- Ausgangspotential Ausgangsbyte-0 mit 24V, 0V, maximal 5..8*500mA
- Ausgangspotential Ausgangsbyte-1 mit 24V, 0V, maximal 8*500mA

Die Versorgungsspannung der CPU wird direkt aus 24V an den Versorgungsspannungs-Anschlussklemmen J9 der PLC ohne galvanische Trennung erzeugt. Daher sollte zum Erhalt der Reinheit der Versorgungsspannung der CPU ein gutes (lineares), eigenes 24V/0,5..1A Netzteil verwendet werden, 0V-PLC (GNDD) kann bei Bedarf mit 0V der Eingänge und 0V der Ausgänge auf gleiches Potential **an einem gemeinsamen Sternpunkt** (!) außerhalb der SPS bei den Spannungsquellen zusammengeführt werden. Der gemeinsame Sternpunkt dient der Minimierung von Störsignalen. An diesem Sternpunkt wird VDE-konform auch zentral der PE angeschlossen.

Am Versorgungsspannungs-Eingang J9 der Steuerung filtert eine Drossel L1 höherfrequente Anteile, und Varistoren RN1-3 bieten Schutz gegen Transienten.

Bei Anschluss nicht-ohmscher Lasten an den Ausgängen, müssen deren Spannungs- und Stromspitzen zusätzlich durch Freilaufdioden, RC-Glieder oder Varistoren, direkt am jeweiligen Verbraucher eliminiert werden, u.a. auch zur Vermeidung von Störübertragung auf parallel verlaufender Verkabelung.

Für die Leistungsseite ist ein maximaler Ausgangstrom von 500mA je Ausgang wie beim Original möglich. Aus Sicherheitsgründen sollte dieses zweite Netzteil Kurzschluss- und Überlast-sicher ausgelegt sein. Dieses Netzteil versorgt sowohl die Eingänge, als auch die Ausgänge.

Die Aus- und Eingänge sind gegen Verpolung der Versorgungs- bzw. Eingangsspannungen geschützt.

Bei gemeinsamer Speisung sind die 0V-Anschlüsse der beiden Ausgangs- und Eingangs-Bytes zusammenzuschalten. Das kann auch intern durch eine Kabel-Brücke mit 1,5mm² realisiert werden. Sofern keine ADC/DAC-Option verbaut ist, empfiehlt sich eine externe Brücke.

Die Möglichkeit der internen Potentialtrennung der beiden Ausgangsbytes für 0V und 24V geht in jedem Fall verloren, wenn auf dem Terminal des ersten Ausgangsbytes (Byte-0) optional die Eingänge des ADC, und/oder die Ausgänge des DAC bestückt werden. In diesem Fall stehen maximal drei Ausgänge, Bit-5 bis -Bit7 und der 0V/24V Speise-Eingang für die Schaltausgänge nicht zur Verfügung.

Am Anschluss „0.5/0.6“ befinden sich „U0/U1“ (ADC), für den DAC belegt „U10“ den „0.7“, „U11“ liegt auf „0V“ und auf „24V“ ist mit dem analogen Ground GNDA belegt.

„0V“ und „24V“ für Ausgangs-Byte-0 Bits0..5 müssen somit intern auf UP gebrückt werden.

Details dazu im Kapitel 8.1.2 „5+8 Ausgänge, 2x8 Eingänge, mit ADC , mit DAC“ auf Seite 45.

Optional lassen sich in diesem Fall die **LED** der nicht nutzbaren Ausgänge Bit-5 bis Bit-7 als separate Statusanzeigen nutzen, idealerweise durch eine andere LED-Farbe, wie orange statt rot.

Details dazu, wie die Anpassung der Bestückung, im Anhang 9.1 Optionale Nutzung von Q0.5, Q0.6 und Q0.7 als Status-LED auf Seite 49.

Ich habe auf rote LED zurückgegriffen, weil diese mit nur 2mA oder 3mA immer noch intensiv leuchten aber deutlich weniger Strom verbrauchen. Werden hier Änderungen vorgenommen, muss das Eingangs-Netzwerk zwingend neu berechnet werden, siehe Kapitel 9.8.

3.3 Abkürzungen

Hier eine Liste häufig verwendeter Abkürzungen.

OP	Obere Platine
UP	Untere Platine
FFC	Oberplatine mit J3 als FFC-Anschluss, gedacht für den Einbau in Originalgehäuse. Version 3.3 M44 mit Originaler Position RS485 und Watchdog mit Start-Delay
PFS	Oberplatine mit J3 in Version mit Pfostenstecker,gedacht für Nachbauten in beliebigen Gehäusen. Version 3.3 M44 mit Originaler Position RS485 und Watchdog mit Start-Delay
Mnn	nn mit zweistelliger Zahl, fasst die Veränderungen der jeweiligen Entwicklungsphasen von Prototyp zu Prototyp zusammen.
TOP	Engl. Kennzeichnung auf jeder Platine für „Oberseite“ für Platinen-Hersteller
BOT	Engl. Kennzeichnung auf jeder Platine für „Unterseite“ für Platinen-Hersteller

4 Die Hardware - Aufbau der Oberplatine (OP)

4.1 Komponenten der oberen Platine „OP“

Die obere Platine „OP“, trägt die Komponenten der CPU, die Terminals, das Netzwerk der digitalen Eingänge, die Interfaces und ihre Bausteine, sowie den ADC mit 4 Kanälen und den externen Watchdog und Delay. Seit Version-4 (M38) ist die Oberplatine ist eine Multi-Layer-Platine mit 4 Layern.

4.1.1 CPU

Das CPU-Modul ist ein Teensy 4.0. Es ist ausreichend Speicher vorhanden, ebenso alle denkbaren Interfaces, wie 2*SPI, I2C, 3*CAN, 5*RX/TX, analoge und digitale Pins. Um es vorwegzunehmen: Mein Entwurf nutzt kein PWM, da alle PLC-Aus-/Eingänge an einem Multiplexer per SPI-Bus hängen.

Ein offensichtlich weiterer Nachteil sei nicht verschwiegen: einen Standard-Teensy 4.0 kann man nicht hardware-debuggen. Das erschwert die Entwicklung einer passenden Software. Da es bislang keine Alternative gibt, die so kompakt und leistungsfähig ist, wird dieser Nachteil in Kauf genommen.




Abbildung 1: CPU mit allen Signalen

Das CPU-Modul besitzt eine eigene, abschaltbare 5V Versorgung (5V_CPU_final), die sich mit der separaten 3,3V (3V3_INT) für alle Peripheriebausteine den gemeinsamen Ground GNDD teilt.

Ab V2.5 sind die Serienwiderstände von 51Ω, Baugröße 0603, in allen SPI- und Select-Leitungen, jeweils auf der Treiberseite, hinzugekommen. Damit bleibt das Rechtecksignal beim Empfänger etwas sauberer, d.h. freier von Oberwellen. Das Internet gibt Auskunft mit: „Wie hoch muss der SPI-Leiterbahn-Widerstandswert sein?“ Oder: „Gibt es eine Anforderung für den SPI-Leiterbahn-Widerstandswert?“. Damit diese leichter gegen einen anderen Wert getauscht werden können, sind die meisten gut zugänglich eingebaut.

Das CPU-Modul wertet auch die Stellung des Betriebsmodus-Schalters des Originalgehäuses an J3 in FFC-Variante aus : SW_MODE_2 /_1 = „0|1“, „1|1“, „1|0“ (Positionen: Oben, Mitte, Unten). In einem Alternativgehäuse mit 8-poligem Pfostenstecker J3 (Variante „PFS“) ist auch die Kombination „0|0“ z.B. per Jumper möglich (beide SW_MODE_X per Jumper auf Low, s.u.).

Der RESET-Taster ist im Originalgehäuse ebenfalls angeschlossen. Normalerweise als Eingang am CPU-Modul mit Interrupterkennung geschaltet, kann der zugehörige CPU-PIN per Software auch als aktiver Ausgang einen RESET für die Interfacebausteine erzeugen, ein externer Pull-Up (R50 auf UP) zieht ihn gegen 3.3V (3V3). Daher muss der an der Reset-Leitung liegende Reset-Generator in der Variante ADM-803x mit *open collector* verwendet werden. Das ermöglicht einen durch Software initiierten Warm-/Kaltstart.

R126 ist relativ klein für einen PullUp Widerstand. Benötigt wird ein Minimalpegel von 2.1V für „High“ an SW_MODE_2 in der Kaltstart-Phase. *Ein interner relativ niedriger Widerstand am Teensy-Pin macht externe 220 Ohm nötig. Warum der interne Widerstand so gering ist, ist noch unklar.* Der Pin ist mit „INPUT“ initialisiert.

Erst wenn die CPU gebootet hat und das Setup den Eingang 4 (Pin-6) auf internen Pull-Up konfiguriert, liegt hier ein definierter Pegel an. Die Kaltstartlogik kann jedoch die 5V für die CPU unterbrechen. Daher muss SW_MODE_2 zwingend mit einem externen Pull-Up $\geq 2.1V$ erreichen können. Zum Kaltstart siehe auch Kapitel 4.1.5.

Ab M42 wird auch die 3V3 Spannung vor Q2 auf der OP über J36 zur Verfügung gestellt. Diese 3,3V (3V3) sind als Pull-Up auf SW_MODE_2 nötig, damit die Kaltstartlogik beim Booten nicht in einer Endlosschleife verharrt.

Seit Version-5 versorgt J36 mit 3V3 auch den HW-Watchdog nebst Delay auf der OP. Mit V5 ist die Spannungsüberwachung U40 für 3V3 auf die Oberplatine verschoben worden.

4.1.2 Teensy 4.0 USB Spannungsversorgung unterbrechen

Nach einer ersten Test-Programmierung eines frischen Teensy 4.0 muss die Versorgungsspannungsbrücke auf der Teensy-Platine zwischen VIN und VUSB vor Anlöten der Pin-Header und vor dem Einsetzen in die Schaltung unterbrochen werden. Andernfalls speist die USB-Verbindung vom programmierenden Rechner den Teensy in der Schaltung. Das hat mindestens den unerwünschten Effekt eines nicht funktionierenden Kaltstarts. Sicherheitshalber sollte vor dem Cut der Teensy einmal zur Probe programmiert werden. Die Teensy-Dokumentation gibt dazu detailliert Hinweise.

Anmerkung: Solange die Speisung der CPU durch den USB-Anschluss gewährleistet bleibt, können die drei Status-LED (4.1.8) auch dann genutzt werden, wenn keine Versorgungsspannung an J9 angeschlossen ist.

Verzichtet man auf den Kaltstart und überbrückt Q1 und Q2, stehen auch die 3,3V als „3V3“ dauerhaft für die Interfaces bereit.

Wie dem auch sei, es wird empfohlen, diese Verbindung aufzutrennen.

4.1.4 Pin-Header J3 an CPU in Variante PFS für beliebige Gehäuse

Für J3 gibt es die Oberplatine (OP) in einer Variante mit einem 2x4 Pin-Header RM2,54 für Pfostenstecker. Diese Variante ist zur freien Verwendung in beliebigen Gehäusen gedacht.

Bei dieser Verwendung lassen sich alle 16 Ausgänge, sowie alle ADC-Eingänge und alle DAC-Ausgänge nutzen. Ein für diesen Fall verwendetes Gehäuse stellt entweder zusätzliche Terminals für die analogen Signale bereit, oder nutzt die Einbaumöglichkeit der Ausgangsterminals direkt auf der Unterplatine. Hier kann auch die Diode D33 entfallen, eine 3V Knopfzelle verwendet wird. Mit dem Entfall von D33 entfällt aber auch der Verpolungs-Schutz. Es empfiehlt sich eine Diode mit geringem U_f , bzw. Spannungsabfall in Durchlassrichtung, zu verwenden.

In dieser Variante können außerdem alle vier Kombinationen der SW_Mode_1/2 in der Software genutzt werden.

Mit der Bestückung von Terminals für die Ausgänge auf der unteren Platine UP kann das Ausgangsterminal „Byte-0“ auf der OP seine Anschlüsse für ADC/DAC bereitstellen, während das Terminal für Byte-1 auf der oberen Platine (OP) ganz entfallen kann. Siehe Varianten im Kapitel 8.2, Seite 46.




Abbildung 3: Die Variante OP-PFS mit Pfostenstecker 2x4 Pin-Header für J3, einige Bauteile hier nicht dargestellt.

Allgemein gilt: SW_MODE_1 wird per Softwarekonfiguration des Pins 4 (2_Out2) des Teensy4.0-Moduls auf Pull-Up-intern eingestellt. SW_MODE_2 muss dagegen auf Pull-Up-extern eingestellt werden, weil an dieser Leitung auch die Kaltstart-Logik hängt, die mit SW_MODE_2=Low aktiviert und bei zusätzlichen RESET=Low ausgelöst wird. Eine Konfiguration des Teensy 4.0 Pins 5 (3_LRCLK2) als Ausgang mit internem Pull-Up ist nicht möglich, weil die Konfiguration per Software erst nach dem Booten beginnt. Liegt nicht wenigstens eine Leitung von beiden auf High, bleibt die CPU ohne Versorgungsspannung.

Per Software lässt sich ein Kaltstart auslösen, wenn SW_MODE_2 Low ist und der RESET-Eingang, normalerweise als Interrupt-Eingang konfiguriert, temporär als Ausgang mit „OUTPUT_OPENDRAIN“ geschaltet und auf Low gesetzt wird. Der zugehörige Pull-Up R50 sitzt seit V5 auf der OP. Ein manueller Kaltstart wird per RESET-Button an J3 ausgelöst. Mit SW_MODE_2=High ist ein softwareseitiger Warmstart

Für das OR-Gate U49 ist unbedingt die Level-Shift-Variante auf 5V zu wählen, da die High-Pegel von RESET und SW_MODE_2 bei etwa 2,1V liegen (3,3V Betriebsspannung CPU).

Im Testbetrieb von V3 wurde deutlich, dass neben der Abschaltung der CPU-Spannung zusätzlich auch die 3,3V Interface-Versorgungsspannung mit Q2 auf der UP abgeschaltet werden muss, sonst wird der Teensy4.0 nicht vollständig spannungsfrei geschaltet.

Die Kombination D50 und R128 können entfallen, wenn der externe HW-Watchdog U48, s.u., nicht bestückt wird. D50 muss dann durch einen Null-Ohm-Widerstand bzw. Brücke ersetzt werden.

4.1.6 Hardware Watchdog

Der externe Watchdog ist notwendig, weil die Software in manchen Fehlerfällen den Teensy4.0 in den Bootmodus versetzt. Der Teensy4.0-interne HW- , oder auch der SW-Watchdog, funktioniert dann nicht mehr.

Im Rahmen der Anpassungen von Prototyp V4 auf die finale Version V5 wurden viele Signale vom TOP-Layer der OP auf den IN1-Layer verlegt. Der gewonnene Platz auf der OP wird nun von den Bauteilen des externen Hardware-Watchdogs U48 genutzt. Verwendet wird ein TPS3431, dessen WDO-Pin als Stromsenke mit Open-Collector (OC) ausgeprägt ist. Daher wird R128 als Pull-Up in die nun geteilte Triggerleitung für den NE555 eingefügt. Weil U49 über einen Push-Pull-Ausgang verfügt, muss dieser OC-kompatibel umgestaltet werden. D50 trennt den Push-Anteil der 5V vom U49-Ausgang für den Trigger-Eingang des NE555 ab und simuliert so einen OC-Ausgang für U49. Der TPS3431 wird dagegen mit 3,3V über J36 versorgt, weil das WDI-Signal direkt von der CPU kommt (LED1).




Abbildung 5: Kaltstart mit Hardware Watchdog (PFS M43)

Der Ausgang WDO kann einen Strom von maximal 10mA aufnehmen.

Der HW-Watchdog wird bei offenem Jumper JP2 aktiviert. Seine Timeouts lassen sich per JP3 auf 3.6 sec, 11sec, 20sec oder Summen davon einstellen. Bleiben alle Jumper offen, greift ein Timeout von 1600ms. C100, C101, C102 bestimmen mit JP3 den Timeout.

Der CPU-Ausgang zur Ansteuerung von LED1 ist als Heartbeat fest verdrahtet. Er stellt das periodische Timer-Reset-Signal für den HW-Watchdog am Pin WDI bereit. Bleibt die periodische, fallende Flanke aus, wird mittels NE555 ein Kaltstart ausgelöst, unabhängig von SW_MODE_2 oder RESET.

Hier noch einmal zur Verdeutlichung das Prinzip-Schaltbild der Komponenten für den Kaltstart und die RESET-Logik:




Abbildung 6: Prinzipschaltbild Kaltstart, Reset-Logik und Hardware-Watchdog mit Delay (ab V5 M43)

Alle weiteren notwendigen Bauteile sind der Übersichtlichkeit wegen weggelassen. Die einzelnen Komponenten verteilen sich auf der OP und UP. Bei inaktivem Monoflop des NE555 (U50) sorgt ein Q=Low an den Gates für leitende Q1 und Q2.

Ist der NE555-Ausgang Q=High, stehen an den beiden Gates von Q1 und Q2 +5V an, die Gates sind gegenüber ihren Source-Anschlüssen nicht mehr negativ, beide sperren und schalten CPU und Interfaces ab.


Sollte die Versorgungsspannung 3V3 wider Erwarten unter 2,93V fallen, wird TR-U50 durch U40 ausgelöst und die Versorgungsspannung für CPU und Interfaces abgeschaltet. In der Versionen V3 und V4 zog U40 RESET auf Low, was sich als nicht praktikabel herausgestellt hat.

4.1.7 Hardware Watchdog-Delay

Im Unterschied zu V4 ist die Version V5 mit M44 um einen Delay bei Startup erweitert. Ein S-80929CNMC (U52) prüft die Versorgungsspannung von 3V3_INT (Q2 leitet) und startet nach Überschreiten von 2,9V ein internes Zeitglied ($T_{\text{delay}} = 5,7\text{ms}/\text{nF} \cdot C[\text{nF}]$), definiert von C106. Nach Ablauf der durch C106 definierten Zeit schaltet der Ausgang OUT von U52 auf High und gibt über den EN-Eingang den WatchDog U48 frei.

Mit $C106=2\mu\text{F}$ wird der Watchdog bei einem Kaltstart erst nach 12sec aktiviert. Die Delay-Time entspricht ungefähr $5,7\text{msec}$ je nF für C106. Nach dieser Zeit geht der Reset-Ausgang von U52 auf High und steuert den EN-Eingang des Watchdog U48 an und schaltet diesen frei. U52 wird durch 3V3int versorgt und angesteuert und damit ist bei jedem Kaltstart ein Delay garantiert. Bei einem Warmstart läuft auch der Watchdog ohne Delay durch.

R176 als Pull-Up für EN_WD ist optional, da U48 einen internen Pull-Up an EN besitzt.



4.1.8 Status LED

Von der CPU werden 3 Status-LEDs angesteuert. LED1, LED2, LED3 sind frei programmierbar.

Allerdings ist zu beachten, dass LED1 das WDI-Signal für den Hardware-Watchdog generieren muss, die fallende Flanke setzt seinen internen Counter zurück. Bleibt die Flanke aus, werden die CPU und alle Interfaces abgeschaltet, sofern JP2 offen ist (Watchdog U48 aktiviert).




Abbildung 8: PLC Status LED

D41 ist dauerhaft mit 3V3int der Betriebsspannung der Interfaces verbunden. Liegt hier Spannung an, ist die CPU auch versorgt (5V_CPU_Final).

4.1.9 EEPROM

Das EEPROM 25LC512 im DIL-8 Gehäuse ist gesockelt und ermöglicht einen einfachen Austausch. Andere Speichergrößen oder Flash sind denkbar. Die Kommunikation erfolgt über den SPI-Bus. Mit JP1 kann ein Schreibschutz aktiviert werden.

HOLD liegt per Pull-Up auf High und muss passend bei Bedarf angesteuert werden.




Abbildung 9: EEPROM

4.1.10 Alternatives Gehäuse EEPROM

Statt eines DIL-8 EEPROM (U9) kann auch eines mit SOIC-8-Gehäuse (U55) verbaut werden. Für U55 muss C108 statt C9 verwendet werden.

In diesem Format werden ebenfalls F-RAM-Bausteine mit SPI Pin-kompatibel angeboten.

Wird z.B. ein DAC oder ADC nicht bestückt, kann man unterhalb der „9“ von U9 die Select-Leitung durchtrennen und per Fädeldraht (gelbe Markierung unter „U55“) eine freie Select-Leitung anlöten. Das ermöglicht sowohl ein EEPROM im DIL-8, als auch ein F-RAM oder zweites EEPROM parallel nutzen. JP1 „WP/WE“ ist nur für U9 verwendbar.




Abbildung 10: U55: Alternatives oder zusätzliches EEPROM oder F-RAM

4.1.11 CAN-Bus und Busverbindungen

Die beiden Schnittstellenbausteine ISO1050DUB gewährleisten Isolation und sind als DIL-8-SMD aufgelötet und mit Heißluft leicht zu tauschen. Die Terminierung wird über jeweils zuschaltbare Abschlusswiderstände gewährleistet und ist zur Signalverbesserung in einer gesplitteten Variante realisiert.

PE für den Schirm wird auf das Gehäuse der 5-Pol-DIN-Buchsen per 220n/250V geführt. CAN1 ist auf beiden DIN-Buchsen J6 und J7 verfügbar, CAN2 nur auf J6.

JP6 stellt wahlweise GND_CAN oder GND_RS485 an DIN-5-Pin-2 für J7 bereit. J6 ist an Pin-2 immer mit GND_CAN belegt. J28 führt GND_CAN und J37 führt GND_RS485.

Ende 2025 wurde die gesamte Kaltstart-Logik mit Watchdog und Delay auch für den myT41Controller übernommen und gleichzeitig eine Integrationsmöglichkeit für OTA via HC-05 geschaffen. Damit das gleiche evtl. auch für die myT40PLC möglich werden kann, wurde für V5 CAN1 und CAN2 vertauscht, damit CAN2 nicht an beiden DIN-5-Buchsen entfällt. Jetzt steht CAN1 an beiden Buchsen bereit und CAN2 könnte zugunsten einer Ansteuerung eines HC-05-Moduls entfallen, da der CRX2/CTX2 an den gleichen Pins auch RX1/TX1 bereitstellt. Diese Anpassung wurde für beide Varianten FFC und PFS umgesetzt.




Abbildung 11: ISO CAN Bus

Dem CAN-Bus wurde Vorrang eingeräumt, weil es zwei Jahre lang keine isolierenden RS485-Bausteine zu kaufen⁵ gab. Zudem unterstützt die CAN-Hardware etwas intelligenter die Kommunikation. Stehen mehr als zwei zu verbindende Steuerungen zu weit auseinander, kann die mittlere über den zweiten CAN-Bus als Repeater arbeiten. Der Interface-Baustein für CAN-1 ist auf der Unterseite der OP platziert, der für CAN-2 befindet sich auf der Oberseite der OP.

Mit V5 wurde die Belegung für RS485 dem Original angelehnt, was die Integration in meine bestehende Verkabelung vereinfacht. Ground für RS485 oder CAN kann mit JP6 an DIN-Buchse J7-Pin2 per Jumper definiert werden.




Abbildung 12: Busabschluss FFC M43

⁵ Eine Bestellung bei einem namhaften Distributor von Anfang 2021 war im März 2022 abermals auf August 2023 verschoben worden, im Februar 2023 dann doch schon eingetroffen. Man muss also auch warten können.

4.1.12 Verbindungen der Spannungsversorgung von UP zu OP

J8 stellt von der UP kommend die 5V für die CPU vor der Kaltstartlogik bereit, ebenso die potentialfreie Spannung für die beiden CAN-Busse.

J11 überträgt von der UP die potentialfreie Spannung für den RS485-Bus.

J25 übernimmt von der UP 3V3_INT, von der CPU abgeleitet, für Interfaces und die potentialfreie Spannung für DAC/ADC, sowie deren Referenzspannung 2V5.

J36 (OP) nimmt von J34 (UP) die 5V_CPU und 3.3V entgegen, siehe Kapitel 4.1.3 und 4.1.4.




Abbildung 13: Versorgungsspannungen von UP nach OP

4.1.13 RS485-Bus

Der Schnittstellenbaustein ADM2483xRW gewährleistet Potentialtrennung zwischen RS485-Bus und CPU. Er steht nur als SMD-Baustein zur Verfügung und war leider auf dem Markt lange Zeit nicht verfügbar.

Die Terminierung wird über 0,25V-Shottky-Dioden dauerhaft realisiert. Die Grundidee dazu ist in einem Artikel beschrieben: „Trim the fat off RS-485 designs“, veröffentlicht auf „EE|Times“. Hintergrund ist die Vermeidung dauerhafter Verlustleistung an den Terminierungs-Widerständen. Die Terminierung mit den Dioden D44-D47 ist dauerhaft auf jedem Busteilnehmer aktiv. Allerdings ist die Forward Voltage V_f kritisch, diese sollte so klein wie irgend möglich sein. Für eine BAT46 liegt sie bei sehr niedrigen 0,25V.

Der RS485-Bus liegt nur auf einer der beiden 5-Pol-DIN-Buchsen J7 an, und entspricht so näherungsweise dem Original.




Abbildung 14: RS485 Bus

Der ADM809Z hat hier die Funktion eines Power-On-Reset für den RS485-Baustein und verhindert empfangene Signale in der Einschaltphase. Im Gegensatz zu ADM803* hat der ADM809 keinen Open-Collector. D42, D43 leiten Überspannungen $\gg 5V$ von den Bus-Leitung nach PE ab. RS485 mit 12V ist nicht vorgesehen.

D36 begrenzt die Spannungen von A und B gegen GND_RS485.

Seit Version V4 kann man alternativ an Stelle des Diodenabschlusses D44-D47 einen 120Ω Widerstand per DIP-Switch zuschalten. Die Dioden D44-D47 können dann entfallen. Da 120Ω mit 1% leichter zu beschaffen sind, werden die zwei 60Ω für die splitted Variante durch Parallelschaltung erreicht. Zusätzliche 720Ω Widerstände von A oder B auf die Versorgungsspannung Ub_5V_RS485_BUS und GND_RS485_BUS sind nicht vorgesehen. Hier wäre der fixe Einsatz von 720 Ohm an Stelle der D45/D46 als THT-Bauteil möglich.

J37 liefert optional GND_RS485-Potential. J28 liefert optional GND_CAN-Potential.

4.1.14 Analog Digital Converter ADC

Der ADC MCP3204 ist ein Standard-ADC mit 4 Kanälen und 12 Bit Auflösung im DIL-14 Gehäuse, der von einem Schnittstellenbaustein ADuM1401xRW zur Ansteuerung von der CPU isoliert wird. Die Kommunikation erfolgt über den SPI-Bus mit maximal 1,3 MHz Taktfrequenz.

Es steht eine Referenzspannungen von 2,5V bereit. Das Eingangsnetzwerk schützt gegen Überspannung bis 30V und hält am ADC die Spannung zwischen 0V und 10V.

Zwei der vier Analog-Eingänge liegen auf dem Terminal vom Ausgangsbyte-0. Die beiden anderen sind mit je einem Potentiometer zur Sollwert-Eingabe verdrahtet.

Die analogen Eingänge J13 der analogen Baugruppe werden an Stelle der digitalen Ausgänge Q0.5, Q0.6, Q0.7 im Ausgangsbyte-0 auf die Terminal-Anschlüsse J14 der OP verdrahtet, siehe Kapitel 4.1.19. In diesem Fall besitzen das Ausgangsbyte-1 und die restlichen Ausgangs-Bits vom Ausgangsbyte-0 durch eine intern notwendige Kabelbrücke das gleiche 0V-Potential, weil die „24V“ und „0V“ der Ausgänge auf dem Terminal Byte-0 von GNDA und einem Analogausgang genutzt werden. Auf der OP stehen für die „24V“- und „0V“-Potentialbrücken passende Löt pads zur Versorgung der Ausgangsbits Q0.0 bis Q0.4 bereit.

Analog INPUT




Abbildung 15: Analog Digital Converter

C43 und C77 halten störende HF-Signale vom Eingang fern.

Das Eingangsnetzwerk R129/R125 und R130/R127 viertelt die maximale Eingangsspannung von 10V auf 2,5V, die der Referenz-spannung AREF_2V5 entspricht. Der DC Eingangswiderstand beträgt 120kΩ. Man kann jede andere Kombination 3/1 mit geringer Toleranz verwenden.

U42 und U43 sind Präzisions-Referenzen und begrenzen die ADC Eingangsspannung wirksam auf 2,5V, bzw. minus 0,4V bei Verpolung.

4.1.16 Digitale Eingänge Terminals

Passend zu meinem Original werden die Terminal-Steckbuchsen für J1, J2 (Eingänge) und J16 und J17 (Ausgänge) verwendet. Beide Eingangsbytes können mit separatem Potential beschaltet werden, die 0V-Anschlüsse von Byte-0 sind isoliert von denen des Byte-1.

Bei Bedarf kann intern auf der Platine 0V und 24V zwischen Byte0 und Byte1 verbunden werden.

In myT40-PLC sind die Eingangs-Pins 9 und 10 beide mit 0V ihres Bytes verbunden, im Original ist der Pin-9 unbeschaltet.

Digital INPUT




Abbildung 17: Eingänge Byte-0

4.1.17 Versorgungsspannung der CPU und Peripherie-Bausteine

Das Versorgungsspannungs-Terminal J9 nimmt 0V, 24V und PE für die Versorgung von CPU und Interfaces entgegen. Die Anschlüsse werden unmittelbar auf die untere Platine durchgereicht.

PE ist auf beiden Platinen als zusätzliche Abtrennung zwischen den Potentialen der Steuerung und den Ein- bzw. Ausgängen verlegt. Im Originalgehäuse stellen Flachstecker-Messer eine Verbindung zwischen PE der Platinen und der Automaten-schiene her. In anderen Gehäusen kann mit einem Flachstecker die PE-Verbindung nach außen hergestellt werden. Als interne⁶ Alternative schließt eine Lötbrücke (auf OP und UP) die PE-Verbindung zum Versorgungsspannungsterminal J9 (OP: J61 <-> J62, UP: J63 <-> J64).

Es darf entweder nur die externe oder nur die interne Alternative verwendet werden, um PE-Ausgleichsströme über die Platine und den daraus resultierenden Störungen zu vermeiden!




Abbildung 18: Versorgungsspannung CPU und Peripherie

Auf der Unterseite der oberen Platine befinden sich exakt über den Sandwich-Pin-Leisten der unteren Platine entsprechende Pin-Buchsen. So kann die obere Platine einfach auf die untere aufgesteckt werden. Das gilt für alle Verbindungen ab V2 mit Ausnahme der DAC-Signale. Diese werden per abgeschirmtem Kabel mit OP verbunden. Der Schirm sollte wie üblicherweise nur einseitig an PE (J41 OP) aufgelegt werden. F1 und RV1...RV3 schützen nur CPU und Interfacebausteine sowie das EEPROM.

⁶ Im Falle der Ausgänge steht damit nur eine Steckverbindung von der UP über J9 zu PE zur Verfügung. Besser ist immer der Anschluss per Flachstecker J44 im beliebigen Gehäuse oder J45 im Originalgehäuse.

4.1.18 Terminals Digitale Ausgänge

Auf der Oberplatte sitzen die beiden Terminals J16 und J17 für die digitalen Ausgänge. Bei Bedarf werden auf J14/J17 die Eingänge des ADC, sowie den Ausgänge des DAC, nebst eigenem analogen Ground GNDA beschaltet.

Die ADC-Eingänge stehen an J13 bereit und werden direkt auf der Oberplatte nach J14 gepatcht (6,7,8), während die Signale des DAC von der Unterplatte über Kabel und den Pfostenstecker J14 an die Oberplatte J14(9,10..13,14..15) angeschlossen werden.




Abbildung 19: Terminal Ausgang Byte-0




Abbildung 20:
Terminal Ausgang Byte-1

Die Ausgänge der UP werden über 15-polige Stapelleisten J49 und J50 auf 15-polige Buchsen J12 und J14 der OP verbunden. Da jeder Ausgang 500mA schalten können soll, gibt es 5 Pins, die „24V“ führen. Zusätzlich verwende ich die vergoldeten Varianten der Stapelleisten. Dagegen genügen zwei Pins für „0V“ als Bezugspotential für Optokoppler und BSP-452.

Werden die Signale und Potentiale der ADC (U0/U1/GNDA) und DAC (U10 /U11/GNDA) auf J14 aufgelegt, reduziert sich die Anzahl der digitalen Ausgänge im Byte-0 von 8 auf 5, und zusätzlich wird eine Zusammenlegung von „0V“ bzw. „24V“ der Digitalausgang-Bytes notwendig. Dafür gibt es Lötaugen: J32—J35 (24V) und J38—J39 (0V).

Details siehe Kapitel 8.1 „Verdrahtung möglicher Varianten zur Nutzung wie im Originalgehäuse, V5 M44 (FFC)“ Seite 44. Die Stapelleiste von J50 (UP) auf J14 (OP) für das Ausgangsbyte-0 verkürzt sich in diesem Falle auf 5 Pins.

4.1.19 Verbindung der ADC-Signale auf Ausgangs-Terminal Byte-0

Zum Patchen der ADC-Signale von J13 auf J14 bieten sich zwei 90°-Pinheader im Raster 2,54 mit je 3 Pins an. Damit werden U0/U1/GNDA auf J14 gelegt. Der DAC stellt per Kabel seine Ausgänge auf J14 von der UP kommend bereit. Der Schirm wird einseitig auf PE gelegt.

Die Potentiale 0V und 24V der verbleibenden digitalen Ausgänge werden von Byte1 auf Byte0 gebrückt.




Abbildung 21: ADC+DAC Patch auf Ausgangs Terminal Byte-0
von unten gesehen

Am Terminal Byte-0 können so folgende Signale anliegen:

Mit ADC/DAC: Q0, Q1, Q2, Q3, Q4, ADC-U0, ADC-U1, DAC-U10, GNDA 0V, DAC-U11 (von oben)
Ohne ADC/DAC: Q0, Q1, Q2, Q3, Q4, Q5, Q6, Q7, 24V, 0V (von oben)

4.1.20 Verbindung der SPI-Signale von OP zu UP

Der SPI-Bus reicht vom Extension-Port über das EEPROM zur CPU mit Stichleitungen zu den Expandern von OP zu UP (J4,J19), und auf UP weiter zum DAC (UP) mit Überleitung zum ADC auf OP (J15, J26).

Ab V4 leitet der Pin-8 von J4 das Steuersignal an Q2 zur Abschaltung der 3,3V-Versorgungsspannung der Interfacebausteine zur UP durch.




Abbildung 22: SPI Verbindungen zwischen oberer und unterer Platine

4.1.21 Der optionale Port für Lokale Erweiterung

Diese Stiftleiste J40 (RM 2,54mm) erlaubt im Originalgehäuse den Anschluss einer lokalen Erweiterung.

Aktuell ist nur das CS-Signal für die digitalen Ein/Ausgänge aufgelegt, sowie alle SPI relevanten Signale. Zusätzlich sind 3,3V und 0V GND, RESET, sowie PE auf dem Terminal vorhanden.

Die Erweiterungen werden über die Adress-Eingänge A0, A1, A2 der MCP23S17 lokal auf eine bestimmte Adresse gelegt. Adresse 0 und 1 sind genutzt, 2-7 sind noch frei. Zwei Pins (7/11) des Erweiterungsterminals sind nicht verdrahtet.

Die Anpassung der lokalen Erweiterungen, siehe Kapitel 13 .

Original-lokale Erweiterungen sind nicht verwendbar!

Sollten Erweiterungen gebaut und angeschlossen werden, ist darauf zu achten, dass jeder SPI-Treiber unmittelbar an seinem Ausgang für MISO einen Serienwiderstand , z.B. 51 Ohm, erhält.





Abbildung 23: Extention Port optional

Eine originale lokale 16-fach digitale Ausgangserweiterung kann nach einem passenden Umbau für myT40-PLC verwendet werden. Dazu wird die Kopfplatine für die Kommunikation gegen eine neue Platine ausgetauscht. Diese wird in Kapitel 13 auf Seite 77 beschrieben. Pin7 und Pin11 sind auf dieser Platine als Reserve (z.B. SPI-Chip-Selection) durchgeleitet.

4.2 Schaltplan Oberplatte (OP) Variante PFS und FFC






Abbildung 25: Schaltplan Oberplatte (OP) FFC M44 Rev3.3 V5 (SVG-Grafik)

5 Die Hardware - Aufbau der Unterplatine (UP)

Die untere Platine (UP) ist so konzipiert, dass sie mit der Oberplatine in das Originalgehäuse passt. Wie die Oberplatine enthält sie passend übereinander liegende 3,05mm Bohrungen für Abstandsbolzen zur Montage in einem beliebigen anderen Gehäuse oder Modulträger.

Die UP stellt alle Versorgungsspannungen bereit und versorgt damit beide Varianten FFC und PFS der OP über Stapelleisten. Der Abstand der Oberplatine zur Unterplatine beträgt 29 mm im Originalgehäuse. In einem Alternativgehäuse ist der Abstand freier gestaltbar.

Die Unterplatine ist eine Multi-Layer-Platine mit 2 Layern.

5.1 Komponenten der unteren Platine (UP): Base-Modul

5.1.1 Digitale Ausgänge

Die Ausgänge sind bipolar gegen Überspannung geschützt, je eine P6KE33CA begrenzt die Spannung auf ca. 33V an jedem Ausgang und am Versorgungsspannungseingang „24V“.

Als Treiber wird je Ausgang der Baustein BSP-452 verwendet. Er kann maximal 700mA schalten, ist überspannungsfest und kurzschlussicher und verfügt über eine interne Freilaufdiode. Er verträgt maximal 40V. Die Alternative BTS4141N verträgt eine noch etwas höhere Spannung.

Auf Grund der kleinen Kühlfläche=Kupferfläche auf der Platine, sollte ein dauerhafter Strom 500mA nicht übersteigen, das entspricht der Spezifikation des Originals.

Trotz aller Schutzmaßnahmen innerhalb des BSP-452 gilt grundsätzlich:

Jeder nicht-ohmsche Verbraucher muss **vor Ort** (!) seine eigene passende Schutzbeschaltung besitzen, denn Störungen und Spannungsspitzen sollen dort eliminiert werden, wo sie auftreten! Zwar sind die Eingänge von myT40-PLC doppelt geschützt, aber die zu steuernden Elemente beeinflussen u.U. andere Geräte über parallel liegende Verkabelung, Stichwort EMV(Elektromagnetische Verträglichkeit).

Die 24V werden von außen über die Terminals getrennt je Byte hereingeführt, auch das 0V Bezugspotential ist je Byte vorgesehen, optional kann intern beides auf der UP gebrückt werden:

0V: J38 – J39 , 24V: J35 - J32

Nur wenn ADC oder/und DAC vorhanden und in ein Originalgehäuse eingebaut sind, entfällt diese Trennung, da dann intern in jedem Fall gebrückt werden muss. Mehr dazu unten in Kapitel 8.1.

Die 24V-Schiene ist je Ausgangsbyte mit 4A bis 5,6A mittelträgen Kleinstsicherungen abgesichert. Bei Einsatz mit ADC und/oder DAC wird die Absicherung für das Ausgangsbyte-0 auf 2,0 bis 3,15A träge reduziert.

Natürlich hätte ich auch den VN330 aus dem Original in seiner neusten Variante verwenden können. Für eine ADC/DAC-Variante im Originalgehäuse von Byte-0 mit 5 Ausgängen bedient dieser Baustein nur 4 Ausgänge. Der 5. wäre dann abweichend mit BTS4141 oder BSP452 zu bestücken. Das Original bietet in dieser Variante nur einen DAC und hat damit Platz für 6 digitale Ausgänge, weshalb dann „nur“ 2 Linien eines zweiten VN330 ungenutzt blieben.

Mit der Möglichkeit aus ungenutzten Ausgängen wenigstens Status-LEDs zu machen, ist mein Ansatz flexibler, auch was Reparaturen angeht, siehe Kapitel 22.3.5.

Die Ausgänge werden in einem Originalgehäuse über Stapelleisten auf die Unterseite der Oberplatine verbunden. Ausgangs-Byte-1:




Abbildung 26: Schaltplan Ausgangs-Byte-1

Bei Verwendung eines alternativen Gehäuses besteht die Möglichkeit vorhandene Löt pads der Unterplatine direkt für abgewinkelte Terminals zu verwenden : J22 und J23, siehe Abbildung 29 auf Seite 27. Dadurch werden die Anschlüsse des Ausgangs-Terminals Byte-0 auf der Oberplatine frei für die analogen Signale und deren Bezugspotential GNDA und es entfallen J49/J50 auf der UP und J12/J14 auf der OP.

Die Entkopplung zwischen dem IO-Expander MCP23S17 und den Ausgangstreibern wird mit LTV-488 Optokopplern im DIL-14 Gehäuse realisiert. Alle Optokoppler sind gesockelt.

Der Anschluss des MCP23S17 an die CPU erfolgt per SPI-Bus.

Die LED der Ausgänge werden mit 3mA betrieben. Die verwendeten Lichtleiter ragen bis in die passenden Bohrungen der Oberplatine hinein. Dort dürfen sie maximal 2mm herausragen, wenn das Licht von den Lichtleitern des Originalgehäuses entgegengenommen wird.

Mit V4 kommt über J19 das Steuersignal für Q2 (3V3EN_Q2_UP) auf der UP an. Q2 schaltet die Spannungsversorgung 3V3_INT aller Interfacebausteine bei Kaltstart ab, siehe Kapitel 4.1.5, Seite 11.




Abbildung 27: Ansteuerung der Ausgangsbytes

Bei Originalgehäuse empfiehlt sich wegen der mehrfachen optischen Übergänge die LED mit 3mA zu treiben. Wem das zu hell ist: Dimensionierung der Widerstände siehe Schaltplan oben.

In der Software ist zu beachten⁷: Ab V2.0 liegen Byte-0 auf GPB0-7, und Byte-1 auf GPA0-7.




Abbildung 28: Schaltplan Ausgangsbyte-0

D49 und D37 entkoppeln mit C20 und C21 die Versorgungsspannung für die Optokoppler von Störungen auf der lastseitigen Einspeisung für die Ausgänge.

Alternativ kann man statt BSP-452 auch BTS-4141N verwenden. Letzterer bietet eine etwas höhere Spannungsfestigkeit.




Abbildung 29: Option Digitale Ausgänge mit Terminals auf der UP

Mit ADC und DAC lassen sich optional die LED der nicht nutzbaren Ausgänge im Byte-0, Bit-5 bis Bit-7 als separate Statusanzeigen nutzen. Idealerweise durch eine andere LED-Farbe, wie orange, statt rot. Details dazu im Anhang 9.1 Optionale Nutzung von Q0.5, Q0.6 und Q0.7 als Status-LED auf Seite 49.

Ich habe mit für die BSP/BTS entschieden, weil sie mehrere Schutzschaltungen schon mitbringen.

⁷ Bei den Prototypen-1 und -2 war das noch umgekehrt.

5.1.2 Digital-Analog-Converter DAC

Die Abweichung zu meinem Original: Es stehen **zwei** DAC 0..10V Ausgänge potentialgetrennt zur Verfügung.

Der DAC wird mit einem MCP4922 realisiert. Der Isolationsbaustein ist ein ADuM1401xRW. Er leitet die SPI-Signale MOSI und CLK sowie den CS an den DAC durch.

Der DAC arbeitet mit einer Referenzspannung von 2,5V. Das Ausgangssignal wird über einen Operationsverstärker mit dem Spannungsteiler 4:1 auf Spannungen auf 0V-10V angehoben.

Das erfordert eine Mindestspannung von 12 V für die Spannungsversorgung des Operationsverstärkers.

Die Ausgänge werden mit verlöteten und abgeschirmten Kabeln (J29,J30,J31) bzw. Pinheader im Raster 2,54mm auf der unteren Platine mit Steckern auf der oberen Platine mit J14 verbunden. Dafür entfallen passend die Pins der Stapelleiste J50 für die Durchschaltung der Ausgangsspannung „24V“ und „0V“, sowie weitere (Q0.5, Q0.6, Q0.7) zu Gunsten des DAC (und ADC).

Die Leiterbahnen der Signale MOSI und CLK werden vom ADC (OP) kommend per Stapelleiste J15 zum DAC (UP) auf J26 als letzte OP-UP-Brücke der SPI-Kette heruntergereicht.

Analog OUTPUT : DAC




Abbildung 30: Digital Analog Converter

Man könnte natürlich U35 durch einen einzelnen Optokoppler für SPICS_DAC ersetzen und die anderen SPI-Signale hinter U39 von der OP abgreifen. Das ist aber nicht so schön. Mal braucht man DAC, mal ADC.

5.1.3 Spannungsversorgung

Die Eingangsspannung an J9 wird von der Oberplatine an die Unterplatine mit Sandwich-Pinleiste auf J18 übertragen.

Die Versorgungsspannung für die CPU von 5V wird aus den 24V Eingangsspannung direkt erzeugt. Der dafür verwendete Baustein LC78-03-1.0 ist für Eingangsspannungen von bis zu 42V ausgelegt. Eine 1.5KE30CA,(D51 s.u.) alternativ 1.5KE33CA / 1.5KE36CA begrenzt die Eingangsversorgungsspannung hinter der 500mA Sicherung (F1 auf der OP)).

Aus den 5V (U46) für die CPU werden 3,3V (U13) für die Peripherie-Bausteine bereitgestellt.




Abbildung 31: Spannungsversorgung CPU + Peripherie und CAN Busse

Seit V4 wird auch die Interface-Spannungsversorgung 3V3_INT zusammen mit der 5V-CPU-Spannung 5V_CPU_FINAL abgeschaltet. Auf der OP wird 3V3 ohne Unterbrechung für den Pull-Up von SW_MODE_2 und den Watchdog mit Delay benötigt. J34 stellt daher 3V3 auch auf der OP bereit.

Es hatte sich gezeigt, dass über die mit 3,3V versorgen Signalleitungen der Interfacebausteine eine Teilspeisespannung von 2V am 5V-CPU-Modulpin Teensy4.0 ansteht, wenn Q1 die 5V abschaltet. Diese 2V waren belastbar, an einem 470-Ohm Widerstand flossen knapp 3mA.


Damit diese Form der Rückspeisung unterbleibt, müssen auch die 3,3V der Interfaces abgeschaltet werden. Dadurch wird auch der von der CPU getriggerte Kaltstart möglich (automatischer Neustart ab V4).

C96 entfernt Störanteile im Signal, mit R169 auf der OP entsteht ein Tiefpass.

Der Reset-Generator U40 für die Interface-Versorgungsspannung ist mit V5 auf die OP verlegt worden. Das gilt auch für den Pull-Up der RESET-Leitung R50, der nun auf 220 Ohm reduziert wurde, weil spannungslose Eingänge am Teensy mit einem PullUp von 10k nur zu 1,8V führte, was nicht einem High am ODER-Gatter U49 entspricht.

Da das Signal „3V3EN_Q2_UP“ entweder 0V bzw. 3V3 betragen kann, könnte man zur Absicherung der 3,3V eine 3,6V-Zenerdiode vom Q2-Source gegen GNDD vorsehen, da für Q2 gilt : -12V ≤ Ugs ≤ 12V. Ich habe mich für eine saubere Lösung entschieden, die mit U51 ein UND-Gatter ein Levelshift realisiert.

5.2 Schaltplan Unterplatine



6 Layout Details

6.1 OP UP : PE


PE Potential auf den äußeren Layern.



PE trennt die Potentiale der Steuerung von den Potentialen der Ein- und Ausgangs-Bytes, auf TOP und BOT-Seite der Platinen. Gleiches gilt für die Busse CAN und RS485. Links OP, rechts UP.

6.2 OP : ADC


Der Analogteil wird mit GNDA und PE von GNDD und anderen Signalen abgeschirmt. GNDA ist für den ADC sternförmig verlegt.



Im Bereich des ADC bilden die beiden inneren Layer der 4-lagigen OP-Platine seit V4 GNDA vollflächig ab.

6.3 UP : DAC

Auch auf der UP grenzen GNDD, PE und GNDA andere Signale ab. GNDA ist für den DAC ebenfalls sternförmig angeordnet.



6.4 Weitere Details im Platinen Design

0V und 24V sind je Ein- und je Ausgangs-Byte getrennt. 0V der Ausgänge werden bei Bedarf extern oder intern gebrückt.

Werden analoge Anteile der Schaltung in ein Original-Gehäuse eingebaut, entfällt die Trennung der 0V für die Ausgangs-Bytes, da ein Teil der Ausgangs-Terminals (Q0.5, Q0.6, Q0.7, 0V, 24V) für die analogen Potentiale benötigt wird. Daher müssen passende Brücken die dann fehlenden Verbindungen für 0V und 24V intern auf der UP herstellen. Siehe „5+8 Ausgänge, 2x8 Eingänge, mit ADC, mit DAC“, Kapitel 8.1.2, Seite 45.

Die Eingangs-Bytes lassen sich nur außerhalb der Platinen über die Terminals brücken. Dafür gibt es an jedem Eingangsterminal je zwei 0V-Klemmen. Hier liegt ein Unterschied zur Original-SPS vor, welche den Pin-9 an jedem Byte unbeschaltet lässt.

Die Pads (Pin-4, 24V) für die Treiber BSP-452 der Ausgänge liegen zu Kühlungs Zwecken auf einer breiteren 24V-Schiene.

Alle Bus-Signale sind auf gleiche Längen getrimmt. Das gilt sowohl für CANxH, CANxL, RS485-A und -B, als auch die von der CPU abgehenden Signale für die Busse, wie MOSI, MISO, und CLK und CS. Die Phasenkorrektur blieb unberücksichtigt. Ab V2 ist nur noch eine kurze Stichleitung von OP zu UP vorgesehen, was einen durchgehenden SPI-Bus ermöglicht und die Qualität des Signals verbessert.

Entkoppelkondensatoren liegen an den Spannungsversorgungspins der IC so dicht wie möglich an. Alle 100nF Entkoppelkondensatoren sind für 50V vorgesehen, mit Ausnahme der Kondensatoren C45 und C46 auf der Spannungsversorgung des CAN-Busses auf der Busseite, diese sind bis 100V spannungsfest. Die keramischen 4n7 Schirmkondensatoren C5 und C6 zwischen PE und den CAN-Bus Abschlusswiderständen weisen eine Spannungsfestigkeit von 500V, beim Schirm gegen PE 250V auf.

Das Originalgehäuse verfügt über integrierte PE-Klemmleiter, die mit der Befestigungsklammer auf der Automaten-schiene (Montageschiene) elektrisch verbunden sind. Seit Version V2.0 besitzen OP und UP dafür an der passenden Stelle Löt-pads für einzulötende Kontaktstreifen, für teils gekürzte oder ungekürzte 6,3mm Flachstecker-Messer zum Einlöten in die Platine.

Nur wenn keine geerdete Automaten-schiene verwendet wird oder die Flachstecker nicht eingesetzt oder verwendet werden, sollten die PE-Brücken J61-J62 (OP) und J63-J64 (UP) eingesetzt werden. Ein Durchfluss von Ausgleichsströmen auf dem PE-Leiter durch die Steuerung muss vermieden werden.

Mit der 4-lagigen Oberplatte Platine (OP) seit V4 liegen auf dem Layer IN1 alle Bussignale und sonstigen weitläufigen Querverbindungen. Der Innenlayer IN2 stellt bis auf einen kleinen Bereich GND, GNDA, GND_CAN, GND_RS485 und PE zur Verfügung. Das gilt auch für Bereiche ohne Busverbindungen auf Layer IN1, auch hier liegen GND*-Potentiale.

Die Umschichtung der Bussignale auf IN1 hat den notwendigen Platz in Version-5 (M43) für den Hardware-Watchdog nebst Delay auf dem TOP-Layer geschaffen.

7 Ansichten der Platinen

Auf den folgenden Seiten sind in Ermangelung einiger 3D-Modelle teils nicht ganz vollständige Ansichten der Platinen abgebildet. Die Serie wird durch Fotografien der bislang entstandenen Prototypen ergänzt.

7.1 Die untere Platine – Base Board

Die Unterplatine ist hier mit zwei verschiedenen möglichen optionalen Terminals abgebildet. Rechts sind zwei mögliche Flachsteckeranschlüsse für die PE-Schienen-Verbindung im Originalgehäuse zu sehen. In einem Alternativgehäuse kann einer von beiden mit dem passenden Stecker auf PE gelegt werden. Alternativ lässt sich eine PE-Brücke J63—J64 am oberen Rand, links von der Mitte erkennbar, einsetzen. Das gleiche gilt für die Oberplatine. Siehe auch unten Abschnitt 8.3. Die PE-Verbindung erfolgt dann über Das Terminal J9.




Abbildung 35: Unterplatine (UP) Oberseite, Beispiel mit optionalen Terminals

Man erkennt die beiden möglichen Anschlussfahnen für den PE. Die obere kann ungekürzt im Originalgehäuse verwendet werden, während die untere dafür gekürzt werden müsste.

In anderen Gehäusen ist die Verwendung beliebig.

Empfohlen wird die Verwendung der Flachstecker für Ober- und Unterplatine für eine sichere PE-Verbindung. Die PE-Brücken J61-J62 (OP) und J63—J64 (UP) sollten dann offen bleiben, damit Ausgleichsströme über die Platine unterbunden werden. PE an J9 (Versorgungsspannung 24V+, 0V, PE) sollte in jedem Fall angeschlossen werden.




Abbildung 36: Unterplatine (UP) Unterseite, Ein Beispiel

Die untere Platine ist in beiden J3- Varianten, FFC und PFS, einsetzbar.

Alle PE-Kabel, die an der Steuerung angeschlossen werden, sollten an einem zentralen PE-Sternpunkt elektrisch verbunden werden. Das gilt auch für den einseitig an PE aufzulegenden Schirm der Busleitungen an J6 und J7, falls vorhanden.

7.2 Die obere Platine – CPU Board FFC

Die Abbildungen zeigen die Oberplatine mit FFC-Connector für J3.




Abbildung 37: Oberplatine (OP) Oberseite Variante FFC (V5)

Für die Patch-Brücke von ADC-Anschlüssen von J13 auf J14, siehe unten, verwendet man zwei gewinkelte Pinheader mit 2,54mm Rasterabstand á 3 Pins. Siehe 4.1.19, Seite 21.




Abbildung 38: Oberplatine (OP) Unterseite Variante FFC (V5)

7.3 Die obere Platine – CPU Board PFS

Die folgenden Abbildungen zeigen die Oberplatine mit Pfostenstecker für J3.



Abbildung 39: Oberplatine (OP) Oberseite Variante PFS (V5)




Abbildung 40: Oberplatine (OP) Unterseite Variante PFS (V5)

7.4 Allgemeine Informationen

Die Abmessungen aller Platinen beträgt 208mm x 80mm. Einige Bauteile stehen über den Platinenrand hinaus.


Bei der Wahl der Varianten für die Kommunikationsbausteine und Isolator-ICs genügt die langsame Variante. Der SPI-Bus wird mit 1Mhz betrieben. Limitierender Faktor sind hier der ADC und der DAC.

Aufgrund des Routings mit vielen Vias für die SPI/RS485/CAN-Signale und deren GNDx ist bei der Verwendung von schnellen ICs auf Grund der steileren Flanken eher mit EMV-Problemen zu rechnen als mit langsameren Bausteinen. Der EMV-Effekt bei schnellen Bausteinen tritt auch bei niedrigen Takt-Frequenzen auf, wie sie hier genutzt werden, denn je schneller der Baustein, desto steiler die Signal-Flanken.


Für größere Bandbreiten und Taktfrequenzen sind die SPI- und CAN-Signale samt ihren GNDx auf separaten Layern zu verlegen. Das wäre Teil eines zukünftigen Redesigns.

Aktuell reicht die Bandbreite aus, um in einer Millisekunde alle Eingänge zu lesen, die Daten innerhalb von wenigen Millisekunden zu verarbeiten und alle Ausgänge in einer weiteren Millisekunde zu setzen. Einen Schaltimpuls für 24V AC-“Eltakos“ mit exakt 5ms Länge lässt sich interruptgesteuert problemlos erzeugen, ebenso die Kommunikation mit dem Controller und den benachbarten Steuerungen.

7.6 Ansicht der Oberplatine Variante OP-PFS für beliebige Gehäuse Rev3.3 M44 (V5)



7.7 Ansicht Unterplatine für FFC und PFS V3.3 M44 (V5)



7.8

7.9 Platinen Layer Rev3.3 M44 V5 PFS




Abbildung 42: Final Prototype-5 Rev3.3 M44 V5: OP Layer : TOP, IN1, IN2

Abbildung 41: Final Prototype-5 Rev3.3 M44 V5: OP Layer BOT, UP Layer TOP, UP Layer BOT

8 Varianten zur Nutzung über alle Versionen

8.1 Verdrahtung möglicher Varianten zur Nutzung wie im Originalgehäuse, V5 M44 (FFC)

8.1.1 2x8 Ausgänge, 2x8 Eingänge, kein ADC, kein DAC

Wenn man auf die Analoge Seite verzichten kann, wird das Ausgangsterminal Byte-0 frei für alle 8 digitalen Ausgänge.

Es gibt Löt pads für die Brücken von 0V und 24V, die man bei Bedarf bestücken oder weglassen kann.


Wird die 24V Brücke eingelötet, muss auch die Brücke für 0V eingebaut werden.

Alternativ und optional kann die 0V-Brücke auch ohne die 24V Brücke verwendet werden.

Die orange markierten Bereiche zeigen die Stellen, an denen Bauteile für die analoge Sektion vorgesehen sind, sie entfallen in dieser Variante. Hier nicht zu sehen: die analoge Sektion trägt auch auf der Unterseite der Platine noch ein paar Bauteile, die ebenfalls entfallen können.

Zu beachten: In dieser Bestückung sind auf der die beiden in den runden, weißen Sockeln sitzenden Sicherungen mit jeweils 4 bis 5,6 A zu besetzen. Ohne Analog-Sektion kann die minimale Versorgungsspannung an J9 von 18V auf 7-9V abgesenkt werden.

Zur Darstellung: die oben dargestellte Platine ist von unten zu sehen, die untere von oben, ff Seiten.



8.1.2 5+8 Ausgänge, 2x8 Eingänge, mit ADC , mit DAC

Diese Variante kommt dem Original am nächsten, stellt zusätzlich einen zweiten DAC-Ausgang bereit.

Hier entfallen die Anschlüsse am Byte-0 „Q0.5“, „Q0.6“, „Q0.7“, „24V“ und „0V“.


Daher entfällt die Bestückung der betreffenden Ausgänge.

Wenn man sie dennoch bestückt, könnten die Leuchtdioden dieser Ausgänge noch als Status-Meldungen genutzt werden, s.o.

Die Stapelleisten werden für Byte-0 nur 5-polig von UP zu OP eingebaut. ADC wird im Raster 2,54/5,08 verbunden, DAC wird per einseitig über PE abgeschirmtem Kabel z.B. per Stecker auf die Pinheader-Buchsen der Unterseite der OP gesteckt.

Zu beachten: in dieser Bestückung sind die auf den beiden weißen Sockeln sitzenden Sicherungen unterschiedlich zu besetzen: Byte-0 mit 2 bis 4A, Byte-1 mit 4 bis 5,6A.

Beide Brücken für „0V“ und „24V“ müssen in dieser Variante verlegt werden, damit entfällt in dieser Variante die Potentialtrennung von Ausgangsbyte-0 und Ausgangsbyte-1.



OP Unterseite

UP Oberseite

8.2 Verdrahtung möglicher Varianten zur Nutzung in einem beliebigen Gehäuse , V5 M44 PFS

8.2.1 OP für ADC und DAC auf 5-Pol Terminal, 2x8 In auf OP + 2x8 Out auf UP


Der Einsatz in einem beliebigen Gehäuse erlaubt nicht nur alle Ein- und Ausgänge, digital und analog zu verwenden, sondern auch mit der Verwendung der Variante OP-PFS Jumper für alle 4 Kombinationen von SW_MODE_x zu nutzen. Ferner wird man von der Verwendung der DIN-Buchsen befreit und kann für CAN und RS-485 die üblicherweise zu verwendenden Sub-D-Verbinder nutzen.

Auf der Unterplatte können Terminals eingelötet werden, welches im rechten Winkel zur Platine passende Stecker am Gehäuse zugänglich machen. Siehe Schaltplan.

Da meine ersten beiden Prototypen noch nicht in das Originalgehäuse passen, habe ich Gehäuse aus „Plexiglas GS“- Platten angefertigt, Boden-, Ober- und die langen Seitenteile aus 4mm Material, die kleinen Seitenteile benötigen eine Dicke, die die Gesamtbreite des Originals nicht überschreitet, dann passen die Steuerungen auch immer noch in eine Unterverteilung auf die Automaten-schiene.

Beide Sicherungen mit 4 bis 5,6A.

Die Brücken sind optional.




8.2.2 ADC und DAC auf 5-Pol Terminal, 2x8 In und 8 Out auf OP, 8 Out auf UP

Hier eine Mischbestückung für beliebige Gehäuse, die nur das Byte-0 auf direkten Zugang von der UP auf einen Wickelstecker legt, während das Byte-1 auf der OP zugänglich ist.

Beide Sicherungen mit 4 bis 5,6A.

Brücken optional.



8.3 PE Anschluss ab V2.6/3.0/3.1


Das Original-Gehäuse sieht für OP und UP je einen PE-Anschluss über eine eingelötete Fahne (Flachstecker 6,3mm) an der rechten Schmalseite vor. Das Originalgehäuse stellt an diesen Stellen eine Verbindung nach außen zur geerdeten Automaten-Schiene her.

Dort abzuleitender Strom soll nicht über die gesamte Platine fließen. Daher ist am Lötpad J61(OP) und J63(UP) der PE der Spannungsversorgung unterbrochen.

Beim Einbau in ein beliebiges Gehäuse muss darauf geachtet werden, entweder den ungekürzten Flachstecker passend mit PE zu verbinden, oder diese PE-Brücken A (J61-J62) und B (J63-J64) mit einer Kabelbrücke 1mm² zu schließen. Beides gleichzeitig ist zu vermeiden, da PE auch über Das Versorgungsterminal J9 angeschlossen werden muss.

Die beiden Flachstecker auf OP und UP bieten allerdings besseren Kontakt zu PE. Daher ist die Empfehlung, die Brücke A und B nicht zu setzen und den PE-Anschluss J9, sowie die Flachstecker zu nutzen.

Ab V3 wurde die Position der Flachstecker für PE optimiert. Auf der OP+UP gibt es nun eine Einbauoption der PE-Flachstecker-Fahne, die einen ungekürzten Einbau in das Originalgehäuse erlaubt.



9 Anhang

9.1 Optionale Nutzung von Q0.5, Q0.6 und Q0.7 als Status-LED

In der Variante mit Analog als 5/8 Digital-Out sind die Ausgänge Q0.5, Q0.6 und Q0.7 nicht nutzbar. Mit der folgenden Anpassung können D67, D68, D69 jedoch als Status-LED genutzt werden. Es empfiehlt sich hier eine andere Farbe. Ich habe Orange gewählt, weil Strom und Spannungsabfall bei ähnlicher Helligkeit vergleichbar zu den roten LEDs sind.

Mit der FFC-Version V5 M44 Rev3.3 wurden die Ausgangs-LED wieder hinter die Optokoppler gesetzt.

Bei Verwendung der Ausgänge Q0.7, Q0.6 und Q0.5 als Status-LED entfallen die BSP-452 U27, U28, U29.

Da dieser einen Innenwiderstand am Eingang von ca. 2800 Ohm besitzt, müssen die Widerstände R142-R144 durch 750 Ohm ersetzt werden, damit etwa 2,5mA bei ca. 24V fließen können.




Abbildung 43: Alternative Status-LED Verdrahtung FFC/PFS Rev-3.3 M44 V5

9.2 Technische Daten

Spannungsversorgung CPU	24V DC, 30-120mA, Absicherung F 500mA	Minimal 9V ohne ADC oder DAC Minimal 18V mit ADC und DAC Maximal 25,6V (bestimmt durch TVS Diode D51)
Eingangsspannungen Digital	24V DC (bis 33V)	Minimal 20V Maximal 50V bei 500mW Verlustleistung der Eingangswiderstände R1-R16
Ausgangsspannung Digital	24V DC, 500mA je Kanal Verpolungsschutzdiode 24V 8A / Byte	500mA max Maximal 40V (BSP-452) Maximal 47V (BTS 4141N) D70 bis D87 bestimmen Maximalspannung mit 33V
Analoger Eingang	0...10V DC 120k Eingangswiderstand > 100pF Kapazität	realisiert mit MCP3208, ADuM1401xRW
Analoger Ausgang	0...10V DC	realisiert mit MCP4922, LT1078, ADuM1401xRW
CAN-Bus	5V	Terminierung mit 120Ω, zuschaltbar, realisiert mit ISO-1050
RS485	5V	Terminierung mit Dioden, $U_F \leq 0,25V$, permanent, 16 Teilnehmer, 120Ω optional, realisiert mit ADM2483xRW
Pufferbatterie Realtime Clock	3,6V Lithium bedrahtet, oder Knopfzelle 3V	Bei Verwendung in Alternativgehäuse und Knopfzelle 3V wird D33 durch eine Brücke ersetzt. Sie reduziert die 3,6V der Lithium-Batterie auf 3V der CPU
CPU	Teensy 4.0	CPU gesockelt •ARM Cortex-M7 at 600 MHz •Float point math unit, 64 & 32 bits •1984K Flash, 1024K RAM (512K tightly coupled), 1K EEPROM (emulated) •USB device 480 Mbit/sec & USB host 480 Mbit/sec •40 digital input/output pins, 31 PWM output pins •14 analog input pins •7 serial, 3 SPI, 3 I2C ports •2 I2S/TDM and 1 S/PDIF digital audio port •3 CAN Bus (1 with CAN FD) •32 general purpose DMA channels

		•Cryptographic Acceleration & Random Number Generator •RTC for date/time •Programmable FlexIO •Pixel Processing Pipeline •Peripheral cross triggering •Power On/Off management
EEPROM	25LC512-I/P 25LC1024-I/P	DIL-8, gesockelt
Interrupt	MCP23S17	je einen für Byte-0 und Byte-1
Interrupt	RESET Eingang CPU	
Kommunikation mit den Peripherie Komponenten	SPI 16MHz DAC SPI 4 Mhz MCP23S17, Eingänge/Ausgänge SPI 1MHz ADC SPI 5 MHz EEPROM	Per Software Frequenzen passend steuern.
Erweiterungsslot	SPI Bus für bis zu 6 weitere MCP23S17 nutzbar	Vergeben sind schon die Adressen 0x0 und 0x1. Frei sind noch die Adressen 0x2,...,0x7 für lokale Erweiterungen
Sicherungen	Steuerung	F1: 500mA F
	ADC/DAC, 8 + 8 Digital Out	
	Ausgangsbyte-0	F4: 4.0 - 5,6A T
	Ausgangsbyte-1	F5: 4.0 - 5,6A T
	mit ADC/DAC , 5+8 digital Out	
	Ausgangsbyte-0	F4: 2.0 - 3,15A T
	Ausgangsbyte-1	F5: 4.0 - 5,6A T
Weitere Schutzmaßnahmen	Versorgungsspannungen	Verpolungsschutz, Überspannungsschutz
	Eingangsbytes	Dauerfest Eingangsspannung bis 50V Verpolungsschutz, Überspannungsschutz
	Ausgangsbytes	Kurzschlussfest, Verpolungsschutz, Dauerausgangsspannung bis max 32V Transientenschutz mit P6KE33CA bipolar

9.3 Unterschiede von myT40-PLC zur Originalsteuerung

9.3.1 Terminals für Eingangs- und Ausgangsbytes

Im folgenden sind die wesentlichen Unterschiede der Hardware der myT40-PLC zu meinem Original für die Anschluss-Terminals beschrieben.

Eingangsterminal myT40-PLC

0.0	0.1	0.2	0.3	0.4	0.5	0.6	0.7	0V	0V
Eingangsbyte-0									
1.0	1.1	1.2	1.3	1.4	1.5	1.6	1.7	0V	0V
Eingangsbyte-1									

Beide „0V“-Lemmen von Byte-0 sind unabhängig von „0V“ Byte-1. Sie können intern optional gebrückt werden.

Eingangsterminal Original

0.0	0.1	0.2	0.3	0.4	0.5	0.6	0.7		0V
Eingangsbyte-0									
1.0	1.1	1.2	1.3	1.4	1.5	1.6	1.7		0V
Eingangsbyte-1									

Ausgangsterminal myT40-PLC Variante ohne ADC/DAC 8/8-Ausgangsbits

Ausgangsbyte-0									
0.0	0.1	0.2	0.3	0.4	0.5	0.6	0.7	24V	0V
Ausgangsbyte-1									
1.0	1.1	1.2	1.3	1.4	1.5	1.6	1.7	24V	0V

Beide „0V“-Lemmen von Byte-0 sind unabhängig von „0V“ Byte-1. Sie können intern optional gebrückt werden.

Ausgangsterminal myT40-PLC Variante mit ADC/DAC 5/8-Ausgangsbits

Ausgangsbyte-0									
0.0	0.1	0.2	0.3	0.4	U _{ADC} 0 analog in	U _{ADC} 1 analog in	U _{DAC} 0 analog out	GN DA 0V	U _{DAC} 1 analog out
Ausgangsbyte-1									
1.0	1.1	1.2	1.3	1.4	1.5	1.6	1.7	24V	0V

Ausgangsterminal Original

Ausgangsbyte-0									
0.0	0.1	0.2	0.3	0.4	0.5	U ₀ ADC	U ₁ ADC	U ₁₀ DAC	0V All
Ausgangsbyte-1									
1.0	1.1	1.2	1.3	1.4	1.5	1.6	1.7	24V	0V

9.3.2 Bus-Anschlüsse (PFS)

Für myT40-PLC erfolgt die Kommunikation in der Variante OP-FFC für das Originalgehäuse über zwei 5-polige 180° DIN Buchsen, deren Belegung vom Originalgehäuse bis Version-4 abweicht. Ab Version-5 ist die Belegung der RS-485-Anschlüsse von J7 identisch zum Original.

Die PFS-Variante der OP in beliebigen Gehäusen kann statt DIN-5-pol über Kabel beliebige Steckverbinder nutzen, sinnvollerweise Sub-D. Die linke Buchse führt CAN-1 und RS-485, und die rechte Buchse CAN-1 und CAN-2.




Abbildung 44: Ground für RS485- oder CAN-Bus

Der Busabschluss ist bei myT40-PLC für die beiden CAN-Busse separat schaltbar.

Die RS-485-Schnittstelle ist mit einem permanenten Dioden-Busabschluss ausgestattet. Referenz siehe oben. Alternativ kann SW3 mit 120Ω statt der Dioden verbaut werden. Zwei 720Ω Widerstände sind ebenfalls optional möglich.

Der Schirm der DIN-5-Buchsen ist über je einen Kondensator mit PE verbunden.

J7 Pin-2 kann bei Bedarf GND_CAN oder GND_RS485 führen. Das ist per Jumper JP6 einstellbar.

J28: GND_CAN , J37: GND_RS485 führen dauerhaft die jeweiligen Potentiale.

9.3.3 Extention-Slot

Der optionale Extension-Slot für myT40-PLC benutzt zwar den gleichen Pfostenstecker, jedoch hat die Belegung keine Gemeinsamkeit mit der Original-SPS. Er ist für eigene Erweiterungen vorgesehen, siehe Kapitel 13 auf Seite 77 : Inzwischen gibt es einen Umbau für eine Anpassung einer Lokalen Erweiterung LE-116-XD1 (16 digitale 24V Ausgänge), die an diesen Port mehrfach hintereinander angeschlossen werden kann.

Das bedeutet, ohne Anpassungen dürfen Erweiterungsbausteine des Originals nicht angeschlossen werden, eine Beschädigung der beteiligten Komponenten ist nicht auszuschließen und eine erwartete Funktion garantiert nicht gegeben.

Die Extention-Pins (7) und (11) sind nicht beschaltet. Hier könnte man einzelne nicht benötigte Signale, wie einen der getrennten Interrupts der Eingänge, oder eine andere CS- oder HOLD-Leitung umpatchen.




Abbildung 45: Extension-Slot

9.3.4 Weitere Unterschiede

myT40-PLC wird über einen USB-Anschluss auf dem CPU-Modul programmiert. Dazu wird an der passenden Stelle eine Öffnung in die Oberschale des Originalgehäuses gefräst.

myT40-PLC stellt zwei DAC-Ausgänge 0..10V zur Verfügung. Das Original bietet nur einen DAC-Kanal.

Der myT40-PLC besitzt ein per SPI angebundenes, gesockeltes EEPROM. Das Original benutzt dafür separate von außen steckbare Speicherkarten. Unter deren Abdeckung sind nun die Terminierungen der CAN-Busse der myT40-PLC erreichbar. Optional kann ein EEPROM oder F-RAM im Format SOIC-8 verbaut werden.

In Abbildung Abbildung 45: Extension-Slot erkennt man zwei Positionen für einen PE-Anschluss:

- J45 PE-Flachstecker-Anschluss für Originalgehäuse, hier greift eine Gehäuse-interne PE-Schiene ein mit Kontakt zur Automaten-schiene für die Montage.
- J44/J27 für eine beliebige Verwendung, gedacht für den Anschluss von Flachsteckern 6,3mm.

9.3.5 Kalt/Warmstart-Verhalten bei RESET

Je nach Programmierung kann man ein bestimmtes Verhalten bezüglich der SW-Mode_1/2 und dem RESET erreichen.

Extrakt von main.h

```

/*-----
*Position Schalter PS4-lxx | Position1 | Position2 | Position3 | other Case
* Software Mode Switch | SW_Mode_1=HIGH| SW_Mode_1=HIGH| SW_Mode_1=LOW | SW_Mode_1=LOW
* | SW_Mode_2=LOW | SW_Mode_2=HIGH| SW_Mode_2=HIGH| SW_Mode_2=LOW
* ----- (2x4 Pin Header)
* .....Aktionen.....|.....Reaktionen.....| .....
* -----
* WatchDog Software bites | PowerOff | Reset | Halt | not implemented
* No Reset, Setup only | Stop & Wait | Halt | InitSystem | ...
* | ToRun=>Pos-2 | Reboot | AutoContinue | ..
* -----
* WatchDog Hardware bites | PowerOff | Reset | Reset | not implemented
* Reset goes down to Low | Stop & Wait | Halt | Halt |
* | ToRun=>Pos-2 | Reboot | Reboot |
* -----
* Reset-Taster pressed | PowerOff | Halt Q Reset | Reset | not implemented
* No WatchDog running | Stop & Wait | Loop NOP | Halt |
* | Wait until | ToRun=>Pos-1 | Reboot |
* | ToRun=>Pos-2 | Press Reset |
* -----
* Reset-Taster pressed | PowerOff | Halt Q Reset | Reset | not implemented
* Software WatchDog running | Stop & Wait | Loop NOP | Halt |
* | ToRun=>Pos-2 | ToRun=>Pos-1 | Reboot |
* | Press Reset |
* -----
* Reset-Taster pressed | PowerOff | Reset | Reset | not implemented
* Hardware WatchDog running | Stop & Wait | Halt | Halt |
* | ToRun=>Pos-2 | Reboot | Reboot |
* -----
* Reboot = Cold-Start , AutoContinue = Warm-Start |
* -----*/

```

Die Version PFS kann hier noch eine vierte Variante verarbeiten: beide SW_Mode1/2 auf Low.

9.4 Spannungsversorgung

Im Vollausbau werden verschiedene Spannungsquellen benötigt:

1. CAN-Bus 5V isolierter GND_CAN
2. RS485-Bus 5V isolierter GND_RS485
3. ADC / DAC 15V, 3,3V, 2,5V, isolierter gemeinsamer GNDA, Sternverteilung GNDA und Versorgungsspannungen
4. CPU, Interfaces, EEPROM 3,3V GND an 0V Versorgungsspannung

Die unterschiedlichen Spannungsregler haben minimale und maximale Eingangsspannungen

Bauteil	Uin min /V	Uin max /V	Typ	Uout /V	Verwendung
U46	4,5	42	LC78_05-1.0	5V	CPU
U13	4,75	18	LT1086-33	3,3	EEPROM, Erweiterung, Interfaces: 2* MCP23S17 / 2* ADuM1401 / 2* ISO1050 / ADM2483
U12	18	36	2S7WA-2405-S3RP	5	CAN Bus
U11	18	36	2S7WA-2405-S3RP	5	RS485 Bus
U44	18	36	2S7WB-2415-S3RP	15	Analoge Section f. U37, U45 evt.Absenkung um 0,6V mit D53 für U37
U37	4,75 4,75	18 (15)	LT1086 33 (LD1117 3.3)	3,3	Operationsverstärker mit DAC und ADC
U45	4,5	36	ADR03	2,5	Referenzspannungsquelle für ADC und DAC

U44 stellt die Spannung von 15V für die Analoge-Sektion isoliert bereit. Eine Diode D53 senkt diese Spannung um 0,6V ab, da die maximale Eingangsspannung für den Spannungsregler U37 15V bzw. 18V ist. Für genügend Spielraum sollte der "LT1086 3.3" Verwendung finden. Mit D53 ließe sich noch der "LD1117 3.3" verwenden.

Die bipolare TVS-Diode D51 (1,5KE30CA) begrenzt die Eingangsspannung Ub auf 25,6V. Brakedown bei 28,5V lässt die Sicherung F6 (500mAF) schmelzen. Alle Spannungsregler sind dann von Ub getrennt. Alle Ausgänge der BSP452 werden implizit abgeschaltet.

Damit liegt der Bereich der Eingangsspannung Ub an Terminal J9 (zu J10 OP und weiter zu J19 UP) der Gesamtschaltung zwischen 18V und 25,6V, falls ADC und DAC benötigt werden. Ohne ADC und DAC beträgt die Minimale Versorgungsspannung 9V, inklusive einer gewissen Reserve.

9.5 Spannungsversorgung CPU Teensy 4.0

Die CPU wird über Pin48 (+5V, USB) versorgt, und bezieht über den lokalen steuerbaren Spannungswandler ihren Strom. Zusätzliche Logik sorgt für einen geordneten Ablauf des Boot-Vorgangs. Das Modul in der Schaltung wird über Pin-33 mit 5V_CPU_FINAL gespeist.

9.6 Entkopplung USB von Ub

Es wird empfohlen eine Trennung der USB-Spannungsversorgung des Teensy von der 3,3V Schiene und der PLC-Versorgungsspannung vorzunehmen.

Dazu muss vor dem ersten Einsetzen und vor dem Einlöten der Pin-Leisten eine Leiterbahn zwischen zwei Löt-Jumpfern auf der Teensy-Platine getrennt werden. Siehe pjrc.com/teensy/external_power.html

9.7 Die nicht genutzten Pins und J5 unter der CPU

Das CPU-Modul stellt noch eine Reihe weiterer Signale zur Verfügung, die im myT40 über eine Kontaktleiste zur Verfügung stehen:

9.7.1 CPU-Pin-31 3.3V Power

Der Teensy 4.0 hat einen Spannungsregler, der die 5V VUSB / VIN-Spannung auf 3,3V reduziert und für den Hauptprozessor und die meisten anderen Teile bereitstellt. Zusätzliche Teile der Schaltungen könnten über den 3,3V-Pin versorgt werden. Da das empfohlene Maximum für die externe 3,3V-Nutzung nur 250mA beträgt, habe ich eine eigene 3.3V Versorgung für die Peripherie vorgesehen. Der Pin-31 bleibt ungenutzt, weil 250mA nicht ausreichen.

9.7.2 J5-Pin-4 On / Off (CPU-Pin-19)

Über den On/Off-Pin kann ein spezieller Low-Power-Status gesteuert werden, der die 3,3V-Versorgung abschaltet. Ein Taster soll zwischen *OnOff* und GNDD angeschlossen werden. Hält man den Taster im laufenden Betrieb 4 Sekunden lang gedrückt, wird der Strom abgeschaltet. Wird der Taster im ausgeschalteten Zustand 0,5 Sekunden lang gedrückt, wird die 3,3-V-Stromversorgung wieder eingeschaltet und der Prozessor neu gestartet. Wenn eine Knopfzelle an *VBAT* angeschlossen ist, bleibt der Stromversorgungszustand erhalten, wenn die Hauptstromversorgung unterbrochen wird. Ohne *VBAT* wird der Stromversorgungszustand immer auf 3,3 V zurückgesetzt, auch wenn die Taste On/Off verwendet wurde, um 3,3 V auszuschalten, bevor die VIN/VUSB-Hauptstromversorgung unterbrochen wurde. Mit V5 liegt *OnOff* auch an einem Taster am Platinenrand neben dem CPU-Modul an.

9.7.3 J5-Pin-3 Programm (CPU-Pin-18)

Dieser Anschluss wird verwendet, um den Teensy zu veranlassen, über die USB-Schnittstelle eine neue Programmierung entgegenzunehmen. Gleichbedeutend mit dem Taster auf der Teensy Platine. Mit V5 liegt *PROG* auch an einem Taster am Platinenrand neben dem CPU-Modul an.

9.7.4 J5-Pin-2 GNDD

Dieser Anschluss stellt GNDD (0V) bereit.


9.7.5 J5-Pin-1 3,3V CPU (CPU-Pin-16)

Dieser Anschluss stellt 3,3V vom CPU-Modul bereit, gedacht als Potential für Eingänge, keine Spannungsversorgung, siehe 9.7.1. Der Anschluss bleibt ungenutzt.

9.8 Berechnung Netzwerk digitale Eingänge

Das Netzwerk an jedem digitalen Eingang soll folgende Wirkung haben:

- Schutz vor dauerhafter Überspannung bis 50V (D1 mit R2,D2,D3,D4)
- Schutz vor Transienten (D1)
- Schutz der Leuchtdiode vor negativer Eingangsspannung (D2)
- Ableitung störender Frequenzen (C1)



Für D1 kommt eine TVS-Diode mit $U_R=5V$ zum Einsatz. Ihre U_{BR} liegt zwischen 6,4V (75°C) und 7,0V (25°C).

Üblicherweise kann eine typische „24V“ Spannung auch mal etwas darüber liegen. Ich nehme daher U_0 mit 28V an, womit sichergestellt wird, dass bei nominalen 24V die Diode D1 nicht leitet.

Berechnet wird zunächst für den Grenzfall $U_0=28V$ und $I_F=3mA$ und $U_{BR}=U_{R2}+U_{D2}+U_{D3}+U_{D4}$. Solange $U_0 \sim 24V$ und damit U_{BR} unter 6,4V bleibt fließt faktisch kein Strom durch D1 und daher gilt $I_1=I_F$.

Funktion:

R1 begrenzt den Strom, an ihm fällt der Großteil der Eingangsspannung ab. Der Optokoppler und die LED D3 sollen mit ca. 3mA arbeiten. Der Spannungsabfall an beiden Bauteilen reicht auch bei höherer Eingangsspannung nicht aus, die Durchbruchspannung U_{BR} von D1 zu erreichen. Deswegen sorgen D2 und R2 zusammen mit D3 und D4 in Summe für einen Spannungsabfall von insgesamt 7.0V (6,4V) ab einer Eingangsspannung U_0 von etwa 28V (26V) bei 25°C (75°C).

Mit U_{BR} von 7.0V (6,4V) wird D1 leitend und begrenzt I_F auf 3mA trotz höherer Eingangsspannung als 28V (26V), weil U_{BR} konstant bleibt. Nur der Strom I_Z steigt dann weiter an, ebenso wie die Verlustleistung an R1, die aus diesem Grunde mit 500mW bemessen werden muss.

Gleichzeitig schützt D2 die LED vor negativer Eingangsspannung, C1 beseitigt hochfrequente Anteile und D1 auch kurzzeitige Spannungsspitzen.

9.8.1 Dimensionierung R1 und R2, hier am Beispiel von R8 und R24

$I_F = 3\text{mA} = I_{D95} = I_{D24} = I_{R24}$, Strom durch Dioden, wenn D8, gerade noch nicht leitet und mit $U_0 = 28\text{V}$ am Eingang anstehen.

$U_{D24} = 1,77\text{V}$ (bei 3mA)


Leuchtdiode D24 („SMD-LED 1206K RT LED“ oder „APTD3216LSURCK“)

$U_{UD} = 0,9\text{V}$ bis $1,06\text{V}$ (75°C bis 25°C) Optokoppler U2D

$U_{D95} = 0,54\text{V}$ bis $0,64\text{V}$ (85°C bis 25°C) Verpolungsschutz-Diode D95

$U_{BR} = 6,4\text{V}$ bis $7,0\text{V}$

Durchbruchspannung von D8



Es werden zunächst die Werte für die wärmere Umgebung von 75°C berechnet, wobei die Temperaturdrift der 1%-Widerstände R8 und R24 vernachlässigt wird.

$U_{BR} = 6,4\text{V}$, $I_F = 3\text{mA}$, $U_0 = 28\text{V}$, $U_{FD24} = 1,77\text{V}$, $U_{FD95} = 0,54\text{V}$, $U_{FUD} = 0,9\text{V}$

$R24 = U_{R24}/I_F = (U_{BR} - U_{D24} - U_{UD2D} - U_{D95})/I_F = (6,4\text{V} - 1,77\text{V} - 0,54\text{V} - 0,9\text{V})/3\text{mA} = 1063\ \Omega \rightarrow \text{Normwert } 1\text{K1}$

$R8 = (U_0 - U_{BR})/I_F = (28\text{V} - 6,4\text{V}) / 3\text{mA} = 7200\ \Omega$, gewählter Normwert 6K8

Mit $U_0 = 24\text{V}$ fließt dann ein $I_{Freal} = (U_0 - U_{D24} - U_{UD2D} - U_{D95}) / (R8 + R24) = 24\text{V} / (6800\ \Omega + 1100\ \Omega) = 2,63\text{mA}$

Wird mit diesem I_{Freal} U_{BR} erreicht? $U = (U_{R24} + U_{D24} + U_{UD2D} + U_{D95}) = (R24 \cdot I_{Freal}) + U_{D24} + U_{UD2D} + U_{D95} = 6,31\text{V}$: nein $< U_{BR}$.

Mit $U_0 = 26,1\text{V}$ fließt dann ein I_{Freal} von $2,9\text{mA}$ und U_{BR} mit $6,40\text{V}$, bei 75°C .

Für normale Raumtemperatur 25°C gilt unter Berücksichtigung des anderen Extrems von U_{BR} :

$U_{BR} = 7,0\text{V}$, $I_F = 3\text{mA}$, $U_0 = 28\text{V}$, $U_{FD24} = 1,77\text{V}$, $U_{FD95} = 0,64\text{V}$, $U_{FUD} = 1,06\text{V}$

$R24 = U_{R24}/I_F = (U_{BR} - U_{D24} - U_{UD2D} - U_{D95})/I_F = (7,0\text{V} - 1,77\text{V} - 0,64\text{V} - 1,06\text{V})/3\text{mA} = 1177\ \Omega \rightarrow \text{Normwert } 1\text{K1}$

$R8 = (U_0 - U_{BR})/I_F = (28\text{V} - 7,0\text{V}) / 3\text{mA} = 7000\ \Omega$, gewählter Normwert 6K8

Mit $U_0 = 24\text{V}$ fließt dann ein $I_{Freal} = (U_0 - U_{D24} - U_{UD2D} - U_{D95}) / (R8 + R24) = 24\text{V} / (6800\ \Omega + 1100\ \Omega) = 2,60\text{mA}$

Wird mit diesem I_{Freal} U_{BR} erreicht? $U = (U_{R24} + U_{D24} + U_{UD2D} + U_{D95}) = (R24 \cdot I_{Freal}) + U_{D24} + U_{UD2D} + U_{D95} = 6,33\text{V}$: nein $< U_{BR}$.

Mit $U_0 = 28,8\text{V}$ fließt dann ein I_{Freal} von $3,21\text{mA}$ bei einem U_{BR} mit $7,0\text{V}$.


Damit ist die Dimensionierung von R8 und R24 bestätigt für die Verwendung der gewählten TVS-Diode D8.

Die Belastbarkeit von R8 ist noch zu betrachten, und zwar für den ungünstigeren Fall mit $U_{BR} = 6,4\text{V}$:

Mit $U_0 = 24\text{V}$ ergibt sich ein $P(R8)$ zu 46mW , mit $U_0 = 30\text{V}$ ein $P(R8) = 81\text{mW}$, bei $U_0 = 50\text{V}$ ein $P(R8) = 280\text{mW}$

Daher verwende ich sicherheitshalber hier die Variante $> 250\text{mW}$ für R8, z.B. 500mW .

9.9 Berechnung Netzwerk digitale Ausgänge



Rahmenbedingungen Optokoppler:

$I_F \leq 3\text{mA}$ (abs.max. +/- 50mA), $I_C \leq 3\text{mA}$ (abs.max 50mA), U_{CE} abs.max. 35V, U_{EC} abs.max. 6V

Rahmenbedingungen BSP-452 (Alternativ BTS4141N oder BTS4142N):

V_{CC} abs.max. 40V, U_{in} abs.max -5V..Vcc, I_{in} abs.max 5mA

$R_{IN} = 2k8$ BSP-452 ungefährender Eingangswiderstand

Die Berechnung für belasteten Spannungsteiler aus R93, R141 und R_{in} von U26 ergibt für I_C des Optokopplers:

$I_C = I_{R93} = 2,52\text{mA}$ Optokoppler Collector

$I_{IN} = 1,83\text{mA}$, $U_{IN} = 5,13\text{V}$ BSP-452 Eingang

Die Werte liegen innerhalb der Spezifikation für U26 (BSP-452) und U16 (LTV-844).

Für die Ausgangs-LEDs ergibt sich mit $R_{102} = 7500\text{ Ohm}$ für $I_F = (U_{OUT} - U_{D54} - U_{D106}) / R_{102} = 2,88\text{mA}$ bei 24V. Bei 30V liegt I_F bei 3,6mA.

Hier erkennt man einen Nachteil: Die Ausgangs-LEDs hatten nach Verdrehen der Ausgangs-Blöcke von V1.3.5 nach V2.2, um die Ausgangs-Verkabelung der Prototypen V1 und V2 zwischen UP und OP zu umgehen, hinter den Optokopplern keine Anschlussmöglichkeit mehr und wurden daher direkt an den Ausgängen platziert. Wenn jemand 12V Schalten möchte, sinken Steuerspannung und Steuerstrom etwa auf die Hälfte, aber auch der Strom durch die Ausgangs-LEDs, letzterer auf 1,2mA. Die Helligkeit dürfte nicht mehr ausreichen. Zumindest R102 und Vergleichbare wären dann auf 3900 Ohm zu ändern.

Anmerkung zur ESD/TVS Diode D78 und Vergleichbare:


Für D78 und alle anderen ist auf der Platine nur ein Diodensymbol eingezeichnet. Die sinnvolle CA-Serie der P6KE ist jedoch ein bipolares Bauteil.

Und ja, sowohl BSP-452 als auch BTS4141N haben eine interne Schutzbeschaltung. Man gehe lieber auf Nummer sicher und verwende für den BSP-452 eine bipolare P6KE33CA mit $U_R = 28,2\text{V}$ und U_{BR} zw. 31,4V und 34,7V. Es sei hier erwähnt, dass D78 auch die zugehörige Ausgangs-LED vor zu hoher Spannung schützt.

Wird die Alternative BTS4141N oder BTS4142N eingesetzt, die beide eine höhere Maximalspannung verkraften, dann ist eine P6KE36CA mit U_R bei 30,8V und U_{BR} zwischen 34,2V und 37,8V vertretbar.

9.10 Berechnung Netzwerk Analoge Eingänge

Eingangsschutzbeschaltung der analogen Eingänge.



Ab V2.2 M31 arbeitet die Schaltung mit LM4040-BIM3-2.5, einer Referenzspannungsdiode für 2,5V zum Schutz der analogen Eingänge vor Überspannung und Verpolung.

Der Eingangswiderstand kann in Grenzen angepasst werden, solange das Verhältnis für

$U_{CHx} = 1/4 \cdot U_{AINx}$ beibehalten wird und man Widerstände mit 0,1% und geringer Temperatur-Drift bekommt.

9.11 Hinweis Eingangs-Terminals „0V“

In allen Versionen der Oberplatine (OP) sind die Eingangs-Terminals J1 und J2 auf Pin-9 ebenfalls auf 0V verbunden. Das Original hat hier keinen Anschluss.

9.12 SPI-Serien-Widerstände

Diverse Serien-Widerstände mit 51Ω wurden in SPI-Leitungen nahe der jeweiligen Treiber eingesetzt ($\geq$ Rev 2.5 M34) Eventuell müssen auf längeren Leitungen höhere R-Werte verwendet werden. Überschwinger könnten noch zu hoch sein. Empfohlene Werte liegen zwischen 33Ω und 150Ω .

Alle Serien-Widerstände in den SPI-Leitungen haben das SMD Format 0603 und passen daher auf die i.d.R 0.3mm breiten Leiterbahnen. Ein passendes Gerät zur vergrößerten Darstellung für den Umgang mit diesen Bauteilen sei dringend empfohlen.

Mit Heißluft-Löten und Rasierklinge ist auch die nachträgliche Montage auf den Signalleitungen kein Problem gewesen.

9.13 Bezug DIN-5 Pol -Buchse

Folgende Modelle können eingesetzt werden

Switchcraft	57NC5FX
Hirschmann	MAB 5 SV

10 Software myT40-PLC

10.1 Prinzipieller Programmablauf und Konfiguration

Zugrunde liegt dem Projekt das Programmierparadigma TTC , inspiriert von M.J. du Pont „The Engineering of Reliable Embedded Systems“ 2015. Die Beispiele in diesem Buch sind für den NXP Chip LPC1769 geschrieben, und wurden von mir auf Teensy 4.0/4.1 angepasst und erweitert.


Gemäß dem Zitat Seite XXV : „for non- commercial projects carried out by individuals and hobbyists“ sind die Beispiele aus seinem Buch frei einsetzbar.

Daher ist auch dieses, mein Projekt, wie oben beschrieben, frei verfügbar nach „CC BY-NC-SA“.

Debugging, das sei hier noch einmal gesagt, ist mit den originalen Teensy 4.0/4.1 leider nicht möglich.

Die elektrischen Verbindung und Adressierungen der einzelnen Komponenten auf den Platinen bestimmen die zu verwendende Konfiguration der Microcontroller-Ports. Die Port-Definition ist unten beschrieben.

Prinzipiell lässt sich die Softwarearchitektur vereinfacht wie folgt darstellen:



Es ist keine gute Idee, die Abfrage der Eingangs-Ports, die Behandlung der Zustände und den Programmablauf, sowie das abschließende Setzen der Ausgänge einfach in der Main-Loop durchlaufen zu lassen.

Vielmehr zielt der Einsatz von TTC darauf ab, interruptgesteuert die einzelnen Aufgaben in einer genau zeitlich bemessenen Frequenz und Abfolge überwacht durchführen zu lassen.

Nach der Initialisierung, in Abhängigkeit der vorhandenen Hardware und der für jede Steuerung zugeordneten Aufgabe wird die Tasklist passend initialisiert und die eigentliche Programmlogik in taskSPScontroller.cpp freigeschaltet.

Neben der Interruptquelle für den Scheduler, der pro Millisekunde einen oder mehrere komplette Tasks

abarbeitet, gibt es weitere Interruptquellen: Hardware-Watchdog und Software-Watchdog.

Die jeweiligen Zustände der Steuerung lassen sich im Heartbeat-Task mit den Status-LEDs darstellen. Beliebige weitere Tasks, wie Schaltuhr/-werk, Kettenfunktionsbausteine, Analog in/out, Interrupt gesteuerte Eingänge je Byte sind hier vereinfachend nicht dargestellt.

Ich veröffentliche hier lediglich die Port-Definitionen, die für eine Initialisierung der Hardware und das diese nutzende Programm unabdingbar sind und sehe von der Veröffentlichung meiner eigenen Software erst einmal ab, da noch lange nicht final.

10.1.1 Port-Definition der myT40-PLC

```
#ifndef _PORT_TY40_H
#define _PORT_TY40_H
// #####
// Definition allgemein Hardware
// system_device.h

// Teensy 4.0 Pin-Zuweisungen
#define PIN_SPICS_IO_ 10 // out, Active_Low, SPI-Select MCP23S17 Adresse 0x00 / 0x01
#define PIN_SPICS_EE_ 15 // out, Active_Low, SPI-Select EEPROM 25LCxxx
#define PIN_EE_HOLD_ 14 // out, external pullup, Active_Low, EEPROM 25LC256 HOLD_ Eingang
#define PIN_MODE1_ 2 // in , internal pullup, Active_Low, Run-Mode-1
#define PIN_MODE2_ 3 // in , external pullup, Active_Low, Run-Mode-2
// LED_0 ist verbunden mit Versorgungsspannung Ub=3,3V
#define PIN_LED_1 5 // out, Active_High, LED-1 (High or Low ) ### HeartBeat , WDI, Process Status
#define PIN_LED_2 6 // out, Active_High, LED-2 ( " " ) ### starting Mode-1/2, COM-Status
#define PIN_LED_3 7 // out, Active_High, LED-3 ( " " ) ### Low Battery, other Errors
#define PIN_BATCHKA A7 // analog A7(21), Batterie-Check Analog Eingang A7 Nutzung Analog
#define PIN_INT_A 8 // in, Active_High, Interrupt-Eingang fuer Eingang-MCP23S17-Port-A
#define PIN_INT_B 9 // in, Active_High, Interrupt-Eingang fuer Eingang-MCP23S17-Port-B
#define PIN_RESET_ 4 // in, external pullup, Active_Low, Reset-Eingang primaer
// sekundaer: Ausgang fuer RESET
#define PIN_CAN2_RX 0 // CAN-Bus-2 RX2 (OP Unterseite U6)
#define PIN_CAN2_TX 1 // CAN-Bus-2 TX2
#define PIN_CAN1_RX 23 // CAN-Bus-1 RX1 (OP Oberseite U8)
#define PIN_CAN1_TX 22 // CAN-Bus-1 TX1
#define PIN_UART_RX 16 // UART Interface RX4 (U10)
#define PIN_UART_TX 17 // UART Interface TX4 (U10)
#define PIN_UART_RE_ 18 // out, UART Interface RE_ / DE
#define PIN_SPICS_ADC_ 19 // out, Active_Low, SPI-Select ADC MCP3204
#define PIN_SPICS_DAC_ 20 // out, Active_Low, SPI-Select DAC MCP4922
// Implizit SPI_MOSI 11 // SPI MOSI
// Implizit SPI_MISO 12 // SPI MISO
// Implizit SPI_SCK 13 // SPI Clock

// Batt-Check Threshold
#define BATTCHECKVALMIN 310 // Minimale Spannung fuer Pufferbatterie 1V
// Maximal 3,6V(BAT3V6 LiIo) - 0,515V (D33) = 3,085V

// Chip-Adressen auf Platine
#define ADDR_MCP23S17_IN 0x00 // Adresse des MCP23S17 fuer die Eingaenge
#define ADDR_MCP23S17_OUT 0x01 // Adresse des MCP23S17 fuer die Ausgaenge
// Dazu muss das Register IOCON.HAEN gesetzt sein.
// Byte-Mode IOCON.SEQOP

// EEPROM-Parameter 25LC256
#define EEPROM_SIZE 0x64000000 // EEPROM-Parameter Groesse 32768*8 = 256KB
#define EEPROM_PAGE 0x1000 // EEPROM-Parameter Page-Size 64Byte

// MSB first, LSB last

// CAN-BUS-Parameter
#define CANBUS0_FRQ 125000 // Frequenz auf CAN-Bus-1 125kHz
#define CANBUS1_FRQ 125000 // Frequenz auf CAN-Bus-2 125kHz

// SPI-Parameter
#define SPI_FRQ 1200000 // Frequenz auf SPI-Bus MCP23S17, maximum for ADC : 1.3MHz
#define SPI_MODE 0x00 // SPI-Mode MCP23S17, Mode=0,0 ;25LC256 Mode=0,0

// Analog-Eingang, Spannungsbezug
#define VMAXBAT 3040 // 3.04V = 3040mV bei Litium-Zelle mit 3,6V +1N4007/1N4448 in Reihe

// EEPROM Zugriff blockiert Interrupt-Bearbeitung der MCP23S17, sowie Lese- und Schreibzugriffe,
// solange nicht PIN_EE_HOLD_ gesetzt ist.
// bool ACTIVE_EEPROM = false;

#endif
```

11 Release Notes der Publikation

Das Projekt wurde im August 2023 in „myT40-PLC“ umbenannt, um Namenskonflikte zu vermeiden.

11.1 myT40-PLC

11.1.1 V2.6 M36 Version-4 (PFS) erstmalig publiziert im August 2023

11.1.2 V2.6 M37 Version-4 (PFS) 23.11.2023

2023-11-17: OP: C51 statt 100nF nun Tantal 4µ7 16V, für sauberere Spannung 5V-CPU-final

2023-11-23: OP: C73 100nF neue Baugröße SMD 0603
C75 100nF neue Baugröße SMD 0603
C76, U50, R133 verschoben
GNDD Verlauf optimiert
R133 = 470k für 5 Sekunden, 220k für 2,5 Sekunden

zusätzliche Bauteile:

C95 10µF 10V Tantal, Kondensator an NE555D, soll Transienten bei Schaltvorgängen reduziere

R169 10R (0..100 Ohm) koppelt NE555-Ausgang Q an Q2 (3V3EN.Q2.UP, Potential COLDSTART_3V3INT)
auf OP (5V_CPU) aus und legt ihn an J4-Pin-8 für UP an.

R171 10R (0..100 Ohm) koppelt NE555-Ausgang Q an Q1

2023-11-23: UP: Q2 (IRLML-2244) erhält das NE555-Ausgangssignal über J19-Pin-8 und eine Brücke Br (J34/J36).
R170 10k der obligatorische Gate-Source-Widerstand für Q2
C96 100n filtert HF aus, zusammen mit Br ist Tiefpass möglich, wenn statt 0 Ohm ein kleiner
Widerstand bis 100 Ohm eingesetzt wird, evt. genügt auch schon R169.
C97 100n Eingangskondensator für U13, Spannungsregler 3V3

2023-12-06: UP Ansteuerung Q2 über J34 und J35 mit Brücke wieder entfallen. UP Potentiale umgelegt.

2023-12-15: OP D1-D16 mit Cs verschoben
R163/R165 verlegt
Abstände OV Byte1 zu PE vergrößert
OP PCB-Variante mit 4 Layern , um capacitiv eingekoppelten Signalen einen Rückweg zu ermöglichen.

2023-12-22: OP+UP U40 verlegt auf UP, C99 100nF an RESET-Leitung bei Extension-Slot (Optional)
R50 RESET-PullUp auf UP neben U40 plus neuem C98 100nF
Q2 und R170 jetzt hinter U13 (3,3V Spg.Erzeugung)
Potentiale 5V_CPU, 3V3_INT durchgängig benannt auf UP+OP
Da Q2 von NE555 mit ca 5V zur Abschaltung angesteuert wird, begrenzt D50 auf maximal 3,6V am
Ausgang von U13. Mit dieser Änderung kann die CPU nun aktiv einen Kaltstart in Eigenregie
veranlassen und kann sich selbst den Saft abdrehen, wenn der Interrupt-Eingang für RESET am Teensy-
Pin-6(4) als Ausgang mit OpenCollector auf Low gezogen wird.
Da RESET dauerhaft mit PullUp auf 3,3V gezogen werden muss, ist R50 auf die UP umgezogen.
U40 erreicht jetzt auf der UP RESET und 3,3V aus U13.

11.1.3 V2.6 M38 Version-4 (PFS) 17.01.2024 Pre-Final Prototype, produziert

2024-01-17: OP+UP Neu U51: Ugs-Pegelwandler 5V auf 3,3V für Q2 Gate (Q2 zur Abschaltung 3,3V Interfaces)
(Wahrscheinlich nicht nötig, denn : -12V <= Ugs <= 12V). Es entfällt damit auch D50 (ZenerD 3,6V
SOT23).

Neu R501: R50 als einziger PullUp für RESET auf UP für CPU auf OP über Steckverbindung erschien mir
zu unsicher, daher ein zusätzlicher PullUp R501 auf OP neben Extension-Slot

11.1.4 V3.0 M42 Version-5 (PFS+FFC) 03.08.2024

2024-06-09: OP+UP

- Entfallene Bauteile : R128, R501, C1, U48
- Geänderte Bauteile:
 - U49 Levelshift Version SN74LV1T32
 - R50 und R126 : 220 Ohm
- Zusätzliche Bauteile
 - dritter Pin für J8 als J36, auf UP, mit Gegenstück J34 auf OP für die Durchleitung von 3.3V auf Pull-Up R126 für SW_MODE_2
- Neue Funktionen
 - Hardware Watchdog mit TPS3431 (VSON-8)
 - Vertikale(!) Microswitches am Platinenrand OP für Teensy40 PROG und OnOff
 - SMD Testpoints TP1-4 für LED1 (WDin), 3V3, TR, Q

Es wird für die Oberplatine nur noch die 4-Layer-Variante weiterentwickelt.

Umstellung von KiCad-5.1.7 auf KiCad-7.0.11

11.1.5 V3.2 M43 Version-5 (FFC) 17.05.2026 final version V5

- Neue Funktionen
 - Hardware Watchdog TPS3431
 - Delay für externen Watchdog S-80929CNMC, 18sec
 - Jumper für Watchdog Zeiten 1.6s, 3.6 sec, 11s, 21sec
 - RS485 Anschluss an DIN-5-pol identisch zum Original
 - Bus-Abschluss für RS485/CAN per Jumper wählbar für J7
 - U53 Buffer-Inv für LED D123/R175 auf EN_WD , On wenn EN_WD=Low
 - U54 Buffer-Inv für LED D123/R175 auf TR_U50 , On wenn TR_U50=Low
 - CAN1 mit CAN2 getauscht, um CAN2 auch als RX1/TX1 für OTA via HC-05 nutzen zu können
 - Spannungsüberwachung 3V3 mit U40 und R50 (Reset Pull-Up) von UP auf OP, U40 triggert nicht mehr RESET, sondern TR_U50 (NE555), der die CPU und die Interfaces spannungslos schaltet.
 - Alternative zu ISO1050 ist der ADM3050E, der einen vertauschten Anschluss für TXD und RXD hat. Um für deren eventuelle Verwendung einen Leiterbahnpatch zu ermöglichen, wurden die Endstücke der CAN1RX/CAN2TX vom inneren Layer IN1 auf B-Layer per Via gelegt. Siehe B-Silk-Markierungen "X" bei "*3" unter der Teensy CPU. Das gleiche ist am ISO1050 jeweils für beide Busse möglich.

Umstellung von KiCad5.1.7 auf KiCad7.0.11 und weiter auf KiCad 9.0.4

11.1.6 V3.3 M44 Version-5 25.07.2026 final version V5

- Abstände der Potentiale überall auf 1,1mm erhöht. UP Version-4 wird inkompatibel zu V5
 - J8/J21, J36/J34 neu geteilt und auf mehr Abstand GNDD zu GND_CAN
 - J25/J24 geteilt und zu J33/J47 auf mehr Abstand für GNDD und GNDA
 - RV4, RV5, RV6 Isolierte GND_*-Potentiale mit 46VAC gegen PE abgesichert
- OP:
 - U55 SOIC-8 Alternativer Footprint zu DIL-8 von U9, z.B. auch für FM-25er SPI F-RAM
 - CS für U55 kann durch auftrennen auch separat angesteuert werden (Fädeldraht von anderem ungenutzten CS-Signal).
Damit wären zwei Speicherbausteine ansprechbar, einer in DIL-8 und ein zweiter mit SOIC-8.
 - Es entfallen aus M43 R173 und D52, da eine Kombination mit einer UP <=V4 nicht mehr möglich ist, wegen der Verschiebung der Potentiale an den Verbindungen zwischen OP und UP.
 - Übernahme aller Änderungen als PFS-Version
- UP:
 - Output-LED werden wieder intern vom Optokoppler angesteuert.
Es entfallen aus M43 die Bauteile R102-R109, D106-D113, R110-R117, D114-D121

12 Stückliste Rev3.3 M44 V5, Variante PFS, Vollbestückung

Reference	#	Value	Footprint	Datasheet	Bezug
C100	1	47n	Capacitor_SMD:C_0603	~	https://www.mouser.de/ProductDetail/KEMET/C0805C153K8RACTU?qs=N1pDVoEwhSEBdRtExVr9Dw%3D%3D
C101	1	150n	Capacitor_SMD:C_0603	~	https://www.mouser.de/ProductDetail/Walsin/0805B154K100CT?qs=ZrPdAQfJ6DNb5fmyFs989Q%3D%3D
C102	1	270n	Capacitor_SMD:C_0603	~	https://www.mouser.de/ProductDetail/KEMET/C0805C105J8RACTU?qs=bVy%252B2zX3BtIPanWpdNGpuQ%3D%3D
C106	1	2µ2	Capacitor_SMD:C_1206_3216Metric	https://cdn-reichelt.de/documents/datenblatt/B300/NTS-NTF-SERIAL.pdf	https://www.reichelt.de/de/de/shop/produkt/smd-vielschicht_1206_2_2_f_x7r_10_25_v_125_c-256470
C11,C12,C13,C35	4	10µ 50V	Capacitor_Tantalum_SMD:CP_EIA-7343-31_Kemet-D		https://www.reichelt.de/smd-tantal-10-f-50v-125-c-t491d-10u-50-p206482.html?&trstct=pol_0&nbcb=1
C14	1	22µ 6V3	Capacitor_Tantalum_SMD:CP_EIA-3216-18_Kemet-A		https://www.reichelt.de/smd-tantal-22-f-6-3v-105-c-t520-22u-6-3-p206543.html?&trstct=pol_1&nbcb=1
C16,C17,C49	3	22µ 10V	Capacitor_Tantalum_SMD:CP_EIA-6032-28_Kemet-C	https://cdn-reichelt.de/documents/datenblatt/B300/KEM_T491_DB-EN.pdf	https://www.reichelt.de/smd-tantal-22-f-10v-125-c-t491c-22u-10-p206472.html?&trstct=pol_0&nbcb=1
C18,C70,C71,C73,C75,C96,C103,C104,C105,C107	10	100n	Capacitor_SMD:C_0805	https://www.reichelt.de/index.html?ACTION=7&LA=3&OPEN=0&INDEX=0&FILENAME=B300%2FKEM_COXXX_X7R_DB-EN.pdf,~	https://www.reichelt.de/vielschicht-kerko-100nf-50v-125-c-kem-x7r0805-100n-p207073.html?&trstct=pol_1&nbcb=1,https://www.reichelt.de/vielschicht-kerko-100nf-50v-125-c-kem-x7r1206b100n-p207152.html?&trstct=pol_1&nbcb=1
C19	1	2µ2 16V	Capacitor_Tantalum_SMD:CP_EIA-3216-18_Kemet-A	https://cdn-reichelt.de/documents/datenblatt/B300/KEM_T494_DB-EN.pdf	https://www.reichelt.de/smd-tantal-2-2-f-16v-125-c-t494a-2-2u-16-p206498.html?&trstct=pol_0&nbcb=1
C2,C22,C23,C24,C25,C48,C52,C53,C54,C55,C56,C57,C58,C59,C60,C61,C62,C63,C64,C65,C66,C67,C68,C69,C72,C86,C97,C98,C99,C3,C4,C7,C8,C9,C10,C26,C27,C28,C30,C31,C32,C33,C34,C37,C38,C40,C44,C47,C87,	51	100n 50V	Capacitor_SMD:C_1206_3216Metric		https://www.reichelt.de/vielschicht-kerko-100nf-50v-125-c-kem-x7r1206b100n-p207152.html?&trstct=pol_1&nbcb=1

Reference	#	Value	Footprint	Datasheet	Bezug
C15,C39					
C20,C21	2	2µ2 50V	Capacitor_Tantalum_SMD: CP_EIA-7343-31_Kemet-D		https://www.reichelt.de/smd-tantal-kondensator-2-2-f-50-v-taj-7343-2-2-50-p167031.html?&trstct=pol_3&NBC=1
C29,C76,C95	3	10µ 10V	Capacitor_Tantalum_SMD: CP_EIA-3216-18_Kemet-A	https://www.reichelt.de/index.html?ACTION=7&LA=3&OPEN=0&INDEX=0&FILENAME=A900%2FAVX_TPS_DS.pdf,%7E	https://www.reichelt.de/smd-tantal-kondensator-10-f-10v-tps-3216-10-10-p167046.html?&trstct=pol_0&NBC=1 , https://www.reichelt.de/smd-tantal-kondensator-10-f-10v-tps-3216-10-10-p167046.html?&trstct=pol_1&NBC=1
C36	1	22µ 25V	Capacitor_Tantalum_SMD: CP_EIA-7343-31_Kemet-D		https://www.reichelt.de/smd-tantal-22-f-25v-125-c-t495d-22u-25-p206534.html?&trstct=pol_1&NBC=1 https://www.reichelt.de/smd-tantal-22-f-25v-125-c-t494d-22u-25-p206522.html?&trstct=pol_0&NBC=1
C41,C42	2	100n	Capacitor_THT:C_Rect_L7. 0mm_W2.5mm_P5.00mm		https://www.reichelt.de/folienkondensator-100nf-250v-rm5-mks2-250-100n-p172708.html?&trstct=pol_1&NBC=1
C43,C77	2	100p	Capacitor_SMD:C_0805	~	https://www.reichelt.de/vielschicht-kerko-100pf-50v-125-c-kem-c0g0805-100p-p207035.html?&trstct=pol_1&NBC=1
C45,C46	2	100n 100V	myLib9:C_1206_HandSoldering		https://www.reichelt.de/vielschicht-kerko-100nf-100v-125-c-kem-x7r1206a100n-p207151.html?&trstct=pol_1&NBC=1
C5,C6	2	4n7	Capacitor_THT:C_Rect_L7. 0mm_W2.5mm_P5.00mm		https://www.reichelt.de/keramik-kondensator-500v-4-7n-kerko-500-4-7n-p9340.html?&trstct=pol_1&NBC=1
C50,C51	2	4µ7 16V	Capacitor_Tantalum_SMD: CP_EIA-3216-18_Kemet-A	https://www.reichelt.de/index.html?ACTION=7&LA=3&OPEN=0&INDEX=0&FILENAME=B300%2FKEM_T494_DB-EN.pdf	https://www.reichelt.de/smd-tantal-4-7-f-16v-125-c-t494a-4-7u-16-p206500.html?&trstct=pol_0&NBC=1
C74	1	10n	Capacitor_SMD:C_1206_3 216Metric	~	https://www.reichelt.de/vielschicht-kerko-1206-10-nf-10-x7r-50-v-125-c-kem-x7r1206b10n-p207144.html?&trstct=pol_3&NBC=1
C78,C79	2	2,2pF	Capacitor_SMD:C_0805	~	https://www.reichelt.de/smd-vielschicht-0805-2-2-pf-cog--0-25pf-50v-125-c-npo-g0805-2-2p-p13515.html?&trstct=pol_2&NBC=1
C80,C81,C82,C83,C84,C85,C88,C89	8	100n 50V	Capacitor_SMD:C_0805	https://www.reichelt.de/index.html?ACTION=7&LA=3&OPEN=0&INDEX=0&FILENAME=B300%2FKEM_C0XXX_X7R_DB-EN.pdf	https://www.reichelt.de/vielschicht-kerko-100nf-50v-125-c-kem-x7r0805-100n-p207073.html?&trstct=pol_1&NBC=1
C90,C91,C92,C93	4	220n 250V	myLib9:C_1812	~	https://www.mouser.de/ProductDetail/KEMET/C1812C224KARACTU?qs=yb5u%2FZTDO8t0HeaPboTI3w%3D%3D

Reference	#	Value	Footprint	Datasheet	Bezug
C94	1	220p 50V	Capacitor_SMD:C_1206_3216Metric		https://www.reichelt.de/smd-vielschicht-keramikkondensator-220p-5--npog1206-220p-p31890.html?&trstct=pol_2&nbcb=1
D1,D2,D3,D4,D5,D6,D7,D8,D9,D10,D11,D12,D13,D14,D15,D16	16	P6SMB 5,0CA SMD	myLib9:DO-214AA_man	https://cdn-reichelt.de/documents/datenblatt/A400/SMBJ_LITTELFUSE_DATASHEET.pdf	https://www.reichelt.de/tvs-diode-bidirectional-5-v-600-w-do-214aa-smb-p6smb-5-0ca-smd-p204337.html?&trstct=pos_0&nbcb=1
D104,D105	2	SK86	Diode_SMD:D_SMC	https://cdn-reichelt.de/documents/datenblatt/A400/SK82-810_GER-ENG_TDS.pdf	https://www.reichelt.de/schottkydiode-60-v-8-a-do-214ab-sk-86-dio-p216773.html?&trstct=pol_3&nbcb=1
D17,D18,D19,D20,D21,D22,D23,D24,D25,D26,D27,D28,D29,D30,D31,D32,D38,D39,D40,D41,D122,D123,D54,D55,D56,D57,D58,D59,D60,D61,D62,D63,D64,D65,D66,D67,D68,D69	38	APTD3216	LED_1206_3216	https://www.mouser.de/ProductDetail/Kingbright/APTD3216LSURCK?qs=AQIKX63v8RsLPrrQ1%252BPtxg%3D%3D	https://www.mouser.de/ProductDetail/Kingbright/APTD3216LSURCK?qs=AQIKX63v8RsLPrrQ1%252BPtxg==
D34,D35,D36	3	SZNUP2105LT1G	SOT-23	https://www.mouser.de/datasheet/2/308/1/NUP2105L_D-2319421.pdf	https://www.mouser.de/ProductDetail/onsemi/SZNUP2105LT1G?qs=PJJcWtbOkNWqqZbXH80dfQ%3D%3D
D37,D49,D88,D89,D90,D91,D92,D93,D94,D95,D96,D97,D98,D99,D100,D101,D102,D103,D106,D107,D108,D109,D110,D111,D112,D113,D114,D115,D116,D117,D118,D119,D120,D121,D33	35	1N4448W7F DII	Diode_SMD:D_SOD-123	http://www.vishay.com/docs/88503/1n4001.pdf , https://cdn-reichelt.de/documents/datenblatt/A400/1N4448W_ENG_TDS.pdf	https://www.reichelt.de/gleichrichterdiode-75-v-0-5-a-sod-123-1n-4448w7f-dii-p219387.html?search=1N4448
D42,D43	2	P6SMB 5,0CA	DO-214AA		https://www.reichelt.de/tvs-diode-bidirectional-5-v-600-w-do-214aa-smb-p6smb-5-0ca-smd-p204337.html?&trstct=pos_0&nbcb=1
D44,D45,D46,D47	4	BAT 46	Diode_THT:D_DO-35_SOD_27_P2.54mm_Vertical_KathodeUp		https://www.reichelt.de/kleinsignal-schottky-diode-100-v-150-ma-do-35-bat-46-p4853.html?search=BAT+46
D48	1	MBRS 1100 SMD	DO-214AA		https://www.reichelt.de/schottkydiode-100-v-1-a-do-214aa-mbrs-1100-smd-p41974.html?&trstct=pos_8&nbcb=1
D50	1	RB751V40T1G	Diode_SMD:D_SOD-323	https://www.onsemi.com/download/data-	https://www.mouser.de/ProductDetail/onsemi/NSVRB751V40T1G?

Reference	#	Value	Footprint	Datasheet	Bezug
				sheet/pdf/rb751v40t1-d.pdf	qs=dbuNSGnowt2jW1ha4241mA%3D%3D
D51	1	1.5KE27CA	Diode_THT:D_DO-201_P12 .70mm_Horizontal		https://www.reichelt.de/tvs-diode-bidirektional-30-v-1500-w-do-201-1-5ke30ca-tsc-p278107.html?&trstct=pos_0&nbcb=1
D53	1	1N4007 SMD	SOD123	http://www.vishay.com/docs/88503/1n4001.pdf	https://www.reichelt.de/gleichrichterdiode-1000-v-1-a-do-41-1n-4007-p1729.html?search=1N4007
D70,D71,D72,D73,D74,D75, D76,D77,D78,D79,D80,D81, D82,D83,D84,D85,D86,D87	18	P6KE33CA	Diode_THT:D_DO-15_P5.0 8mm_Vertical_KathodeUp		https://www.reichelt.de/tvs-diode-bidirectional-33-v-600-w-do-204ac-do-15-p6ke-33ca-p42020.html?search=P6KE+33CA
F1	1	500mA F	Fuse:Fuseholder_Clip-5x20mm_Littelfuse_111_Inline _P20.00x5.00mm_D1.05m m_Horizontal	https://www.conrad.de/de/p/eska-120-800h-sicherungs-haltefeder-passend-fuer-feinsicherung-5-x-20-mm-6-3-a-250-v-ac-1-st-533920.html	https://www.reichelt.de/sicherungshalter-fuer-5-x-20-mm-10-a-litt-04450001n-p242453.html?&trstct=pos_8&nbcb=1
F2,F3,F6	3	50mA	Resistor_SMD:R_1210_32 25Metric	https://www.reichelt.de/index.html?ACTION=7&LA=3&OPEN=0&INDEX=0&FILENAME=C400%2FESKA-RUECKSTELLEND-SICHERUNGEN.pdf	https://www.reichelt.de/ptc-sicherung-smd-1210-60v-50ma-rueckstellend-ptc-fsmd0051210-p279326.html?&trstct=pol_0&nbcb=1
F4,F5	2	5,6AT	Socket_Kleinst-F		https://www.reichelt.de/sicherungshalter-fuer-kleinstsicherungen-pl-166600-p17544.html?search=sicherungshalter+kleinst
F7	1	100mA	Resistor_SMD:R_1210_32 25Metric	https://www.reichelt.de/index.html?ACTION=7&LA=3&OPEN=0&INDEX=0&FILENAME=C400%2FESKA-RUECKSTELLEND-SICHERUNGEN.pdf	https://www.reichelt.de/ptc-sicherung-smd-1210-60v-100ma-rueckstellend-ptc-fsmd0101210-p279329.html?&trstct=pol_1&nbcb=1
J1,J2,J16,J17	4	MSTBVA-2.5-10-5.08	TerminalBlock_Phoenix_M ~ STBVA-2.5-10-5.08_1x10_P5.08mm_Hori zontal		https://www.mouser.de/ProductDetail/Phoenix-Contact/1924389?qs=%2Fha2pyFadujHdoqdfOFIJ8rSuaf%2FUctvuFzXITdIJZ0%3D
J10,J13	2	01x03_fem	Connector_PinSocket_2.54 ~ mm:PinSocket_1x03_P2.5 4mm_Vertical		https://www.reichelt.de/buchsenleiste-2-54mm-1x3-gerade-bkl-10120945-p266670.html?&trstct=pol_0&nbcb=1,https://www.reichelt.de/buchsenleiste-2-54mm-1x3-gerade-bkl-10120945-p266670.html?&trstct=pol_3&nbcb=1
J11	1	01x02_fem	Connector_PinSocket_2.54 ~		https://www.reichelt.de/buchsenleiste-2-54mm-1x2-gerade-bkl-10120944-

Reference	#	Value	Footprint	Datasheet	Bezug
			mm:PinSocket_1x02_P2.5 4mm_Vertical		p266669.html?&trstct=vrt_pdn&nbc=1
J12,J14	2	01x15_fem	Connector_PinSocket_2.54 ~ mm:PinSocket_1x15_P2.5 4mm_Vertical		https://www.reichelt.de/platinensteckverbinder-gerade-weiss-10-polig-ps-25-10g-ws-p14824.html?&trstct=vrt_pdn&nbc=1
J18	1	01x03_Male	Connector_PinHeader_2.5 ~ 4mm:PinHeader_1x03_P2. 54mm_Vertical		https://www.reichelt.de/stiftleiste-3-pol-gerade-rm-2-54-mpe-089-1-003-p225881.html?&trstct=vrt_pdn&nbc=1
J19	1	01x08_Male	Connector_PinHeader_2.5 ~ 4mm:PinHeader_1x08_P2. 54mm_Vertical		https://www.reichelt.de/stiftleiste-8-pol-gerade-rm-2-54-mpe-089-1-008-p225883.html?&trstct=vrt_pdn&nbc=1
J20	1	01x02_Male	Connector_PinHeader_2.5 ~ 4mm:PinHeader_1x02_P2. 54mm_Vertical		https://www.reichelt.de/stiftleiste-8-pol-gerade-rm-2-54-mpe-089-1-008-p225883.html?&trstct=vrt_pdn&nbc=1
J21	1	02x02_Male	Connector_PinHeader_2.5 ~ 4mm:PinHeader_2x02_P2. 54mm_Vertical		https://www.reichelt.de/stiftleiste-8-pol-gerade-rm-2-54-mpe-089-1-008-p225883.html?&trstct=vrt_pdn&nbc=1
J22,J23	2	opt. Connector	TerminalBlock_Phoenix_M ~ STBVA-2.5-10- 5.08_1x10_P5.08mm_Hori zontal		opt.: https://www.phoenixcontact.com/en-pc/products/printed-circuit-board-connector-mstba-25-10-g-508-1757323
J24	1	01x05_Male	Connector_PinHeader_2.5 ~ 4mm:PinHeader_1x05_P2. 54mm_Vertical		https://www.reichelt.de/stiftleiste-5-pol-gerade-rm-2-54-mpe-089-1-005-p225882.html?&trstct=vrt_pdn&nbc=1
J25	1	01x05_fem	Connector_PinSocket_2.54 ~ mm:PinSocket_1x05_P2.5 4mm_Vertical		https://www.reichelt.de/buchsenleiste-2-54mm-1x5-gerade-bkl-10120947-p266672.html?&trstct=pol_2&nbc=1
J26	1	01x04_Male	Connector_PinHeader_2.5 ~ 4mm:PinHeader_1x04_P2. 54mm_Vertical		
J3	1	Conn_02x04_Odd _Even	Connector_PinHeader_2.5 ~ 4mm:PinHeader_2x04_P2. 54mm_Vertical		

Reference	#	Value	Footprint	Datasheet	Bezug
J34	1	01x01_Male	Connector_PinHeader_2.54mm:PinHeader_1x01_P2.54mm_Vertical	~	
J36	1	01x01_fem	Connector_PinSocket_2.54mm:PinSocket_1x01_P2.54mm_Vertical	~	https://www.reichelt.de/buchsenleiste-2-54mm-1x4-gerade-bkl-10120946-p266671.html?&trstct=pol_1&nbc=1
J4	1	01x08_fem	Connector_PinSocket_2.54mm:PinSocket_1x08_P2.54mm_Vertical	~	https://www.reichelt.de/buchsenleiste-2-54mm-1x8-gerade-bkl-10120949-p266674.html?&trstct=pol_4&nbc=1
J40	1	Extention	Connector_PinHeader_2.54mm:PinHeader_2x12_P2.54mm_Vertical	~	https://www.mouser.de/ProductDetail/Samtec/ZW-12-14-F-D-980-118?qs=%2Fha2pyFaduhlYuYg6YaAaAcMwJtESH4fCl8JriUKwzHt8L%252BXamJdnHdjZ7pdPR6
J49,J50	2	01x15 Male zu OP	Connector_PinHeader_2.54mm:PinHeader_1x15_P2.54mm_Vertical	~	
J5,J15	2	01x04_fem	Connector_PinSocket_2.54mm:PinSocket_1x04_P2.54mm_Vertical	~	https://www.reichelt.de/buchsenleiste-2-54mm-1x4-gerade-bkl-10120946-p266671.html?&trstct=pol_1&nbc=1 , https://www.reichelt.de/buchsenleiste-2-54mm-1x4-gerade-bkl-10120946-p266671.html?&trstct=pol_4&nbc=1
J6,J7	2	DIN-5	DIN-5-180	Werner Elektronik	https://www.ebay.de/itm/132535527872
J8	1	02x02_fem	Connector_PinSocket_2.54mm:PinSocket_2x02_P2.54mm_Vertical	~	https://www.reichelt.de/buchsenleiste-2-54mm-1x2-gerade-bkl-10120944-p266669.html?&trstct=vrt_pdn&nbc=1
J9	1	Ub 0V PE	TerminalBlock_Phoenix_MKDS-1,5-3-5.08_1x03_P5.08mm_Horizontal	F:\Daten\ProgrammData\KiCad-Projects\datasheet\PhoenixContact_1715857_02_MKDS-1-5-3-5-08-BD-1-3_FAM.pdf	https://www.reichelt.de/anschlussklemme-3-pol-rm-5-08-mm-90-lakl-1-5-3-5-08-p169872.html?search=1729131
JP1	1	WP_	Connector_PinHeader_2.54mm:PinHeader_1x03_P2.54mm_Vertical	~	https://www.reichelt.de/stiftleiste-3-pol-gerade-rm-2-54-mpe-089-1-003-p225881.html?&trstct=vrt_pdn&nbc=1

Reference	#	Value	Footprint	Datasheet	Bezug
JP2	1	Jumper_NC_Small	Connector_PinHeader_2.54mm:PinHeader_2x01_P2.54mm_Vertical_SMD	https://cdn-reichelt.de/documents/datenblatt/C140/152-3.pdf	https://www.reichelt.de/2x10pol-smd-stiftleiste-gerade-rm-2-00-sl-2x10g-smd2-00-p51716.html?&trstct=pol_2&nbc=1
JP3	1	jumper field	SAMTEC_TMMH-103-01-G-DV-A_PinHeader-02x03-SMD, RM2,0mm		https://www.reichelt.de/de/de/shop/produkt/2x20pol_-smd-stiftleiste_gerade_rm_2_00-51719
JP6	1	GND-DEF-J7	Connector_PinHeader_2.00mm:PinHeader_1x03_P2.00mm_Vertical	~	https://www.reichelt.de/de/de/shop/produkt/stiftleiste_1_27mm_1x3_gerade-262729
L1	1	PIS2812-271M-04	L_7.3x7.3_H3.5_handsolde red	https://www.reichelt.de/index.html?ACTION=7&LA=3&OPEN=0&INDEX=0&FILENAME=B400%2FPIS2812.pdf	https://www.reichelt.de/index.html?ACTION=446&LA=0&nbc=1&q=pis2812-271m-04
L2	1	47µH	Inductor_SMD:L_1210_3225Metric		https://www.reichelt.de/chip-induktivitaet-1210f-47-h-l-1210f-47--p138578.html?&trstct=pol_3&nbc=1
L3	1	L-1812AF 330µ100mA	Inductor_SMD:L_1812_4532Metric	https://www.reichelt.de/index.html?ACTION=7&LA=3&OPEN=0&INDEX=0&FILENAME=B400%2FDS_1812AF-1.pdf	https://www.reichelt.de/chip-induktivitaet-1812af-330-h-l-1812af-330--p138596.html?&trstct=pol_0&nbc=1
P1,P2	2	1,0K lin	Trimmer_Vishay_T7YA		https://www.reichelt.de/praezisionspotentiometer-trimmer-liegend-1-0-kohm-6-6-mm-75h-1-0k-p3475.html?&trstct=pol_2&nbc=1
Q1,Q2	2	IRLML 2244	Package_TO_SOT_SMD:SO T-23	https://www.reichelt.de/index.html?ACTION=7&LA=3&OPEN=0&INDEX=0&FILENAME=A200%2FDS_IRLML2244-IR.pdf	https://www.reichelt.de/mosfet-p-ch-20v-4-3a-1-3w-sot-23-irlml-2244-p132143.html?&trstct=pol_8&nbc=1
R1,R2,R3,R4,R5,R6,R7,R8,R9,R10,R11,R12,R13,R14,R15,R16	16	6k8 500mW	Resistor_SMD:R_1206_3216Metric	ESR18EZPF6801	https://www.mouser.de/ProductDetail/ROHM-Semiconductor/ESR18EZPF6801?qs=sGAEpiMZZMvdGkrng054t621aZ%2Fa1rARbQSjyEWjpLndAmxcl%252Bv65Q%3D%3D
R121,R122	2	3k0 0,1%	Resistor_THT:R_Axial_DIN_0207_L6.3mm_D2.5mm_P2.54mm_Vertical	~	https://www.mouser.de/ProductDetail/TE-Connectivity-Holsworthy/H83K0BYA/?qs=sGAEpiMZZMsPqMdJzcrNwmqCbm4q8Q%252BC24lgqxiMTaA%3D
R124,R170	2	10k	Resistor_SMD:R_0805	~	
R125,R127	2	30k 0,1%	Resistor_SMD:R_1206_3216Metric	~	https://www.reichelt.de/smd-widerstand-1206-30-kohm-125-mw-0-1--spr-1206-30-0k-p123445.html?&trstct=pol_1&nbc=1

Reference	#	Value	Footprint	Datasheet	Bezug
R128	1	47k	Resistor_SMD:R_0805	~	
R129,R130	2	90k 0,1%	Resistor_SMD:R_1206_32 16Metric	https://www.vishay.com/doc?28700	https://www.mouser.de/ProductDetail/Vishay-Beyschlag/MCA12060D9002BP500?qs=sGAEpiMZZMvdGkrng054tylseMa3ZBi%2FrBJr%252BYHQ8Uk%3D
R131,R132,R150,R151,R152 ,R153,R154,R155,R156,R15 7,R158,R159,R160,R161,R1 62	15	51	Resistor_SMD:R_0603_16 08Metric		
R133	1	220k	Resistor_SMD:R_1206_32 16Metric	~	
R163,R165,R169,R171	4	10	Resistor_SMD:R_0603_16 08Metric	~	
R17,R18,R19,R20,R21,R22, R23,R24,R25,R26,R27,R28, R29,R30,R31,R32	16	1k1	Resistor_SMD:R_1206_32 16Metric		https://www.reichelt.de/smd-widerstand-1206-1-2-kohm-250-mw-1--wal-wr12x1201ftl-p346655.html?&trstct=pol_0&nbc=1
R172	1	1k	myLib9:R_1206_vertical	~	
R175	1	3k3	Resistor_SMD:R_0805_20 12Metric	SMD 1206 1/4W 1,6K 5%	https://www.reichelt.de/smd-widerstand-1206-1-6-kohm-250-mw-5--smd-1-4w-1-6k-p18236.html?&trstct=pol_0&nbc=1
R176	1	10k (opt.)	Resistor_SMD:R_0603_16 08Metric	SMD 1206 1/4W 1,6K 5%	https://www.reichelt.de/smd-widerstand-1206-1-6-kohm-250-mw-5--smd-1-4w-1-6k-p18236.html?&trstct=pol_0&nbc=1
R33,R34,R35,R36,R37,R38, R39,R40,R41,R42,R43,R44, R45,R46,R47,R48	16	3k3	Resistor_SMD:R_1206_32 16Metric		https://www.reichelt.de/widerstand-metallschicht-3-30-kohm-0207-0-6-w-1--metall-3-30k-p11693.html?&trstct=pol_0&nbc=1
R49,R52,R61,R67,R118,R11 9, R62,R68	8	10k	Resistor_SMD:R_1206_32 16Metric	~	https://www.reichelt.de/smd-widerstand-1206-10-kohm-250-mw-1--vis-crcw120610k-p238102.html?&trstct=pol_2&nbc=1
R50,R126	2	220	Resistor_SMD:R_0805		https://www.reichelt.de/smd-widerstand-1206-10-kohm-250-mw-1--vis-crcw120610k-p238102.html?&trstct=pol_2&nbc=1
R51,R123	2	680k	Resistor_SMD:R_1206_32 16Metric		

Reference	#	Value	Footprint	Datasheet	Bezug
R53,R54,R55,R56,R57,R58, R59,R60, R164,R166,R167,R168	12	120	Resistor_SMD:R_1206_32 16Metric	SMD 1206 1/4W 120 1%	https://www.reichelt.de/smd-widerstand-1206-120-ohm-250-mw-1--rnd-1206-1-120-p183350.html?&trstct=pol_0&nbc=1
R63,R64,R65,R66,R70,R71, R72,R73,R74,R75,R76,R77, R78,R79,R80,R81,R82,R83, R84,R85,R174	21	1650	Resistor_SMD:R_1206_32 16Metric	SMD 1206 1/4W 1,6K 5%	https://www.reichelt.de/smd-widerstand-1206-1-6-kohm-250-mw-5--smd-1-4w-1-6k-p18236.html?&trstct=pol_0&nbc=1
R69,R120	2	1k 0,1%	Resistor_THT:R_Axial_DIN ~ 0207_L6.3mm_D2.5mm_P 2.54mm_Vertical		https://www.reichelt.de/widerstand-metallschicht-1-0-kohm-axial-250-mw-0-1--irc-r5dlf1k0bb-p237466.html?&trstct=pol_3&nbc=1
R86,R87,R88,R89,R90,R91, R92,R93,R94,R95,R96,R97, R98,R99,R100,R101,R102,R 103,R104,R105,R106,R107, R108,R109,R110,R111,R112 ,R113,R114,R115,R116,R11 7,R134,R135,R136,R137,R1 38,R139,R140,R141,R142,R 143,R144,R145,R146,R147, R148,R149	48	7k5	Resistor_SMD:R_1206_32 16Metric		
RV1,RV2,RV3	3	31VDC	Resistor_SMD:R_1210_32 25Metric	https://www.reichelt.de/index.html?ACTION=7&LA=3&OPEN=0&INDEX=0&FILENAME=B300%2FMCEPCOS_SMD-VARISTOREN_EN.pdf	https://www.reichelt.de/smd-varistor-1206-25-v-epc-b72520t0250-p240011.html?&trstct=pol_6&nbc=1
SW1,SW2	2	SW_DIP_x02	Button_Switch_THT:SW_DI P_SPSTx02_Slide_6.7x6.64 mm_W7.62mm_P2.54mm _LowProfile	https://www.reichelt.de/dip-schalter-liegend-2-polig-nt-02-p36464.html?&trstct=pol_6&nbc=1	https://www.reichelt.de/dip-schalter-liegend-2-polig-nt-02-p36464.html?&trstct=pol_6&nbc=1
SW3	1	GDS0204	Button_Switch_THT:SW_DI P_SPSTx02_Slide_6.7x6.64 mm_W7.62mm_P2.54mm _LowProfile	https://eu.mouser.com/datasheet/2/418/NG_CD_1825006_R-678889.pdf	https://eu.mouser.com/ProductDetail/TE-Connectivity-PB/GDS0204?qs=W6FIH8d5%2F%2F0xcDloBknPEQ%3D%3D
SW4, SW5	2	OnOff, Prog	switch-tactil_OMRON_B3U-3000P	~	https://eu.mouser.com/ProductDetail/Omron-Electronics/B3U-3000P?qs=AO7BQMcsEu4un9I7hS23xg%3D%3D

Reference	#	Value	Footprint	Datasheet	Bezug
TP3, TP4, TP5	3	Q, WDI, GNDD	Connector_PinHeader_2.0 ~ 0mm:PinHeader_1x01_P2. 00mm_Vertical		
U1,U2,U3,U4,U15,U16,U17, U18	8	LTV-844	DIP-16_W7.62mm_cut		https://www.reichelt.de/4-fach-optokoppler-ac-5kv-35v-50ma-20-300-dip-16-ltv-844-p96808.html?&trstct=pos_0&nb=1
U10	1	ADM2483xRW	SOIC-16W_7.5x10.3mm_Pi tch1.27mm_handsoldered	https://www.analog.com/media/en/technical-documentation/data-sheets/adm2483.pdf	https://www.mouser.de/ProductDetail/Analog-Devices/ADM2483BRWZ?qs=BpaRKvA4VqH5Kim10agOlw%3D%3D
U11,U12	2	2S7WA_2405_S3R P	myLib9:SIP-7_2S7WA	F:\Daten\ProgrammData\KiCad- Projects\datasheet\2S7WA_3RP_DS_EN.pdf	https://www.reichelt.de/dc-dc-wandler-2-w-5-v-sil-7-2s7wa-2405s3rp-p242953.html?&trstct=pol_3&nb=1
U13,U37	2	LT1086 3.3	Package_TO_SOT_THT:TO- 220-3_Vertical	http://www.st.com/st-web-ui/static/active/en/resource/technical/document/datasheet/CD00000544.pdf	https://www.reichelt.de/lido-spannungsregler-fix-3-3-v-1-5-a-to-220-3-lm-1086-ct-3-3-p187589.html?&trstct=pol_5&nb=1
U19,U20,U21,U22,U23,U24 ,U25,U26,U27,U28,U29,U30,U31,U32,U33,U34	16	BSP-452	Package_TO_SOT_SMD:SO T-223		https://www.reichelt.de/analog-schalter-ic-1-kanal-pg-sot-223-bsp-452-smd-p41420.html?search=BSP-452
U35,U39	2	ADuM1401xRW	SOIC-16W_7.5x10.3mm_Pi tch1.27mm_handsoldered	https://www.analog.com/media/en/technical-documentation/data-sheets/ADUM1400_1401_1402.pdf	https://www.reichelt.de/digitaler-isolator-4-kanal-so-16-adum-1401-crwz-p185568.html?&trstct=pos_2&nb=1
U36	1	MCP3204	DIL-14-SMD	http://ww1.microchip.com/downloads/en/DeviceDoc/21298c.pdf	https://www.reichelt.de/12-bit-serieller-a-d-wandler-4-kanal-2-7v-spi-dip-14-mcp-3204-ci-p-p90076.html?search=MCP3204
U38	1	MCP4922	Package_DIP:DIP-14_W7.6 2mm_Socket_LongPads	http://ww1.microchip.com/downloads/en/devicedoc/21897a.pdf	https://www.reichelt.de/d-a-wandler-12-bit-2-kanal-spi-2-7--5-5-v-dip-14-mcp-4922-e-p-p90090.html?search=MCP4922
U40	1	ADM-803S	Package_TO_SOT_SMD:SO T-23	https://www.analog.com/media/en/technical-documentation/data-sheets/ADM803_809_810.pdf	https://www.mouser.de/ProductDetail/Analog-Devices/ADM803SAKSZ-REEL?qs=BpaRKvA4VqGi4JmhyG9IWA%3D%3D
U41	1	LT 1078	Package_DIP:DIP-8_W7.62 mm_Socket	https://www.reichelt.de/operationsverstaerker-2-4-fach-dip-8-lt-1078-cn8-p10888.html?&trstct=pol_3&nb=1	https://www.reichelt.de/operationsverstaerker-2-4-fach-dip-8-lt-1078-cn8-p10888.html?&trstct=pol_3&nb=1
U42,U43	2	LM4040 AIM3-2.5	SOT-23	http://www.ti.com/lit/ds/symlink/lm4040-n.pdf	https://www.reichelt.de/shunt-spannungsreferenz-fest-10-0-v-1-0-sot-23-3-lm-4040-dim3-10-p187746.html?&trstct=pos_1&nb=1
U44	1	2S7WB_2415S3RP	SIP-7_2S7WA	F:\Daten\ProgrammData\KiCad-	https://www.reichelt.de/dc-dc-wandler-2-w-5-v-sil-7-2s7wa-2405s3rp-

Reference	#	Value	Footprint	Datasheet	Bezug
				Projects\datasheet\2S7WA_3RP_DS_EN.pdf	p242953.html?&trstct=pol_3&NBC=1
U45	1	ADR03ARZ	Package_SO:SOIC-8_3.9x4.9mm_P1.27mm	https://www.analog.com/media/en/technical-documentation/data-sheets/ADR4520_4525_4530_4533_4540_4550.pdf	https://www.reichelt.de/spannungsreferenz-fest-2-5-v-3-ppm-c-so-8-adr-03-arz-p185546.html?search=ADR03ARZ
U46	1	LCN78_05-1.0	myLib9:SIP-3-LC78	https://cdn-reichelt.de/documents/datenblatt/D400/LME78_10_DS_EN.pdf	https://www.reichelt.de/dc-dc-wandler-5-w-5-v-1000-ma-to-220-lme78-05-1-0-p242853.html?&trstct=pol_7&NBC=1
U47	1	ADM-809Z	myLib9:SOT-23	https://www.analog.com/media/en/technical-documentation/data-sheets/ADM803_809_810.pdf	https://www.mouser.de/ProductDetail/Analog-Devices/ADM809ZARTZ-REEL7?qs=sGAEpiMZZMsjji7B1kCaqZhu1wa16fpwpWySOz9g7II%3D
U48	1	TPS3431	myLib9:VSON-8_EP_2.8x2.8_Pitch0.65mm	https://www.ti.com/lit/ds/symlink/tps3431-q1.pdf?ts=1724652374995&ref_url=https%253A%252F%252Fwww.ti.com%252Fproduct%252FTPS3431-Q1	https://eu.mouser.com/ProductDetail/Texas-Instruments/TPS3431SDRBR?qs=w%2Fv1CP2dgqr73oCnz11srA%3D%3D
U49	1	SN74LV1T32	Package_TO_SOT_SMD:SO T-23-5	http://www.ti.com/lit/sg/scyt129e/scyt129e.pdf	https://eu.mouser.com/ProductDetail/Texas-Instruments/SN74LV1T32DBVRG4?qs=vdi0iO8H4N3PxPbXDpMYbg%3D%3D
U5,U14	2	MCP23S17	Package_DIP:DIP-28_W7.62mm	http://ww1.microchip.com/downloads/en/DeviceDoc/20001952C.pdf	https://www.reichelt.de/bus-controller-push-pull-s-dil-28-mcp-23s17-e-sp-90047.html?search=MCP23S17
U50	1	NE555DRG4	Package_SO:SOIC-8_3.9x4.9mm_P1.27mm	http://www.ti.com/lit/ds/symlink/ne555.pdf	????
U51	1	SN74LV1T08	Package_TO_SOT_SMD:SO T-23-5	http://www.ti.com/lit/sg/scyt129e/scyt129e.pdf	https://www.mouser.de/ProductDetail/Texas-Instruments/SN74LV1T08DBVRG4?qs=vdi0iO8H4N0dPmKI30OCjQ%3D%3D
U52	1	S-80929CNMC	Package_TO_SOT_SMD:SO T-23-5	https://eu.mouser.com/datasheet/2/1490/SIIS_S_A0001381435_1-3425320.pdf	https://eu.mouser.com/ProductDetail/ABLIC/S-80929CNMC-G82T2U?qs=0lQeLiL1qyby2Jl2PY%252BoeQ%3D%3D
U53,U54	2	BD7LS04G-C	Package_TO_SOT_SMD:SO T-23-5	https://fscdn.rohm.com/en/products/databook/datasheet/ic/logic_switch/standard_logic/bd7ls04g-c-e.pdf	https://www.mouser.de/ProductDetail/ROHM-Semiconductor/BD7LS04G-CTL?qs=sGAEpiMZZMutXGli8Ay4kDJdwYep%2Fv4xkxqo3RrDwdg%3D
U6,U8	2	ISO1050	SOP-8	http://www.ti.com/lit/ds/symlink/iso1050.pdf	https://www.reichelt.de/isolierter-can-transceiver-3-0-5-5v-sop-8-iso-1050-dub-p188663.html?&trstct=pos_0&NBC=1
U7	1	Teensy4.0	Teensy40wo34_0.9		https://www.reichelt.de/teensy-4-0-usb-teensy-4-0-p269006.html?search=Teensy

Reference	#	Value	Footprint	Datasheet	Bezug
U9	1	25LC512	Package_DIP:DIP-8_W7.62mm	http://ww1.microchip.com/downloads/en/DeviceDoc/21832H.pdf	https://www.reichelt.de/eprom-512-kb-64-k-x-8-spi-20-mhz-2-5--5-5-v-dip-8-25lc512-i-p-p96669.html?&trstct=pos_11&nbc=1
U55 Alternativ bestückt zu U9, optional beide		FM-25xx	SOIC-8	FM25xx Statisches RAM oder EEPROM im SOIC-8 Gehäuse	

13 Erweiterungsmodul für 16 Ausgänge

Das Originalgehäuse eines Erweiterungsmoduls lässt einen Austausch der Platine für Kommunikation und Statusmeldung auf einfache Weise zu. Diese kleine Platine im Kopfbereich der des Originalgehäuses der LE-116-XD1 lässt sich durch eine auf den Extension-Slot der myT40-PLC abgestimmten Variante ersetzen. Es lassen sich so bis zu 6 lokale Erweiterungsmodule anbinden.

Die Adresse eines jeden Erweiterungsmoduls muss per Jumper fix eingestellt werden. Die Adressen 2-7 sind erlaubt (0 und 1 werden in der myT40-PLC genutzt).

Die SPI-Signale sind mit Schmidt-Trigger entkoppelt und werden auf die Ausgangsverbindung durchgeschleift.

Das Diagnose-Signal der Leistungstreiber wird nicht an die myT40-PLC übergeben, sondern je Modul über eine LED signalisiert. Die LED ist ohne Gehäuse-Modifikation nur nach Aufklappen des Deckels an der rechten Seite erkennbar.

Die derzeit nicht genutzten Pins 7 und 11 des Extension-Slots der myT40-PLC werden für zukünftige Erweiterungen durchgeschleift.

Die Versorgungsspannung von 3,3V stellt myT40-PLC für den verwendeten MCP23S17 bereit.

Die vorhandenen zwei weiteren Platinen des Originals werden wie im Original mit der hier vorgestellten neuen Platine über Flexstrip-Kabel verbunden.

13.1 Die Schaltung des myT40-116-XD1

Die obere Platine stellt den Kommunikationsbaustein und die Status-LED der Ausgänge bereit. Im Original sind die Ausgänge zur Ansteuerung der auf den Leistungstreiberplatinen sitzenden Optokopplern als Stromsenke geschaltet. Diese Funktion bietet auch der in der neuen Header-Platine verwendete MCP23S17 im SOIC-28W-Gehäuse. Die 3,3V werden über die FFC-Flexstrip-Kabel bytewise auf die jeweiligen Treiberplatinen geleitet und liegen hier an den Anoden der Optokoppler-Dioden an. Der MCP23S17 schaltet bei Bedarf einen Ausgang mit Low ein. In der Software muss daher eine Pegel-Konvertierung in der Instanz für jeden Erweiterungsbaustein berücksichtigt werden.

Die Ausgangstreiber TDE1897 bieten den gemeinsamen Diagnose-2-Ausgang am Pin-6 auf einem neunten Optokoppler an, der lokal auf eine LED der Header-Platine geleitet wird. Im Kurzschlussfall eines Treiberausgangs gegen 0V, bei Unterspannung auf der 24V-Versorgung der Ausgänge oder bei Übertemperatur an einem der Treiber soll die Diagnose-LED leuchten. Eine Durchleitung an die myT40 ist im Layout nicht vorgesehen, wäre aber über Ext-7 oder Ext-11 mittels Fädel-Patch machbar, wenn sich ein freier Teensy4.0-IO findet, z.B. eine der evt. folgenden ungenutzten Leitungen

- EEPROM-HOLD und EEPROM CS
- ADC/DAC SPI CS
- INT_B eines Eingangsbytes, falls eine Interruptleitung ausreicht

Für den SW1, der die jeweilige Adresse einstellt, sollte eine möglichst flache Variante gewählt werden, weil das Flachbandkabel zwischen Deckel und der Kopfplatine gefaltet wird.

13.2 Schaltplan Lokale Erweiterung myT40-116-XD1




Abbildung 46: myT40-LE-116-XD1 Erweiterung für myT40 16 Digital Out, 500mA 24V

13.3 Platinenlayout myT40-116-XD1




Abbildung 47: myT40-116-XD1 Oberseite

Der linke Pfostenstecker ist hier nicht korrekt dargestellt. Es wird wie im Original ein IDC-Steckverbinder mit angeschlossenem Flachbandkabel eingelötet, an dessen Ende sich eine IDC-Steckverbinder-Buchse befindet.






Abbildung 48: myT40-116-XD1 Unterseite


Ersetzt wird die obere Platine im Originalgehäuse der lokalen Erweiterung LE4-116-XD1.




Die neue Platine:



Der Vergleich der neuen mit der alten Platine:




Der Zusammenbau mit der neuen Platine:



Der umgerüstete Baustein muss kenntlich gemacht werden. Die augenfälligsten Unterschiede sind das bunte Flachbandkabel, die Status-Diode und der 3-fach-DIP-Switch für die Adresse.

Wichtig, der Baustein ist nun nicht mehr kompatibel mit einer Original-SPS des ursprünglichen Herstellers! Um den ursprünglichen Zustand wieder herzustellen, einfach die Original-Platine wieder einbauen.



14 Verwendete Software für dieses Projekt

Im folgenden eine Übersicht der Software, die mich bei diesem Projekt unterstützt hat.

14.1 KiCad

Schaltplan und Layout habe ich mit dem für Privatanwender frei nutzbaren KiCad 5.1.7 erstellt: kicad.org. Dabei hatte ich das Problem, dass ich zwar einen einzelnen Schaltplan zeichnete, aber zwei Platinen routen wollte. Einen hierarchischen Schaltplan zu zeichnen ist nur ein Teil der Lösung.

Es bleibt das Problem, dass ein hierarchischer Schaltplan zwar Unterverzeichnisse anlegt, die SCH-Files jedoch weiterhin im übergeordneten Projekt-Hauptverzeichnis liegen, während PCB-Files und andere im jeweiligen Unterverzeichnis der Hierarchie gespeichert sind.

Die Lösung ist in jedem Unterverzeichnis eines hierarchischen Plans muss eine passende *.kicad_pro - Datei angelegt werden und die SCH-Files in ihr jeweiliges Unterprojekt kopieren. Im übergeordneten Projekt gibt es dann Links auf die Untergeordneten Projekte aus dem Hierarchischen Schaltplan.

Änderungen am Schaltplan MÜSSEN durch Öffnen der übergeordneten PRO-Datei erfolgen, in der hierarchischen Darstellung, ebenso Annotation, Checks, Bauteilbestimmung, Footprint, Libs, damit bleiben alle Projektteile zusammen als ganzes stimmig und Bauteile werden über das Gesamtprojekt nummeriert.

Der Aufruf für das PCB wird nicht in der übergeordneten Darstellung verwendet. Um das jeweilige PCB zu editieren „wechselt man das Projekt“ auf die PRO-Datei im jeweiligen Unterordner, öffnet dann den Schaltplan des jeweiligen Unter-Projektes, öffnet den PCB-Editor und greift nur noch auf die Bauteile und Verbindungen des „gewählten Unterprojektes“ zurück..

Für Modifikationen am Schaltplan MUSS man wieder in das übergeordnete Projekt des hierarchischen Plans wechseln.

Etwas umständlich, funktioniert aber zuverlässig.

Archiviert man das übergeordnete Projekt, werden auch alle Unterordner mit ihren Projekt-Dateien in das ZIP-Archiv eingepackt.

Die Fertigung der Platinen habe ich einem Dienstleister überlassen der direkt KiCad-PCB-Files einliest, kurze Lieferzeiten und gute Qualität bietet und einen angemessenen Preis nimmt: [aisler dot net](http://aisler.net). 0,4er Durchkontaktierungen und 0,25 mm breite Leiterbahnen oder SMD-Footprints der Größe 0603, WSON-6 oder 4-lagige Platinen produziert man nicht selbst.

Ende 2025 wurde das Projekt auf KiCad 9.x.y migriert, das die Leiterplattenhersteller KiCad 5.x-File nicht mehr akzeptierten. Hier entsteht also ein evt. weiterer Pflegebedarf.

14.2 Arduino

Teensy 4.0 und 4.1 sind Arduino kompatible Controller.

Mit der freien Software Arduino arduino.cc/en/software lassen sich ohne Frage kleinere und mittelkomplexe Programme umsetzen. Allerdings nicht besonders komfortabel.

Man benötigt für die Programmierung des Teensy noch eine Erweiterung:

14.3 Teensyduino

Dabei handelt es sich um eine auf den Teensy 4.x abgestimmte Bibliothek, die die Arduino-Funktionen, Libraries und Code für den Teensy 4.0/4.1 bereitstellt. Zu finden auf pjrc.com/teensy/teensyduino.html.

Man muss dabei auf die jeweilige Paarung der Versionen von Arduino und Teensyduino achten.

14.4 Microsoft Visual Studio Code (VSC)

Wenn man es komfortabler haben kann, dann programmiert man direkt mit einer vielseitigen IDE. Ich habe mich für code.visualstudio.com/Download entschieden, aber das ist reine Geschmackssache. Folgende Erweiterungen (Extensions) werden in VSC installiert:

14.4.1 VSC-Extension „C/C++ for Visual Studio Code“

Der Compiler für C/C++

14.4.2 VSC-Extension „C++ Intellisense“

Provide Intellisense for C/C++ with the help of the GNU Global tool in Visual Studio Code.

14.4.3 VSC-Extension „German Language Pack for Visual Studio Code“

Das deutsche Sprachpaket bietet eine lokalisierte Benutzeroberfläche für VS Code.

14.4.4 VSC-Extension „GitLens — Git supercharged“

Supercharge Git within VS Code — Visualize code authorship at a glance via Git blame annotations and CodeLens, seamlessly navigate and explore Git repositories

14.4.5 VSC-Extension „PlatformIO IDE“ alias PIO

Speziell für Microcontroller-Programmierung gibt es die VSC-Erweiterung PIO. Sie erleichtert den Workflow für die Entwicklung diverser Controller ungemein und setzt voraus, dass Arduino und TeensyDuino installiert sind.

14.5 PIO - Platform IDE für Teensy

Nachdem die VSC-Extension „PIO“ installiert ist, wird innerhalb von PIO erst einmal die Plattform „Teensy“ nachinstalliert.

Danach folgt die Installation weiterer Libraries für den Teensy innerhalb von PIO, siehe 14.6.

14.6 PIO Libraries für Teensy / Arduino

14.6.1 MCP_DAC by Rob Tillaart V 0.1.6

Arduino library for Microchip SPI DAC, 8, 10, 12 bit; 1 or 2 channel. MCP4801, MCP4802, MCP4811, MCP4812, MCP4821, MCP4822, MCP4901, MCP4902, MCP4911, MCP4912, MCP4921, MCP4922

14.6.2 Mcp320x by Patrick Rogalla 1.4.2

Arduino library for the MCP320x 12 bit ADC family. The library supports: MCP3201, MCP3202, MCP3204, MCP3208

14.6.3 GUIslice by Calvin Hass 0.16.0 / 0.17.x

Wird nur für das Display „ili9341_touch“ im Controller myT41-C benötigt. Entfällt bei anderen genutzten Displays, die ihre eigene IDE mitbringen.

GUIslice embedded touchscreen GUI library in C for Arduino & Raspberry Pi. Drag & drop GUI supports Adafruit-GFX, TFT_eSPI and UTFT graphics drivers on Arduino / AVR, ESP8266 / NodeMCU, ESP32, Teensy, Feather M0, nRF52, STM32

Für GUIslice existiert auch ein Code-Generator der aus einem Design-Tool für eine GUI passenden Code erzeugt.

14.6.4 Hotboards_eeprom by Hotboards MX

Hotboards_eeprom.cpp - Driver to control serial (spi) eeprom memories, The memories are compatibles amount the manufactures Microchip, Atmel and ST, and of course you can control Hotboards eeprom boards

14.6.5 ACAN_T4 by Pierre Molinaro

A Teensy 4.0 / 4.1 CAN / CANFD driver. This library is a CAN network driver for CAN1, CAN2 and CAN3. Compatible with ACAN2515, ACAN2517 libraries. It handles CANFD mode on CAN3, and is compatible with ACAN2517FD library. For CAN and CANFD, default configuration enables reception of all frames. Reception filters can be easily defined.

myT40-PLC nutzt CAN1 und CAN2, myT41C nutzt CAN2.

14.6.6 Teensy 4.x

Die Home-Page für Teensy 4.0 bietet alle relevanten Informationen rund um diesen Controller.

pjrc.com/

--- finis partis publicae ---