

CS2306 Lab01：流水灯系统设计与验证

姓名： 吴恒涛 学号： 524031910038

摘要

本报告详述了基于 Xilinx Vivado 开发平台的 8 位流水灯硬件系统的完整开发生命周期。从 Verilog HDL 逻辑抽象入手，历经分频计数与移位寄存器的模块化设计、Testbench 行为级仿真验证，最终落实到物理层面的管脚分配与 Bitstream 烧录。此次实验不仅完整跑通了 FPGA 的底层开发工作流，也加深了对时序逻辑控制原理及软硬件协同调试策略的理解。

目录

1	实验导言与系统概述	2
2	硬件架构与逻辑实现	2
2.1	时序分频与移位机制	2
2.2	核心控制代码	2
3	仿真测试平台构造	3
4	物理综合与实体验证	3
4.1	引脚映射与电平约束	3
4.2	波形分析与上板效果	4
5	上板验证	5
6	工程反思与总结	6

1 实验导言与系统概述

本次 FPGA 基础实验的核心目的是引导我们在 Vivado 集成开发环境中建立规范的硬件开发范式。流水灯（Flowing Light）虽为基础的展示项目，却完整涵盖了数字系统设计的几大核心要素：时钟管理、状态寄存、逻辑更新与 I/O 驱动。

工程文件体系主要分为三个维度：用于实现硬件电路拓扑的 Design Sources，用于生成测试向量和模拟外部环境的 Simulation Sources，以及负责将逻辑网表映射至底层物理硬件引脚的 Constraints 文件。

2 硬件架构与逻辑实现

2.1 时序分频与移位机制

系统的主体逻辑由时钟分频器和移位寄存器构成。鉴于实验板载时钟为高频差分信号（clock_p 与 clock_n），设计首要步骤是通过 IBUFGDS 原语将其转换为单端内部时钟信号供全局路由网络使用。

由于直接使用全局时钟驱动 LED 会导致闪烁频率远超人眼视觉暂留极限，引入了一个 24 位的内部计数器 cnt_reg 作为分频控制节点。当计数器溢出（达到 24'hffffff）时，触发核心的 8 位状态寄存器 light_reg 执行算术左移指令。为实现循环流水效果，当最高位点亮（8'h80）后，系统会主动将其重置为最低位点亮（8'h01）。

2.2 核心控制代码

底层模块的设计充分体现了同步时序逻辑的特点，所有状态翻转均严格对齐于全局时钟的上升沿，同时兼顾了低电平有效的异步复位需求：

```
1 always @(posedge CLK_i) begin
2     if (!reset)
3         cnt_reg <= 0;
4     else
5         cnt_reg <= cnt_reg + 1;
6 end
7
8 always @(posedge CLK_i) begin
9     if (!reset)
10        light_reg <= 8'h01;
11    else if (cnt_reg == 24'hffffff) begin
12        if (light_reg == 8'h80)
```

```

13         light_reg <= 8'h01;
14     else
15         light_reg <= light_reg << 1;
16     end
17 end

```

3 仿真测试平台构造

单纯的模块编写无法保证逻辑绝对正确，构建完备的测试平台（Testbench）是硬件工程不可或缺的一环。在 `flowing_light_tb` 中，我实例化了核心模块，并模拟了真实的外部硬件时序输入。

```

1 parameter PERIOD = 10;
2 always #(PERIOD*2) clock_p = ~clock_p;
3 always #(PERIOD*2) clock_n = ~clock_n;
4
5 initial begin
6     clock_p = 1'b0;
7     clock_n = 1'b1;
8     reset = 1'b1;
9     #(PERIOD*2) reset = 1'b0;
10    #(PERIOD*4) reset = 1'b1;
11 end

```

仿真策略优化：在进行行为级仿真（Behavioral Simulation）时，考虑到 24 位计数器计满所需时间极长，为了提高排错效率，我在前期代码调试阶段暂时缩减了计数的阈值。这种快速验证状态机转移正确性的策略，极大提升了开发效率，待仿真确认移位动作无误后，再恢复原阈值以备上板。

4 物理综合与实体验证

4.1 引脚映射与电平约束

代码层面的正确性确立后，需要通过 XDC 约束文件将逻辑设计锚定到具体的硬件实体上。除了将 8 路 LED 信号绑定至特定的封装管脚并指定为 LVCMOS33 宽电压标准外，复位引脚（LVCMOS18）与差分时钟引脚（LVDS）的电平标准配置同样至关重要，这是保障底层硬件不发生电气冲突的基础。

4.2 波形分析与上板效果




图 1: 复位与基本逻辑的行为级仿真波形

如图 1 所示，在复位信号生效期间，计数器清零，LED 寄存器初始化为最低位高电平的状态，全局时序与逻辑符合设计预期。



图 2: LED 各位信号展开及初始状态验证

展开 led[7:0] 总线（如图 2），可以清晰地观测到独热码（One-hot）的初始特征：led[0] 为高电平，其余位均为低电平，证明底层信号映射无误。




图 3: 流水灯移位逻辑仿真观测

进一步拉长仿真时间窗（如图 3），从仿真波形可以清晰观测到，在撤销复位信号之后，随着时钟沿的推进，LED 状态字按预期间隔发生平移（由 01 跃变至 02），证明核心移位功能设计完美闭环。

在随后的综合（Synthesis）与实现（Implementation）环节均未产生致命警告。通过 JTAG 接口将生成的 Bitstream 烧录至 FPGA 裸机后，观察到板载的 8 枚 LED 呈现均匀且稳定的轮流闪烁效果。按下硬复位键，流水灯立刻归位至起始状态，物理实验现象与仿真预期高度吻合。

5 上板验证

在 Vivado 中成功通过综合（Synthesis）与实现（Implementation）流程后，生成了对应的 `flowing_light.bit` 配置文件。

通过 JTAG 下载器将实验板连接至主机，并利用 Hardware Manager 识别目标器件。烧录完成后，SWORD 4.0 实验板上的 LED 阵列呈现出稳定的循环移动效果。




图 4: 实验板上板运行实拍图 (LED 顺序点亮)

物理运行现象表明：复位键按下时 LED 全速归位至初始状态，松开后开始逐个位移。实验板的物理反馈与仿真预期高度吻合，确认逻辑在硬件层面的实现是完全正确的。

6 工程反思与总结

这是我首次通过全流程实操完成硬件逻辑的设计与下板验证。作为计算机科学专业的学生，我过去习惯了基于内存空间和顺序执行流的软件编程思维。而此次 Verilog 实验让我深刻意识到：硬件描述语言的本质不是“编写指令”，而是“规划电路”。所有的 `always` 块在时间轴上是并发存在、同时响应的。

此外，仿真环境的时间刻度与物理时钟周期的差异，让我体会到了在软硬件联调过程中“灵活变通”的重要性。利用降维/缩放参数进行快速仿真验证，再还原参数进行物理综合，这种工程化调试技巧令我受益匪浅。特别感谢助教在实验过程中给予我的耐心指导与帮助，帮我及时解答了由于初次上手而产生的各种疑惑，让我得以顺利排除仿真时的困难并完成本次实验。本次 Lab 帮助我认知了计算机底层通路，为我未来探索更复杂的系统结构与底层硬件打下了基础。