6分

保存答案


在组合逻辑电路中,任一时刻的输出由____决定。

- A. 电路的初始状态
- B. 过去的输入
- C. 该时刻的输入
- D. 以上皆是

解析:

本题答案选 C


对于一个组合逻辑电路来说,任意时刻的输出只与该时刻的输入有关,而与电路过去的输入无关,也即电路中没有记忆元件或反馈网络等。



解析:


本题答案选 C

n 级电路是指从输入到输出所经过的最多门数为 n。 题图显然为三级电路。



解析:

本题答案选 D。过程如下:



输出即为异或。

- A. 或非门
- B. 与门
- C. 或门
- D. 与非门

解析:

本题答案选 D

与非的与非是与或。故可以用两级与非门来实现最简与或式

解析:

本题答案选 A

反演律即摩根定理,将或与表达式两次取反再使用反演律即可得到或非或非表达式 举例如下:

$$F = (A+B) \cdot (C+D)$$

$$F = \overline{(A+B)(C+D)} = \overline{A+B} + \overline{C+D}$$

6分

保存答案

4位二进制数加法运算电路,可以采用4个_____级联的方式来实现。

A. 全加器

B. 半加器

C. 全减器

D. 乘法器

A

D

解析:

本题答案选 A

全加器主要涉及低位进位以及向高位进位 半加器主要涉及向高位进位 全减器主要涉及低位借位和向高位借位 由题所述功能显然描述的是全加器

问题 7

6分

保存答案

采用_____设计组合逻辑电路时,往往追求逻辑门数最少。

A. SSI

B. MSI C.

C. LSI D. VLSI

解析:

本题答案选 A

SSI、MSI、LSI、VLSI分别是小、中、大、超大规模集成电路, 其中小规模设计要求逻辑门数最少。

6分 保存答案



<u>.</u>

以下表达式中, $______为全减器借位 <math>C_i$ 的逻辑表达式。

- A. $A_i \oplus B_i \oplus C_{i-1}$
- B. $(A_i \oplus B_i)C_{i-1} + A_iB_i$
- C. $A_i \odot B_i \odot C_{i-1}$
- D. $\bar{A}_i(B_i \oplus C_{i-1}) + B_iC_{i-1}$

- (A
- **E**
- O C
- () D

解析:

本题答案选 D

基本思路:减数和前借位都为 1,必要进位。

被减数为 0, 减数和前借位仅一个为 1, 要借位。

化简过程如下:

$$C_{i} = \overline{A}_{i} \cdot \overline{B}_{i} \cdot C_{i-1} + \overline{A}_{i} \cdot B_{i} \cdot \overline{C}_{i-1} + \overline{A}_{i} \cdot B_{i} \cdot C_{i-1} +$$

全加器进位 Ci 的逻辑表达式为_____。

- A. $A_i \oplus B_i \oplus C_{i-1}$
- B. $(A_i \oplus B_i)C_{i-1} + A_iB_i$
- C. $A_i \odot B_i \odot C_{i-1}$
- D. 以上都不对

- () A
- В
- D

解析:

本题答案选 B

基本思路:两个加数都为1,必要进位。

前进位为 1, 两个加数仅一个为 1, 要进位。化简过程如下:

$$C_{i} = \overline{A_{i}} B_{i} C_{i-1} + A_{i} \overline{B_{i}} C_{i-1} + A_{i} B_{i} \overline{C_{i-1}} + A_{i} B_{i} C_{i-1}$$

$$= C_{i-1} (\overline{A_{i}} B_{i} + A_{i} \overline{B_{i}}) + A_{i} B_{i}$$

$$= C_{i-1} (\overline{A_{i}} B_{i}) + A_{i} B_{i}$$

事实上, 抛去 Ai、Bi、Ci-1 的实际意义, 最终表达式中三者位置是可以随便替换的

6分 保存答案

与串行进位加法器相比,超前进位加法器的优势是



- A. 电路简单
- B. 工作速度快
- C. 能实现减法运算
- D. 以上皆是

解析:

本题答案选 B

串行进位加法器电路简单,但工作速度较慢 超前进位加法器的优势即工作速度快

问题 11

6分

保存答案

1 位 8421BCD 码加法器的输入端数为______个。

A. 2

C. 4

D. 9

A

解析:

本题答案选 D

输入进位需要1个输入端,两个4位2进制数需要8个输入端,共9个。

6 分 保存答案

下图所示电路对应的逻辑函数为 Y=____

A. $A_1B_1 + A_0B_0$ B. $(A_1 \odot B_1)(A_0 \odot B_0)$ C. $(A_1 + B_1)(A_0 + B_0)$ D. $(A_1 \oplus B_1) + (A_0 \oplus B_0)$




- _ A
- (E
- \bigcirc c
- O D

解析:

本题答案选 B

解答过程如下:



- \circ A
- Ов
- 0 c
- OD

 $F_i = \overline{A_i B_i + A_i \overline{B_i}} = (A_i + \overline{B_i}) \cdot (\overline{A_i} + \overline{B_i}) = A_i B_i + \overline{A_i} \cdot \overline{B_i} = A_i O B_i$

F_ = A.B. + A.B. = (A.+B.) - (A.+B.) = A.B. + A.B. = A.O.B.

Y= F, F2 = (A, OB,) (A. OB.)

问题 13 6分 保存答案 在以下的集成电路元件中、无法用 Verilog HDL 语言描述的是____。 A. 四或非门 CD4001 B. 电压比较器 LM311 C. 单片机 8051 D. 译码器 74138 A B C D D

解析:

本题答案选 B

电压比较器 LM311 为模拟比较器,故无法运用 Verilog HDL 语言实现



解析:

本题答案选 C

A 为或运算符,B 为异或运算符,C 为拼接运算符,D 为一 always 模块,其中*代表所有变量显然 c 若是作为 a、b 的拼接输出是错误的

6分

保存答案

以下 $\underline{\text{Verilog}}$ 代码可以实现全加器的功能: assign $\{m, n\} = a + b + \underline{\text{cin}};$

对该代码理解不正确的是____。

- A. m 为进位输出, n 是全加器的和
- B. m和n一定是wire型变量
- C. m == a & b & cin
- D. n == a ^ b ^ <u>cin</u>
- () A
- В
- () D

解析:

本题答案选 C

如题所示, assign 实现的是连续赋值语句,

其中 m 代表进位 cout,n 代表全加器加法结果 sum,即 A 正确。 assign 是对 wire 型变量赋值,即 B 正确。

C 错误, 详见问题 9。

若a、b、cin中有奇数个1则n输出为1,即为异或关系,D正确。

问题 16

2.5 分

保存答案



对于 TTL 门电路,加大晶体管的饱和深度可以提高其带灌电流负载的能力



对



错

解析:

本题答案为: 正确

注意灌电流带负载能力不是指的电阻,而是电流大小。饱和越深,带负载能力越强

问题 17	2.5 分	保存答案	
在 <u>Verilog</u> HDL 中,非阻塞赋值是指在过程均 语句,该操作只能用于"initial"块和"always"均			
对 对	CVI ZZYZYCY TO	8 主义主然旧。	
○ 错			
解析:			
本题答案为:正确 在"initial"和"always"等模块中给变量赋值,变:			器类型,非阻塞赋值就
是指赋值会在模块运行结束之后再进行,不会	阻断其后的]语句。	
问题 18	2.5 分	保存答案	
基于 SRAM 的 FPGA 器件,在每次	上电后必须进	持一次配置。	
্য য়ব			
一 错			
解析:			
本题答案为:正确 由于基于 SRAM 的 FPGA 器件不会即使进行保	存,所以需	要每次上电后进	行以此配置。

2.5 分 保存答案

一个仅由各种逻辑门构成的数字电路一定是组合逻辑电路。

○ 对

() 错

解析:

本题答案为:错误

时序逻辑电路也可以仅由各种逻辑门构成。