数电客观题解析第09周

整理人: 学习部 彭宇田 广大读者若发现答案有误欢迎斧正!

问题 1

在由与非门组成的基本RS触发器中,所谓"不允许输入"是发生在RS端输入信号_____

- A. RS=00
- B. RS=01
- © C. RS=10
- O. RS=11

解析:选A。

基本的 RS 触发器有两种,一种由两级或非门交叉构成,一种由两级与非门交叉构成,其中由与非门组成的基本 RS 触发器输入位低电平有效。由于我们对 RS 触发器的基本要求是 R 复位端和 S 置位端不能同时有效,则本题"不允许输入"指的是 RS=00.

问题 2

由或非门构成的基本 RS 触发器的特征方程是_____,约束为 RS=0。

A.
$$Q^{n+1} = S + \overline{R}Q^n$$

B.
$$Q^{n+1} = R + \overline{S}Q^n$$

$$C. Q^{n+1} = S + RQ^n$$

$$D. Q^{n+1} = R + S\overline{Q^n}$$

- 0 A
- B
- 0 C
- 0 D

解析: 选 A。

对于一个基本 RS 触发器而言,最重要的就是要掌握其的特征方程与其约束条件了。无论是与非门还是或非门构成的 RS 触发器均是 A 选项形式(S 为高电平时触发器置 1,R 为高电平时触发器置 0,其余保持原状态),约束条件在形式上略有不同,但也可以统一为 R·S=0

下面的哪个函数能够将 T 触发器变成 JK 触发器____。

A.
$$T = JQ + \overline{K}Q$$
 B. $T = JQ + KQ$ C. $T = J\overline{Q} + KQ$ D. $T = J\overline{Q} + \overline{K}Q$

A

B


○ C

0 D

解析:选 C。

本题属于不同触发器之间的转换问题。可以采用公式法与真值表法进行求解。其中公式法 简单,但适用范围窄,重点是要写出不同触发器的特征方程联立求解;真值表法比较复杂 但适用范围广,需要写出不同触发器输入、现状态与下一状态的关系。下面来看看同学们 的解法:

公													
由一	Tm	出发	器:	Q ⁿ⁺	=1	⊕ (ړ ⁿ , :	⇒.	T = (2° 0	Ð Q'	1+1	
JK	触	发表	5 (2 ⁿ⁺¹	=J	\overline{Q}^n	+1	てい	า				
	=	₽Q	n⊕	Q"1	=(J	$\overline{Q^n}$	+ k	a or	J 🕀	Qn			
												7)(K	rān)Qn
								J+Q")					
				T	= [J Qn	+ 4	Qn					



JK 触发器在时钟脉冲的作用下,要使 $Q^{"^{+1}}=\overline{Q^{"}}$,则输入信号 JK 应为__

A. JK=00

B. JK=01 C. JK=10 D. JK=11

○ A

○ B

0 C

D

解析:选D。

我们知道,基本 RS 触发器存在输入限制, R、S 端不能同时有效。而 JK 触发器就很好地解 决了这个问题,不再存在输入限制地问题,其在 RS 触发器地基础上,当 J、K 同时有效即 JK=11 时实现信号翻转的功能。

- A. RS 触发器 B. D 触发器 C. T 触发器 D. 主从 RS 触发器

A

- 0 C
- D

解析:选B。


当 J= K时,代入 JK 触发器的特征方程中可以得到 Qn+1=J,故实现的是 D 触发器的逻辑功能

问题 6

T 触发器的特征方程为 $Q^{n+1} = T\overline{Q^n} + \overline{T}Q^n$,将 D 触发器转换为 T 触发器,在下图所示 电路中的虚线框内应是。

A. 同或门

- B. 异或门
- C. 与非门 D. 或非门




- A
- B
- 0 C
- 0 D

解析:选A。

本题注意触发器反馈的是 \bar{Q} ,所以应为T与 \bar{Q} 做同或运算,具体步骤如下:

在下图所示的电路中,不能完成 $Q^{n+1}=\overline{Q^n}$ 逻辑功能的电路为______。



- A
- B
- C
- D


解析:选B。

本题图中触发器两个输出上面输出为 Q,下面输出为Q。注意辨别触发器类型: A 是 D 触发器, B 是 RS 触发器, C 是 T 触发器, D 是 JK 触发器, 牢记它们的特征方程尤为重要。具体过程如下:

$$A.Q^{n\dagger} = D = \overline{Q^n} \overline{g}f$$
 $B.Q^{n\dagger} = S + \overline{p}Q^n$
 $= Q^n + Q^n = Q^n, \overline{A}gf$
 $C.Q^{n\dagger} = T \oplus Q^n = \overline{Q^n} \overline{g}f$
 $D.Q^{n\dagger} = J\overline{Q^n} + \overline{k}Q^n$
 $= \overline{Q^n}.\overline{Q^n} + O = \overline{Q^n}, \overline{g}ff$

问题 8

下图为主从JK触发器的输入时序,Q端的初始状态为0,当时钟下降沿到来后,Q端的输出为_____




- A. 低电平
- B. 高电平
- C. 高电阻状态
- D. 无法确定

解析:选B。

本题考察的是主从 JK 触发器,需要明确的是只有当 CP 时钟信号到达下降沿(由 1→0)时,从触发器开启,主触发器的状态才能传给从触发器进而输出。当 Q 端初始状态为 1 时,在最近一个下降沿时我们需要考虑其是否翻转为 0,只需看在 CP=1 期间,K 置 0 信号是否存在高电平时段,如果存在则 Q 输出为低电平。同理,当 Q 端初始状态为 0 时,在最近一个下降沿时我们需要考虑其是否翻转为 1,只需看在 CP=1 期间,J 置 1 信号是否存在高电平时段,如果存在则 Q 输出为高电平。本题 J 存在高电平时段,故输出为高电平。

设下图中所有触发器的初始状态皆为0,在时钟信号作用下,触发器输出F的电压波形恒为0的是_




- 0 A
- B
- 0 C
- 0 D

解析:选 C。

本题关键点有二:①熟记不同触发器的特征方程②根据电路反馈书写输出方程。详解见下:

某上升沿D触发器的建立时间为20nS,保持时间为10nS,根据下图给出的波形,触发器能可靠触发的情况是:___。



解析:选D。

对于边沿触发器来说,输入信号必须必须要在在建立时间与保持时间内保持有效,否则,输入信号就可能无法写进触发器或者触发器工作不可靠。对于本题,CP 信号上升沿在 40nS 时到来,故在 10nS-50nS 内 D 信号需保持高电平才能完成可靠触发。

问题 11

TTL型JK触发器的时钟为5kHz, JK均悬空, 则输出O的频率为。

- A. 2.5kHz
- B. 5kHz
- C. 10kHz
- D. 无法预测

解析:选A。

首先 J、K 端悬空则有 JK=11.对于 JK 触发器而言,JK=11 对应当时钟来临时,输出当前状态的非,即翻转。故输出 Q 的周期应该是时钟信号周期的 2 倍,故输出频率为时钟信号的一半。

分析异步时序电路时,因各触发器的时钟可能不同,需把时钟引入触发器的特征方程,对于JK触发器,正确的是___

A.
$$Q^{n+1} = (J\overline{Q^n} + \overline{K}Q^n)CP + Q^n\overline{CP}$$
 B. $Q^{n+1} = Q^n \cdot CP$

B.
$$Q^{n+1} = Q^n \cdot CP$$

C.
$$Q^{n+1} = (J\overline{Q^n} + \overline{K}Q^n) + CP$$
 D. $Q^{n+1} = (J\overline{Q^n} + \overline{K}Q^n)CP$

$$D. Q^{n+1} = (J\overline{Q^n} + \overline{K}Q^n)CP$$


- A
- B
- 0 C
- 0 D

解析:选A。

容易得出,所谓异步,就是触发器受到不同时钟的控制,没有一个统一的时钟。对于 JK 触 发器,当时钟有效时输出即为特征方程,而当时钟为低电平时输出保持不变。

问题 13

集成触发器的内部结构如图1-13所示。它的有效的时钟信号是




- A. 高电平
- B. 低电平
- C. 上升沿
- D. 下降沿

解析:选D。

对于题 13-16, 描述的均为负边沿 JK 触发器。其主要是利用了 G7、G8 与非门的门延迟构成 的边沿触发器,即只有当时钟下降沿到来(CP=1→0)时输出满足 JK 触发器特征方程,其余 情况下输出保持不变。其中 A 端为 JK 触发器的输入 J 端、B 端为 JK 触发器的输入 K 端。


集成触发器如图1-13所示,它的类型是_____。



- A. RS触发器
- B. JK触发器
- C. D触发器
- D. T触发器

解析:选B。


集成触发器如图1-13所示,它有A、B两个输入端,其中A是触发器的_____端口。



- A. R
- B. S
- C. J
- □ D. K

解析:选 C。

图1-13是一种TTL型触发器,该触发器是利用了______特性实现时钟边沿触发。



- A. _{电平}
- B. 主从
- C. 门延时
- D. 维持阻塞

解析:选 C。

集成触发器如图1-17所示,它的有效的时钟信号是_____




图 1-17

- A. 高电平
- B. 低电平
- C. 上升沿
- D. 下降沿

解析:选 C。

问题 17-19 描述的均为正边沿 D 触发器。当 CP=0 时输出保持不变,当 CP=1 时输出满足 D 触发器特征方程,在此期间若输入信号 D 发生变化,输出也不变。故只有在时钟上升沿时输出满足 D 触发器特征方程,称这种电路为维持-阻塞型电路。

图1-17是一种TTL型触发器,这种触发器被称为____。




图 1-17

- A. 电平触发器
- B. 主从触发器
- C. 门延时触发器
- D. 维持阻塞触发器

解析:选D。

问题 19

集成触发器如图1-17所示,它的类型是____。





图 1-17

- A. RS触发器
- B. JK触发器
- C. D触发器
- D. T触发器

解析:选 C。

CMOS集成D触发器如图1-20所示,它的有效的时钟信号是_____




- A. 高电平
- B. 低电平
- C. 上升沿
- ◎ D. 下降沿

解析:选B。

由电路图可知,当时钟输入为低电平时,TG1 开启,TG2 关闭,输入信号 D 通过 TG1 传输到输出端;而当时钟输入为高电平时相反,TG2 开启,TG1 关闭,输出保持不变。

CMOS主从D触发器如图1-21的,它的有效的时钟信号是_____



- A. 高电平
- B. 低电平
- C. 上升沿
- D. 下降沿

解析:选 C。

由上述电路图当 CP 信号由 0→1 时 TG3 开启,主触发器的输出传输到从触发器完成输出。

问题 22

仅由逻辑门构成的电路一定是组合逻辑电路。

- 对
- 错

解析:错误。

时序逻辑电路也可以仅由逻辑门构成,不过该电路中存在一定的反馈网络而已。如最基本的 RS 触发器就是由带反馈回路的两个与非门或者或非门构成的。

问题 23

组合逻辑电路中不存在记忆单元。

- 对
- (错

解析: 正确。

组合逻辑电路中输出只与当前输入有关,而与它的历史无关,故不存在记忆元件。

仅包含触发器的逻辑电路也是时序逻辑电路。

- 对
- (错

解析: 正确。

触发器具有"记忆"功能,属于时序逻辑电路的范畴。

问题 25

TTL主从JK触发器存在一次翻转现象。

- 对
- 错

解析: 正确。

主从 JK 触发器之所以存在一次翻转现象主要是因为主触发器的反馈不是取自于自身的输出,而是取自于从触发器两个输出 Q、Q,导致的结果就是 J、K 中至少有一个 0,也就是它只有置 1 和置 0 两个功能中的一个,可以置 1 就不能置 0,可以置 0 就不能置 1,故只能发生一次翻转。