
Digitaltechnik Wintersemester 2021/2022 13. Vorlesung








Umfrage zur letzten Woche

Inhalt




- 1. Einleitung
- 2. Speicherfelder
- 3. Logikfelder
- 4. Zusammenfassung



Agenda



- 1. Einleitung
- 2. Speicherfelder
- 3. Logikfelder
- 4. Zusammenfassung



Überblick der heutigen Vorlesung



- Speicherfelder (Fortsetzung)
- Logikfelder



Harris 2013/2016 Kap. 5.5 - 5.6

Agenda





- 1. Einleitung
- 2. Speicherfelder
- 3. Logikfelder
- 4. Zusammenfassung



Wiederholung: Speicherfeld Bitzellen (aus VL 12)








Speicherarten



- Direktzugriffsspeicher (random access memory, RAM): flüchtig
 - Dynamic RAM (DRAM)
 - Static RAM (SRAM)
- Festwertspeicher (read-only memory, ROM): nicht flüchtig
 - Flash



RAM: Random Access Memory



- ► Flüchtig: verliert Daten beim Ausschalten
- Schnelles Lesen und Schreiben
- Der Hauptspeicher Ihres Computers ist RAM (meist DRAM)

Historisch als Direktzugriffsspeicher bezeichnet, da auf jedes Datenwort gleich schnell / direkt zugegriffen werden kann (im Gegensatz zu sequentiellen Zugriffsspeichern wie Audiokassette oder Bandlaufwerk)

ROM: Read Only Memory



- Nicht flüchtig: Daten bleiben beim Ausschalten erhalten
- Schnelles Lesen, aber Schreiben ist unmöglich oder langsam
- Flash-Speicher in Digitalkameras, USB-Sticks und SSDs sind alles ROMs

Historisch als Festwertspeicher bezeichnet, da ROMs zum Zeitpunkt der Herstellung oder durch Brennen von Sicherungen geschrieben wurden. Sobald das ROM konfiguriert wurde, konnte es nicht erneut geschrieben werden. Dies gilt nicht mehr für Flash-Speicher und andere Arten von ROMs.

Arten von RAM





- DRAM (dynamic random access memory)
 - DRAM verwendet Kondensator zur Datenspeicherung
- ► SRAM (static random access memory)
 - verwendet Inverter mit Rückkopplung zur Datenspeicherung

DRAM




- Datenbits werden in Kondensator gespeichert
- Dynamisch, weil der Wert regelmäßig und nach dem Lesen aktualisiert (neu geschrieben) werden muss:
 - ▶ Ladungsverlust des Kondensators verschlechtert den Wert mit der Zeit (1 → 0)
 - Lesen zerstört den gespeicherten Wert






DRAM








SRAM










RAM Speicherfelder im Überblick











SRAM Bitzelle

ROM Punktnotation








ROM



Lesen: Bitline auf weak high und danach wordline auf 1 setzen. Wenn Transistor vorhanden, zieht dieser die bitline auf 0, sonst bleibt diese auf 1.




Flash




Floating gate kann durch Anlegen von hoher Spannung geladen / entladen werden.

- Laden : Source = 0 V, Control Gate = Drain = 12 V
- Entladen: Source = offen, Control Gate = 0 V, Drain = 12 V



Logik via ROM





$$Address = A_1, A_0$$

$$Data_2 = \underline{A_1} \oplus A_0$$

$$Data_1 = \overline{A_1} + A_0$$


$$Data_0 = \overline{A_1} \overline{A_0}$$

Logik via ROM: Beispiel



Implementieren Sie die folgenden Logikfunktionen mit einem $2^2 \times 3$ -Bit ROM:

- X = AB
- Y = A + B
- $ightharpoonup Z = A \overline{B}$




Logik via ROM: Beispiel




Implementieren Sie die folgenden Logikfunktionen mit einem $2^2 \times 3$ -Bit ROM:

- X = AB
- Y = A + B
- $ightharpoonup Z = A \overline{B}$



Logik via Speicherfeld






 $Address = A_1, A_0$

 $Data_2 = \underline{A_1} \oplus A_0$ $Data_1 = \overline{A_1} + A_0$ $Data_0 = \overline{A_1} \overline{A_0}$

Logik via Speicherfeld: Lookup-Tabelle (LUT)



Ausgabe bei jeder Eingangskombination (Adresse) nachschlagen



SystemVerilog RAM



```
memorv/ram.sv
   // 2**N-word x M-bit RAM
   module ram #(parameter N=6, M=32)
                (input logic
                                           clk.
3
                 input logic
                                           we, // write enable
4
                 input logic [N-1:0]
                                           adr.
5
                 input logic [M-1:0]
                                           din,
6
                 output logic [M-1:0]
                                           dout);
7
8
      logic [M-1:0] mem [2**N-1:0];
9
10
      //write
11
      always_ff @(posedge clk)
12
          if (we)
13
             mem [adr] <= din;
14
15
      //read
16
      assign dout = mem [adr];
17
   endmodule
18
```

SystemVerilog ROM



```
memory/rom.sv
     // 4-word x 3-bit ROM
     module rom(input logic [1:0]
                                                                       adr,
                                                                       dout);
                         output logic [2:0]
 3
 4
            always_comb
                case (adr)
                   2'b11: dout = 3'b010;
 7
                   2'b10: dout = 3'b100:
                                                                         2.4
 8
                                                                       Decoder
                                                                                               bitline<sub>2</sub>
                                                                                                        bitline.
                                                                                                                  bitline<sub>0</sub>
                   2'b01: dout = 3'b110:
                                                                                 wordline.
 q
                   2'b00: dout = 3'b011:
                                                                                          stored
                                                                                                    stored
                                                                                                              stored
10
                                                           Address 2
                                                                                           bit = 0
                                                                                                    bit = 1
                                                                                                              bit = 0
                                                                                wordline.
                endcase
11
     endmodule
                                                                                          stored
                                                                                                    stored
                                                                                                              stored
12
                                                                                           bit = 1
                                                                                                    bit = 0
                                                                                                              bit = 0
                                                                                 wordline₁
                                                                                           stored
                                                                                                    stored
                                                                                                              stored
                                                                                           bit = 1
                                                                                                    bit = 1
                                                                                                              bit = 0
                                                                                wordline<sub>0</sub>
                                                                                           stored
                                                                                                    stored
                                                                                                              stored
                                                                                          bit = 0
                                                                                                    bit = 1
                                                                                                              bit = 1
                                                                                                 Data
                                                                                                           Data<sub>4</sub>
                                                                                                                     Data
```




Pause & Umfrage bis hier

Agenda



- 1. Einleitung
- 2. Speicherfelder
- 3. Logikfelder
- 4. Zusammenfassung



Programmierbares Logikfeld Programmable Logic Array (PLA)




- realisiert einfache kombinatorische Logik^a via Sum-of-Products Form (DNF)
- zweistufige Logik mit programmierbaren Schaltern in Eingabefeld (links) und Ausgabefeld (rechts)

► Bsp.:
$$Y_1 = AB + \overline{A}B$$

 $Y_2 = \overline{A}B + \overline{A}B$

- Günstigere Varianten:
 - Programmable ROM: nur Ausgabefeld programmierbar
 - Programmable Array Logic (PAL): nur Eingabefeld programmierbar



Performanz vs. Flexibilität



- Anwendungsspezifische integrierte Schaltung (ASIC, application-specific integrated circuit)
 - führt für eine Anwendung optimierte (parallele) Datenpfade aus
 - Basisgatterschaltungen (bspw. als CMOS) durch optische/chemische Prozesse auf Silizium-Wafer realisiert
 - zur Laufzeit nicht an neue Anwendung anpassbar
- Software-Prozessor
 - führt generische Instruktionen sequentiell aus
 - nur generische (Mikro-)Architektur in Hardware realisiert
 - zur Laufzeit durch Austauschen der Instruktionssequenz an neue Anwendung anpassbar
- ⇒ Field Programmable Gate Array (FPGA) vereint
 - Flexibilität von Software-Prozessoren ("im Feld programmierbar")
 - mit Performanz von ASICs (optimierte "Basisgatter-Schaltungen")

FPGA Konfigurationsspeicher




- ► FPGAs verwenden feingranulare (bitweise) Konfigurationsspeicher statt wortweisen Instruktionsspeichern
- Konfigurationsspeicher realisiert mit verschiedenen Speicher-Technologien:
 - volatil (bspw. SRAM): schnell beschreibbar, benötigt aber permanente Spannungsversorgung (statische Leistungsaufnahme), oder
 - nicht-volatil (bspw. Flash): aufwendiger Schreibzugriff, aber Zustand bleibt auch ohne Spannungsversorgung erhalten

Field Programmable Gate Array (FPGA)




P: Pin, IOB: I/O Block, SM: Switch Matrix, LC: Logic Cell, FB: Function Block




Programmierbare Schalter





Programmierbare Leitungskreuzungen Switch Matrix (SM)






Programmierbare Tabelle Lookup Table (LUT)




- realisiert kombinatorische Logik
- 2 bis 6 Eingänge
- häufig auch aufteilbar in kleinere LUTs
- Multiplexer (MUX)



Programmierbare Logikzelle Logic Cell (LC)




- ▶ kann als kombinatorische Logik (Y) und/oder Speicher (X) verwendet werden
- ▶ häufig auch spezielle Carry In (Cin) für schnelle Arithmetik



Programmierbare Ein-/Ausgänge Input-/Output Blocks (IOB)



- Ausgabetreiber kann permanent oder zur Laufzeit steuerbar (OEN) deaktiviert werden
- P wird mit physikalischen Pins verbunden
- häufig auch weitere Konfigurationsmöglichkeiten:
 - Spannungs-Level
 - maximale Stromstärke



Funktionsblöcke (FB)



- häufig verwendete Logikbausteine als begrenzte Ressourcen verfügbar
 - Block RAM (BRAM): kleine SRAM Speicher (wenige Kilobit)
 - Digitale Signalverarbeitung (DSP): Multiplizierer, MAC
 - Phase-Locked Loop (PLL): Taktmodifikation
 - Kommunikations-Treiber (USART, USB, Ethernet)
 - kleine Prozessoren
 - **-** ...

Marktrelevante FPGA Hersteller



- Xilinx
 - Zynq, Virtex, Kintex
 - 7-series, UltraScale+
- Intel (hat Altera aufgekauft)
 - Cyclone, Aria, Stratix
- Microsemi
 - ► IGLOO, SmartFusion, PolarFire, ProAsic
- Lattice
 - iCE, Mach










FPGA Toolflow






HLS: High-Level Synthesis, HDL: Hardware Description Language, PAR: Place and Route, BA: Bat Algorithm, SDF: Standard Delay File

Agenda



- 1. Einleitung
- 2. Speicherfelder
- 3. Logikfelder
- 4. Zusammenfassung



Zusammenfassung und Ausblick



- Speicherfelder
- Logikfelder
- Nächste Vorlesung behandelt
 - Abschluss Digitaltechnik und Ausblick
 - Besprechung der Evaluationsergebnisse
 - Infos zur Klausur
 - Möglichkeit zu Fragen im Plenum