
Digitaltechnik Wintersemester 2021/2022 11. Vorlesung








Umfrage zur letzten Woche

Inhalt



- 1. SystemVerilog Datentypen
- 2. SystemVerilog für kombinatorische Logik (Forts.)
- 3. SystemVerilog für sequentielle Logik
- 4. SystemVerilog für parametrisierte Module
- 5. SystemVerilog für Testumgebungen
- 6. Zusammenfassung



Überblick der heutigen Vorlesung



- Auswahl wichtiger Datentypen
- SystemVerilog f
 ür kombinatorische Logik (Fortsetzung)
- SystemVerilog für sequentielle Logik
- SystemVerilog für parametrisierte Module
- SystemVerilog für Testumgebungen




Harris 2013/2016 Kap. 4.4, 4.5, 4.7 - 4.9

Agenda



- 1. SystemVerilog Datentypen
- 2. SystemVerilog für kombinatorische Logik (Forts.)
- 3. SystemVerilog für sequentielle Logik
- 4. SystemVerilog für parametrisierte Module
- 5. SystemVerilog für Testumgebungen
- 6. Zusammenfassung



Auswahl wichtiger Datentypen



 \blacktriangleright bit = {1'b0, 1'b1}

(zweiwertige Logik)

► logic = {1'b0, 1'b1, 1'bx, 1'bz}

(vierwertige Logik)

- int = $\{-2**31, ..., 2**31-1\}$ = bit signed [31:0]
- ▶ integer = $\{-2**31, ..., 2**31-1\}$ = logic signed [31:0]
- ▶ enum = Aufzählung symbolischer Werte (bspw. für endliche Automaten)
- time, real, typedef, struct, ...
- Vektoren und Arrays

Vektoren und Arrays



```
comb/vecarr.sv
```

```
// Deklaration
     logic [7:0] bitVector = 8'hAB; // 8 bit Vektor [MSB:LSB]
                 bitArray [0:7]; // 8 bit Array [first:last]
     logic
     // Zugriffe / Modifikation
5
     initial begin
       #1 bitVector = 8'hCD; // alle Vektorbits überschreiben
       #1 bitVector[5] = 1'b1; // Vektorbits einzeln überschreiben
       #1 bitVector[3:0] = 4'hF: // Vektorbereich überschreiben
10
       // Array-Zugriff nur elementweise möglich
11
       for (int i=0; i<$size(bitArray); i++) #1 bitArray[i] = bitVector[i];</pre>
12
     end
13
```

Signals	Waves												
Time) 1	ns 2	ns 3	ns 4	ns 5	ns 6	ns 7	ns 8	ns 9	ns 10	ns 11	ns 12 r	ns
bitVector[7:0] =	AB	CD	ED	EF									
bitArray[7:0] =	xxxxxxx				xxxxxxx1	xxxxxx11	xxxxx111	xxxx1111	xxx01111	xx101111	×1101111	11101111	=

Operationen auf Vektoren



```
comb/vecop.sv
   module vecop(input logic [3:0] A, input logic [3:0] B,
2
               output logic U, V, output logic [3:0] W,
               output logic [1:0] X, output logic [5:0] Y,
3
               output logic [7:0] Z);
4
     // Reduktion
     assign U = & A; // U = A[0] & A[1] & A[2] & A[3]
7
     // logische Verknüpfung
     assign V = A && B; // V = (A[0] | A[1] | A[2] | A[3])
10
                         // & (B[0] | B[1] | B[2] | B[3])
11
12
     // bitweise Verknüpfung
13
     14
                         // W[2] = (A[2] \& B[2]), W[3] = (A[3] \& B[3])
15
16
     // Konkatenation
17
     assign \{X,Y\} = \{A,B\}; // X = A[3:2], Y[5:4] = A[1:0], Y[3:0] = B
18
19
     // (unsigned) Arithmetik
20
     assign Z = A * B:
21
22
   endmodule
23
```

Einschränkungen von Arrays



- nicht als Ports verwendbar
- nicht mit assign verwendbar
 - kein "part select" (assign bitArray[3:0] = 4'hF;)
 - keine Zuweisung ganzer Arrays (assign bitArray2 = bitArray;)
- keine Reduktion/Konkatenation
- keine bitweisen/logischen/arithmetischen Operationen

Speicher als Vektor-Array




```
seq/memory.sv
               Breite
                            Tiefe
       logic [3:0] mem [0:15];
                                        // 16 Worte zu je 4 bit
3
       initial for (int i=0; i<$size(mem); i++) #1 mem[i] = i;</pre>
4
Signals
                 Waves
                                                                  10 ns
Time
 \mem[0][3:0]
 \mem[1][3:0]
 \mem[2][3:0]
 \mem[3][3:0]
 \mem[4][3:0]
 \mem[5][3:0]
                 ×
 \mem[6][3:0]
 \mem[7][3:0]
                 ×
 \mem[8][3:0]
 \mem[9][3:0]
\mem[10][3:0]
\mem[11][3:0]
                 x
\mem[12][3:0]
\mem[13][3:0]
\mem[14][3:0]
\mem[15][3:0]
```

Agenda



- 1. SystemVerilog Datentypen
- 2. SystemVerilog für kombinatorische Logik (Forts.)
- 3. SystemVerilog für sequentielle Logik
- 4. SystemVerilog für parametrisierte Module
- 5. SystemVerilog für Testumgebungen
- 6. Zusammenfassung



Wiederholung: Assign Statement



comb/example.sv

```
module example(input logic a, b, c, output logic y);

assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;

endmodule
```

- auch continuous assignment genannt
- Linke Seite (LHS, "left hand side"): Variable oder Port
- Rechte Seite (RHS, "right hand side"): logischer Ausdruck
- Zuweisung, wenn der Wert von RHS sich ändert

always_comb Block



- always_comb <instruction>
 - zum Zeitpunkt 0, nachdem alle initial und always Blöcke gestartet sind
 - und immer wenn der Wert von RHS sich ändert
- LHS Variablen dürfen nicht von anderen Blöcken geschrieben werden

Fallunterscheidungen (case) Beispiel: Dezimale 7-Segment Anzeige



```
comb/sevenseg.sv
                                                                        A_3 A_2 A_1 A_0
   module sevenseg (input logic [3:0] A,
                       output logic [6:0] S);
      always comb case (A)
               0: S = 7'b011_1111;
                                                                              S_{\mathsf{n}}
               1: S = 7'b000 0110:
               2: S = 7'b101 1011:
               3: S = 7'b100_11111;
               4: S = 7'b110 0110:
                                                                                    S_1
               5: S = 7'b110_1101;
               6: S = 7'b111_101;
10
               7: S = 7'b000 0111:
               8: S = 7'b111_1111;
12
                                                                                    S_2
               9: S = 7'b110_1111;
13
        default: S = 7'b000 0000:
14
      endcase
15
                                                                              S_3
   endmodule
16
```

- case darf nur in always/always_comb Blöcken verwendet werden
- für kombinatorische Logik müssen alle Eingabe-Optionen abgedeckt werden
- explizit oder per default ("alle anderen")

Fallunterscheidungen (casez) Beispiel: Prioritätsencoder



```
comb/priority_encoder.sv

1 module priority_encoder(input logic [3:0] A,
2 output logic [3:0] Y);
3 always_comb casez(A) // casez erlaubt don't cares
4 'b1???: Y = 4'b1000; // ? = don't care
5 4'b01??: Y = 4'b0100;
6 4'b001?: Y = 4'b0010;
7 4'b0001: Y = 4'b0001;
8 default: Y = 4'b0000;
9 endcase
10 endmodule
```



Eigenschaften von assign und always_comb




- werden immer ausgeführt, wenn sich ein Signal auf der rechten Seite ändert
 - ⇒ interne Zustände, die nicht (transitiv) von aktuellen Eingängen abhängen, können nicht dargestellt werden
 - ⇒ für sequentielle Logik ist anderes Sprachkonstrukt notwendig
- Reihenfolge im Quellcode nicht relevant
 - nebenläufige Signalzuweisungen ("concurrent signal assignments")
 - Achtung: Blockierende Signalzuweisungen (a = b) innerhalb von Blöcken (begin/end) werden seriell ausgeführt.

Agenda



- 1. SystemVerilog Datentypen
- 2. SystemVerilog für kombinatorische Logik (Forts.)
- 3. SystemVerilog für sequentielle Logik
- 4. SystemVerilog für parametrisierte Module
- 5. SystemVerilog für Testumgebungen
- 6. Zusammenfassung



Grundkonzept von always Blöcken




- ▶ always <instruction> führt eine Instruktion als Endlosschleife aus
- ▶ durch Klammerung (begin ... end) werden Instruktionen zusammengefasst
- alle always Blöcke werden parallel (nebenläufig) ausgeführt
- ohne explizite Verzögerungsangaben wird die simulierte Systemzeit durch die Ausführung nicht erhöht (nur "Deltazyklen", s. später)
- # <tval> verzögert die Ausführung des umgebenden always blocks

```
Delay.java

1 boolean a;
while (true) {
   a = true;
   Thread.sleep(1);
   a = false;
   Thread.sleep(2);
   }
```

```
seq/delay.sv

1 logic a;
2 always begin
a = 1;
4 #1;
5 a = 0;
6 #2;
7 end
9 logic b=0;
0 always #0.5 b=!b;
```



Interpretation von Verzögerungszeiten



- ▶ `timescale <base> /
 recision> vor Modul spezifiziert
 - ► Zeitbasis (<base>), mit der die Verzögerungsangabe (<tval>) multipliziert wird
 - ► Genauigkeit (<precision>), auf welche die Verzögerungszeit gerundet wird
- für <tval> kann arithmetischer Ausdruck verwendet werden, der auch von variablen Signalen abhängig sein darf

Warten auf Ereignisse




- @ <expr> wartet auf Änderung von kombinatorischem Ausdruck <expr>
- @(posedge <expr>) wartet auf steigende Flanke von <expr> $(0 \rightarrow 1, x \rightarrow 1, z \rightarrow 1, 0 \rightarrow z, 0 \rightarrow x)$
- @(negedge <expr>) wartet auf fallende Flanke von <expr> $(1 \rightarrow 0, x \rightarrow 0, z \rightarrow 0, 1 \rightarrow z, 1 \rightarrow x)$
- 0(<event1> or <event2>) wartet auf Eintreten eines der aufgelisteten Ereignisse
 - or kann auch durch, ersetzt werden
 - wird auch als Sensitivitätsliste bezeichnet
- @* wartet auf Änderung eines der im always Block gelesen Signale
- ► Warte-Statements können an beliebiger Stelle im always Block stehen

Warten auf Ereignisse



```
seq/events.sv
   logic
           a=0, b=0;
   always
           #3
                           a=!a;
   always #10
                           b=!b:
3
4
   logic
           c,d,e,f,g;
5
   always @a
                           c=a^b:
   always @(posedge a) d=a^b;
   always
           @(negedge a) e=a^b;
           @(a,b)
   always
                           f=a^b;
9
   always
                           g=a^b;
10
11
   logic
           h=0, i=0;
12
   always
           @(a&b)
                             h = !h;
13
           @(posedge a&b) i=!i;
   alwavs
14
```



Zuweisungssequenzen in always Blöcken



- blockierende Zuweisungen: <signal> = <expr>;
 - <expr> wird ausgewertet und an <signal> zugewiesen, bevor n\u00e4chste Zuweisung behandelt wird
 - ⇒ blockierende Zuweisungen werden in gegebener Reihenfolge (sequentiell) abgehandelt
- Nicht-blockierende Zuweisungen: <signal> <= <expr>;
 - <expr> aller nicht-blockierenden Zuweisungen in einer Sequenz werden ausgewertet, aber noch nicht an <signal> zugewiesen, sondern nur vorgemerkt
 - Erst bei Fortschreiten der Systemzeit (# oder @) erfolgt Zuweisung an <signal> (Abarbeitung der Vormerkungen als "Deltazyklen")
 - \Rightarrow nicht-blockierende Zuweisungen werden nebenläufig (parallel) abgehandelt

Zuweisungssequenzen in always Blöcken



```
seq/non_blocking.sv
      logic [3:0] a = 0;
      always #10 a++;
3
      logic [3:0] b,c,d,
5
                      e,f,g;
      always @a begin
6
         b \le a+2;
7
         c \le b:
8
             = a+2;
10
             = d;
11
12
             = c:
13
         #1;
14
              с;
15
      end
16
```

```
31 ns
                        30 ns
Time
a[3:0]
                          3
b[3:0]
                          5
c[3:0]
            3
d[3:0]
e[3:0]
            4
                          5
f[3:0]
q[3:0]
            3
```

Einmalige und kombinatorische Ausführung




- initial <instruction>
 - entspricht always begin <instruction> @(0); end
 - ⇒ für Initialisierung in der Simulation verwenden
- always_comb <instruction>
 - verbessert always @* <instruction>:
 - einmalige Ausführung zu Beginn der Simulation, auch wenn sich Eingabesignale noch nicht geändert haben
 - Fehlermeldung, wenn selbes Signal aus verschiedenen always_comb Blöcken geschrieben werden soll
 - ⇒ für (komplexe) kombinatorische Logik (for, if/else, case, casez) verwenden
 - Achtung: Icarus-Verilog unterstützt always_comb (noch) nicht
 - ⇒ wird durch always @* ersetzt

Modellierung von Speicherelementen always Blöcke für Latches und Flip-Flops













Modellierung von Speicherelementen Blockierende always_ff Blöcke



```
seq/non_blocking_ff.sv

1 module non_blocking_ff(
2 input logic CLK,D,
3 output logic Q,Y);


4 always_ff @(posedge CLK) begin
6 Q <= D; // non-blocking
7 Y <= Q; // non-blocking
8 end
9 endmodule
```


```
module blocking_ff(
input logic CLK,D,

output logic Q,Y);

always_ff @(posedge CLK) begin
Q = D; // blocking
Y = Q; // blocking
end
endmodule
```

seq/blocking_ff.sv





► Empfehlung: Verwenden Sie *keine* blockierenden Zuweisungen in always_ff und always_latch Blöcken!

Spezialisierte always Blöcke für Speicherelemente




- always_latch <instruction>
 - ► für Schaltungen mit Latches
 - entspricht always_comb <instruction>
 - Achtung: Latches werden in synchronen Schaltungen kaum benutzt
 - \Rightarrow i.d.R. durch Fehler in der HDL-Beschreibung verursacht
- always_ff <instruction>
 - für Schaltungen mit Flip-Flops
 - entspricht always <instruction>
 - vergleichbare Verbesserungen wie bei always_comb
- ⇒ Synthese-Tools erkennen Absicht des Designers besser und k\u00f6nnen bei ungeeigneter HDL-Beschreibung warnen


Rücksetzbare Flip-Flops



seq/dffar.sv



seq/dffr.sv



Flip-Flop mit Taktfreigabe




```
module dffe (input logic CLK,RST,EN,D, output logic Q);

always_ff @(posedge CLK)

if (RST) Q <= 0;
else if (EN) Q <= D;

endmodule
```



Allgemeine Regeln für Signalzuweisungen (synchrone sequentielle Logik)



- interne Zustände
 - innerhalb von always_ff @(posedge CLK)
 - mit nicht-blockierenden Zuweisungen (<=)</p>
 - möglichst nur ein/wenige Zustände pro always_ff block
- einfache kombinatorische Logik durch nebenläufige Zuweisungen (assign)
- komplexere kombinatorische Logik
 - innerhalb von always_comb
 - mit blockierenden Zuweisungen (=)
- ein Signal darf NICHT
 - von mehreren nebenläufigen Prozessen (assign oder always) beschrieben werden
 - innerhalb eines always Blocks mit blockierenden und nicht-blockierenden Zuweisungen beschrieben werden




Pause & Umfrage bis hier

Agenda



- 1. SystemVerilog Datentypen
- 2. SystemVerilog für kombinatorische Logik (Forts.)
- 3. SystemVerilog für sequentielle Logik
- 4. SystemVerilog für parametrisierte Module
- 5. SystemVerilog für Testumgebungen
- 6. Zusammenfassung



Parametrisierte Module



- ▶ neben Ein- und Ausgaben kann Modulschnittstelle auch parameter definieren
- parametrisierte Eigenschaften werden bei Instanziierung durch konkrete Werte ersetzt
 - zur Laufzeit nicht änderbar
 - vergleichbar mit C-Präprozessor oder Java-Generics
- typische Parameter: Port-Breite, Speichertiefe, ...

```
comb/mux2xW.sv

module mux2xW

#(parameter WIDTH=8)

(input logic [WIDTH-1:0] A,B,
input logic S,
output logic [WIDTH-1:0] Y);

assign Y = S ? A : B;

endmodule
```

```
comb/mux2xW_tb.sv

1  module mux2xW_testbench;
2  3  localparam W=4;
4  logic [W-1:0] a=4,b=3,y;
6  logic s;
7  mux2xW #(W) uut(a,b,s,y);
9  endmodule
```

Beispiel: Register



seq/register.sv

Iterative / Optionale Instantiierung




Anzahl von Submodulen hängt oft von Parameter ab

```
seq/shift reg.sv
   module shift_reg #(parameter WIDTH=8,
                       parameter DEPTH=32)
                      (input logic CLK, RST,
                       input logic [WIDTH-1:0] D,
                       output logic [WIDTH-1:0] Q);
5
     logic [WIDTH-1:0] c [0:DEPTH];
     assign c[0] = D;
     assign Q = c[DEPTH];
10
     genvar i: // für Schleife im generate-Block
11
     generate // für SystemVerilog optional
12
       for (i=0; i<DEPTH; i=i+1) begin
13
          register #(WIDTH) r (.CLK(CLK), .RST(RST), .D(c[i]), .Q(c[i+1]));
14
       end
15
     endgenerate
16
   endmodule
17
```

Agenda



- 1. SystemVerilog Datentypen
- 2. SystemVerilog für kombinatorische Logik (Forts.)
- 3. SystemVerilog für sequentielle Logik
- 4. SystemVerilog für parametrisierte Module
- 5. SystemVerilog für Testumgebungen
- 6. Zusammenfassung



Testumgebungen (testbenches)



- HDL-Programm zum Testen eines anderen HDL-Moduls
 - im Hardware-Entwurf schon lange üblich
 - ... seit einigen Jahren auch im Software-Bereich (JUnit etc.)
- getestetes Modul
 - Device under test (DUT), Unit under test (UUT)
- Testrahmen werden nicht synthetisiert
 - nur für Simulation benutzt
- Arten von Testrahmen
 - einfach: Testdaten an uut anlegen und Ausgaben anzeigen
 - selbstprüfend: Ausgaben zusätzlich auf Korrektheit prüfen
 - selbstprüfend mit Testvektoren: variable Testdaten (bspw. aus Datei lesen),
 s. Kapitel 4.9 in Harris 2013/2016

Beispiel



comb/simple.sv

```
module simple(input logic a, b, c,

output logic y);

assign y = ~b & ~c | a & ~b;

endmodule
```

Einfacher Testrahmen



comb/simple_tb.sv

```
module simple_tb;
     logic a, b, c, y;
     simple uut(a, b, c, y);
3
4
     initial begin
5
       // dump changes of all variables to this file
       $dumpfile("simple_tb.vcd");
       $dumpvars;
       a = 0; b = 0; c = 0; #10;
10
                     c = 1: #10:
11
               b = 1; c = 0; #10;
12
                       c = 1: #10:
13
14
       $display("FINISHED simple_tb"); // Text ausgeben
15
       $finish; // beendet Simulation
16
17
     end
```

Selbstprüfender Testrahmen



comb/simple_tb2.sv

```
module simple_tb2;
     logic a, b, c, v;
     simple uut(a, b, c, y);
4
     initial begin
5
       $dumpfile("simple_tb2.vcd");
       $dumpvars;
       // === testet auf logische Gleichheit (0,1,X,Z)
       a=0;b=0;c=0; #10; assert(y===1) else $error("000 failed.");
                c=1; #10; assert(y===0) else $error("001 failed.");
10
           b=1;c=0; #10; assert(y===0) else $error("010 failed.");
11
                c=1; #10; assert(y===0) else $error("011 failed.");
12
13
       $display("FINISHED simple_tb2");
14
       $finish:
15
     end
16
   endmodule
17
```

Testumgebungen (testbenches)



- Modul ohne Ports
- Stimuli erzeugen (Takt, Reset, Eingabedaten)
- "unit under test" instantiieren
- Ausgabedaten und Timing verifizieren
 - erschöpfend oder zufällig
 - Grenzfälle abdecken
- wird nicht synthetisiert
- speziell für Icarus-Verilog
 - VCD-Datei öffnen
 - beobachtete Signale konfigurieren
 - Simulation beenden

```
`timescale 1 ns / 10 ps
   module sub tb:
     logic clk = 0, reset = 1;
      always \#(0.5/10)
                              clk \leq \simclk:
      initial @(posedge clk) reset <= 0;
     logic [3:0] a,b,v;
      sub uut(clk.reset.a.b.v):
      initial begin
        $dumpfile("sub_tb.vcd");
11
        $dumpvars;
        for (int i=0; i<256; i++) begin
14
          {a,b} <= i;
          @(posedge clk);
16
          if (y != a-b) $display("error");
        end
19
        $display("FINISHED sub_tb");
20
        $finish:
21
22
      end
   endmodule
```

Ausgabe von Statusmeldungen



- \$\) \$\) \$\) \$\) \$\) \$\) \$\) \$\) \$\);
- ▶ ähnlich printf in C und Java
- wichtige Platzhalter:
 - ▶ %d %b %h für dezimal, binär, hexadezimal
 - %m für Modulname (implizites Argument), bspw. add_tb.uut
 - %t für Zeit (mit Einheit)
- \$timeformat(-9, 1, "ns", 8); zum Einstellen des Zeitformats
 - Skalierung auf 10⁻⁹
 - eine Nachkommastelle
 - Einheiten-Suffix
 - Anzahl der anzuzeigenden Zeichen


Auslesen der Simulationszeit



- \$time aktuelle Systemzeit als ganze Zahl (int)
- \$realtime aktuelle Systemzeit als rationale Zahl (real)
- Anwendungsbeispiel: Zeitspanne zwischen zwei Signalflanken bestimmen

```
timescale 1 us / 10 ns
module deltat;
logic a=0; always #3 a <= ~a;
logic b=0; always #1.6 b <= ~b;

real aEvent; always @a aEvent <= $realtime;
real delay; always @b delay <= $realtime - aEvent;
endmodule</pre>
```



Fortgeschrittenes Testen



- Erstellen effizienter Testpläne ist nicht trivial
 - Abdeckung maximieren (gezielt vs. zufällig)
 - Wiederverwendbarkeit maximieren
 - Überlappung minimieren
- Multi-Domänen Cosimulation von Hardware und
 - Software
 - Event-basierten Kommunikationsprotokollen
 - kontinuierlichen physikalischen Prozessen
- ► Testgetriebene Entwicklung (TDD)
- ⇒ SystemVerilog bringt hier viele Verbesserungen
 - ► file IO
 - assertions, implications
 - (constrained) random
 - Klassen, Vererbung, Schnittstellen
 - Direct Programming Interface (DPI) zu C, C++, SystemC, etc.




Chris Spear: SystemVerilog for Verification (Springer)

Agenda



- 1. SystemVerilog Datentypen
- 2. SystemVerilog für kombinatorische Logik (Forts.)
- 3. SystemVerilog für sequentielle Logik
- 4. SystemVerilog für parametrisierte Module
- 5. SystemVerilog für Testumgebungen
- 6. Zusammenfassung



Zusammenfassung und Ausblick



- SystemVerilog Datentypen
- SystemVerilog für kombinatorische Logik (Fortsetzung)
- SystemVerilog f
 ür sequentielle Logik
- SystemVerilog f
 ür parametrisierte Module
- SystemVerilog für Testumgebungen
- Nächste Vorlesung behandelt
 - SystemVerilog für Zustandsautomaten
 - SystemVerilog Abschluss und Ausblick
 - Sequentielle Grundelemente
 - Speicherfelder

Lehrevaluation (19.01.2022 - 30.01.2022)



- Ziel / Nutzen
 - mittel-/langfristige Verbesserung der Lehre
 - Diskussionsgrundlage für Kontrollgremien des FB 20
 - Bewertungsgrundlage für Vergabe vom "Preis für gute Lehre" des FB 20
 - ⇒ kommt Studierenden und Lehrenden zugute
- Ablauf
 - anonymisierte Online-Fragebögen
 - Link und persönliche TANs in Moodle verfügbar
 - Vorlesung und Übung werden getrennt evaluiert
 - \Rightarrow Online-Fragebögen mit zwei unterschiedlichen TANs öffnen
 - bitte bis 30.01.2022 ausfüllen!