Digitaltechnik Wintersemester 2021/2022 11. Übung



Prof. Dr.-Ing. Thomas Schneider, M.Sc. Daniel Günther, M.Sc. Amos Treiber LÖSUNGSVORSCHLAG

KW04

Bitte bearbeiten Sie die Übungsblätter bereits im Voraus, sodass Sie Ihre Lösungen zusammen mit Ihren Kommilitonen und Tutoren während der wöchentlichen Übungsstunde diskutieren können.

Mit der angegebenen Bearbeitungszeit für die einzelnen Aufgaben können Sie Ihren Leistungsstand besser einschätzen.

Übung 11.1 Pipelining – Register Transfer Logik

[20 min]

Folgende Grafik zeigt eine Pipeline zur Berechnung der Funktion $(x^2 + 5) \cdot 2 - 8$:



Mittels eines Eingangsignals **set** wird signalisiert, dass mit einer steigenden Taktflanke ein neuer Wert in das erste Register der Pipeline geladen werden soll. Der in R5 gespeicherte Wert entspricht dem Ergebnis der Funktion.

a) Setzen Sie die Pipeline in SystemVerilog um. Erweitern Sie dafür den unten gegebenen Quelltext für das Pipeline-Modul und entwerfen Sie zusätzliche Module zum Berechnen der Funktion jeder Pipeline-Stufe.

Das Verwenden der arithmetischen Operatoren von SystemVerilog ist in den funktionalen Zusatzmodulen erlaubt. Die Setup/Hold-Zeiten der Register sowie Überläufe können vernachlässigt werden.

seq/pipeline/pipeline.sv

```
9
     // Rechnungen innerhalb der einzelnen Pipeline-Stufen
10
     stufe1 st1(register1, out1);
11
     stufe2 st2(register2, out2);
12
     stufe3 st3(register3, out3);
13
     stufe4 st4(register4, out4);
14
15
     // Setzen des Eingangs der Pipeline
16
     always_ff @(posedge clock)
17
       if(set)
18
          register1 <= in;</pre>
19
       else
20
          register1 <= register1;</pre>
21
22
     // Fortschreiten der Pipeline
23
     always_ff @(posedge clock)
```

```
begin
25
       register2 <= out1;</pre>
26
27
       register3 <= out2;</pre>
       register4 <= out3;</pre>
28
       register5 <= out4;</pre>
29
     end
30
31
     // Ausgang
32
     assign out = register5;
33
34
   endmodule
35
36
   // Quadrieren
37
   module stufe1 (input [7:0] in, output [7:0] out);
39
     assign out = in * in;
   endmodule
40
41
   // Addition von 5
   module stufe2 (input [7:0] in, output [7:0] out);
43
     assign out = in + 8'd5;
44
   endmodule
45
   // Multiplikation mit 2
47
   module stufe3 (input [7:0] in, output [7:0] out);
48
     assign out = in * 2;
49
   endmodule
  // Substraktion von 8
52
  module stufe4 (input [7:0] in, output [7:0] out);
53
     assign out = in - 8'd8;
   endmodule
```


b) Erstellen Sie eine Testbench, um die Funktion der Pipeline anhand von einigen Werten per Simulation zu testen.

seq/pipeline/pipeline_tb.sv

```
`timescale 1 ns / 10 ps
   module pipeline_tb;
3
     logic clock = 0;
     logic set = 0;
     logic [7:0] in, out;
6
     always \#(0.5) clock <= \simclock;
     // Das zu testende Modul (Unit-Under-Test (UUT))
10
     pipeline uut(clock, set, in, out);
11
12
     initial begin
13
       $dumpfile("pipeline_tb.vcd");
14
       $timeformat(-9, 5, " ns", 10);
15
       $dumpvars;
16
17
         #0.1;
18
             in = 0;
19
              set = 1;
20
         #1; // 1 Takt warten
21
              set = 0; // => Wert sollte diesen Takt nicht übernommen werden
22
              in = 1;
23
              #1; // 1 Takt warten
24
```

```
set = 1;
25
               #1; // 1
                         Takt warten
26
               in = 2;
27
               #1; // 1 Takt warten
28
               in = 3;
29
               #1; // 1 Takt warten
30
               in = 4;
31
               #1; // 1 Takt warten
32
               in = 5;
33
               #5; // 5 Takte warten
34
35
        $display("FINISHED pipeline_tb");
36
        $finish;
37
      end
39
   endmodule
40
```

Der Takt schaltet alle 0,5 ns um, was eine steigende Taktflanke alle 1 ns zur Folge hat. Anhand des folgenden Timing-Diagramms erkennt man gut, wie die Werte vom Eingang der jeweiligen Pipeline-Stufe nach jedem Takt durch die Pipeline weitergereicht werden:



c) Nehmen Sie nun an, dass die $t_{\rm pcq}$ - sowie $t_{\rm setup}$ -Zeit der Register bei 0,5 ns liegt und die kombinatorischen Schaltungen für die Rechnungen zwischen den Registern kritische Pfade mit folgenden Verzögerungen haben: x^2 : 0,6 ns, +5: 0,8 ns, ×2: 0,5 ns, -8: 1 ns. Mit welcher Taktfrequenz lässt sich die Pipeline maximal betreiben? Welche Frequenz wäre möglich, wenn man auf Register 2 und 4 verzichtet?

Der längste kritische Pfad zwischen zwei Registern benötigt 1 ns. Berücksichtigt man noch $2 \cdot 0,5$ ns aufgrund von t_{pcq} und t_{setup} , so ergibt dies eine minimale Taktperiodendauer von 2 ns. Folglich lässt sich die Schaltung mit maximal $\frac{1}{2 \text{ ns}} = 500 \,\text{MHz}$ betreiben.

Ohne die Register 2 und 4 würde der längste kritische Pfad zwischen zwei Registern 0,5 ns+1 ns = 1,5 ns benötigen. Zuzüglich t_{pcq} und t_{setup} ist eine Taktfrequenz von $\frac{1}{2.5 \, \text{ns}} = 400 \, \text{MHz}$ erlaubt.

d) Welcher Vor- und welcher Nachteil ergibt sich hauptsächlich aus der Verwendung von vielen Pipeline-Stufen? Viele Pipeline-Stufen erlauben oft starke Erhöhungen der Taktfrequenz und steigern somit den Durchsatz der Schaltung. Allerdings steigern viele Pipeline-Stufen fast immer die Latenz, also die Zeit von der Eingabe eines Werts in die Pipeline bis zur Ausgabe des korrespondierenden Ergebnisses.

Übung 11.2 Zeitverhalten sequentieller Beschreibungen


[15 min]

Simulieren Sie das Verhalten der nachfolgenden Signale für die ersten 100 ns. Bedenken Sie, dass bei einfachen always Blöcken (im Gegensatz zu always_comb) die Signalinitialisierung nicht als Signaländerung interpretiert wird.

seq/timing.sv

```
timescale 1 ns / 10 ps
1
  module timing;
2
     localparam x = 2;
3
    logic [2:0] a = 0;
5
     always begin if (!a[0]) #10; else #(3+x); a <= a+1; end
6
     logic b, c, d, e, f, g, h, i, j;
8
     assign b = ^a;
9
     always
                          begin
                                                          d = c; @(negedge a[0]); end
                                             c = b;
10
     always
                          begin
                                             e = b; \#a; f = e; @(posedge a[0]); end
11
     always @(negedge b) begin
                                    g \ll c; h \ll g;
                                                                                     end
12
     always @(f|d)
                          begin #2; i = e; j <= i;
                                                                                     end
13
  endmodule
```

Achtung: in Zeile 6 wird die Bedingung !a[0] für den alten Wert von a vor der letzten nicht-blockierenden Zuweisung geprüft!



Übung 11.3 Parametrisierte Moduldefinition

[15 min]

In dieser Aufgabe soll ein XOR Gatter mit einer variablen Anzahl an Eingängen realisiert werden.

a) Implementieren Sie ein funktionales Modul (Verhaltensbeschreibung) zu folgender Schnittstelle:

```
comb/xor/Parameter_Xor_Funct.sv
  module xor_functional #(parameter SIZE = 2)
                             (input logic [SIZE-1: 0] I,
2
                              output logic
      assign 0 = ^I;
  endmodule
```

b) Realisieren Sie ein äquivalentes strukturelles Modul (Strukturbeschreibung) zu nachfolgender Schnittstelle. Nutzen Sie dafür eine **for** Schleife um eine variable Anzahl an Zuweisungen zu generieren.

comb/xor/Parameter_Xor_Struct.sv module xor_structural #(parameter SIZE = 2) (input logic [SIZE-1: 0] I, 2 output logic 0); 3 logic [SIZE-2 : 0] B; assign 0 = B[SIZE-2];genvar i; generate for (i = 0; i < SIZE-1; i = i+1) begin if(i == 0)10 11 assign $B[0] = I[0] ^ I[1];$ else 12 assign $B[i] = I[i+1] ^ B[i-1];$ 13 14 end endgenerate 15 16 endmodule

c) Entwickeln Sie eine selbsttestende Testbench für beide Module mit Größe 4.

comb/xor/Parameter_Xor_Tb.sv

```
`timescale 1 ns / 10 ps
   module param_xor_tb;
2
     logic clk = 0;
     always #1 clk <= ~clk;
     logic rst = 1;
     initial @(posedge clk) rst <= 0;</pre>
10
     logic [3:0] a;
     logic
                  yF, yS;
11
12
     xor_functional #(4) uut_f (a, yF);
13
     xor_structural #(4) uut_s (a, yS);
14
15
     initial begin
16
       $dumpfile("param_xor_tb.vcd");
17
18
       $timeformat(-9, 0, " ns", 8);
       $dumpvars;
19
20
       for (int i = 0; i < 16; i = i + 1) begin
21
22
           a \ll i;
23
           @(posedge clk);
24
25
            if(yF != ^a)
              $display("%t: Functional Unit wrong. Expected %d but was %d for %d",
27
                $time, ^a, yF, a);
28
29
            if(yS != ^a)
30
              $display("%t: Structural Unit wrong. Expected %d but was %d for %d",
31
                $time, ^a, yS, a);
32
33
```