

Digitaltechnik

Wintersemester 2021/2022

12. Übung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Prof. Dr.-Ing. Thomas Schneider, M.Sc. Daniel Günther, M.Sc. Amos Treiber
LÖSUNGSVORSCHLAG

KW05

Bitte bearbeiten Sie die Übungsblätter bereits im Voraus, sodass Sie Ihre Lösungen zusammen mit Ihren Kommilitonen und Tutoren während der wöchentlichen Übungsstunde diskutieren können.

Mit der angegebenen Bearbeitungszeit für die einzelnen Aufgaben können Sie Ihren Leistungsstand besser einschätzen.

Übung 12.1 2 bit Addierer

[20 min]

In dieser Aufgabe implementieren Sie einen 2 bit Addierer auf verschiedene Arten.

Bei einem 2 bit Addierer handelt es sich um eine kombinatorische Schaltung mit folgender Schnittstelle:




- Inputs:
 - 2 bit breite Zahlen A und B ($A := a_1a_0$, $B := b_1b_0$)
- Outputs:
 - 2 bit breite Summe S von A und B ($S := s_1s_0$)
 - Übertrag C

a) Implementieren Sie den 2 bit Addierer mit Basisgattern:

1. Stellen Sie die Wahrheitstabelle für den 2 bit Addierer auf.

a_1	a_0	b_1	b_0	C	s_1	s_0
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	0
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	1	0	0
1	1	1	0	1	0	1
1	1	1	1	1	1	0

2. Nutzen Sie Karnaugh Diagramme, um die minimierte DNF für s_0 , s_1 und C zu ermitteln.




$$C = a_1 b_1 + a_0 b_1 b_0 + a_1 a_0 b_0$$

$$s_1 = a_1 \overline{b_1} \overline{b_0} + \overline{a_1} \overline{a_0} b_1 + \overline{a_1} b_1 \overline{b_0} + a_1 \overline{a_0} \overline{b_1} + \overline{a_1} a_0 \overline{b_1} b_0 + a_1 a_0 b_1 b_0$$

$$s_0 = \overline{a_0} b_0 + a_0 \overline{b_0}$$

3. Implementieren Sie die Schaltung als zweistufige Logik.



4. Modellieren Sie die zweistufige Logik als Verhaltensbeschreibung in SystemVerilog. Verwenden Sie für Basisgatter die entsprechenden Operatoren (&, |, ~).

arith/adder/zweistufig2BitAddierer.sv

```

1 module zweistufig2BitAddierer (
2     input  logic [1:0] A,
3     input  logic [1:0] B,
4     output logic C,
5     output logic [1:0] S);
6
7     assign S[0] = ( ~A[0] & B[0] ) | ( A[0] & ~B[0] );
8
9     assign S[1] = ( A[1] & ~B[1] & ~B[0] ) |
10    (~A[1] & ~A[0] & B[1] ) |

```

```

11      (~A[1]      & B[1] & ~B[0] ) |
12      ( A[1] & ~A[0] & ~B[1] ) |
13      (~A[1] & A[0] & ~B[1] & B[0] ) |
14      ( A[1] & A[0] & B[1] & B[0] );
15
16      assign C      = (A[1] & B[1]      ) |
17                      (A[0] & B[1] & B[0]) |
18                      (A[1] & A[0] & B[0]);
19
20  endmodule

```

b) Implementieren Sie den 2 bit Addierer mit Hilfe von Halb- und Volladdierern.

1. Ein Halbaddierer ist eine kombinatorische Schaltung zur Addition von zwei 1 bit Eingängen (A und B). Das 2 bit Ergebnis wird auf die beiden Signale S und C aufgeteilt. Implementieren Sie einen Halbaddierer als Verhaltensbeschreibung in SystemVerilog.

```

                                arith/adder/Halbaddierer.sv
1  module Halbaddierer (
2      input  logic A, B,
3      output logic C, S);
4
5      assign S = A ^ B;
6      assign C = A & B;
7
8  endmodule

```

2. Ein Volladdierer ist eine kombinatorische Schaltung zur Addition von drei 1 bit Eingängen (A, B und C_{in}). Das 2 bit Ergebnis wird auf die beiden Signale S und C_{out} aufgeteilt. Implementieren Sie einen Volladdierer in SystemVerilog. Verwenden Sie dafür zwei Halbaddierer.

```

                                arith/adder/Volladdierer.sv
1  module Volladdierer (
2      input  logic CIN, A, B,
3      output logic COUT, S);
4
5      logic ha1_c, ha1_s, ha2_c;
6
7      Halbaddierer ha1 (.A(A),      .B(B),      .C(ha1_c), .S(ha1_s) );
8      Halbaddierer ha2 (.A(ha1_s), .B(CIN), .C(ha2_c), .S(S)      );
9
10     assign COUT = ha1_c || ha2_c;
11
12 endmodule

```

3. Implementieren Sie den 2 bit Addierer als Strukturbeschreibung in SystemVerilog. Verwenden Sie dafür einen Halb- und einen Volladdierer.

```

                                arith/adder/struktur2BitAddierer.sv
1  module struktur2BitAddierer (
2      input logic [1:0] A, B,
3      output logic C,
4      output logic [1:0] S);
5
6      logic ha_c;
7
8      Halbaddierer ha (          .A(A[0]), .B(B[0]), .C(ha_c), .S(S[0]) );
9      Volladdierer fa (.CIN(ha_c), .A(A[1]), .B(B[1]), .COUT(C), .S(S[1]) );
10
11 endmodule

```

c) Implementieren Sie den 2 bit Addierer als Verhaltensbeschreibung in SystemVerilog.

```
arith/adder/verhalten2BitAddierer.sv
1 module verhalten2BitAddierer (
2     input  logic [1:0] A,
3     input  logic [1:0] B,
4     output logic C,
5     output logic [1:0] S);
6
7     assign {C, S} = A + B;
8
9 endmodule
```

Übung 12.2 Pipelining – Timing-Bedingungen

[20 min]

Folgender SystemVerilog Code beschreibt die kombinatorische Schaltung $Y = A + (\overline{A \oplus D}) C + \overline{B}$ zwischen zwei Registern im Modul base, sowie die dazugehörige funktionale Verifikation in der Testbench base_tb:

```
seq/pipeline/gates.sv
1 `timescale 1 ns / 10 ps
2 module or_gate #(parameter W=2) (input logic [W-1:0] A, output logic Y);
3     assign #(W) Y = |A;
4 endmodule
5
6 module and_gate #(parameter W=2) (input logic [W-1:0] A, output logic Y);
7     assign #(W) Y = &A;
8 endmodule
9
10 module xor_gate #(parameter W=2) (input logic [W-1:0] A, output logic Y);
11     assign #(W+1) Y = ^A;
12 endmodule
13
14 module inv_gate (input logic A, output logic Y);
15     assign #(1) Y = ~A;
16 endmodule

seq/pipeline/register.sv
1 `timescale 1 ns / 10 ps
2 module register #(parameter W = 1,
3     parameter tsetup = 0.9,
4     parameter thold = 0.5,
5     parameter tcq = 0.1)
6     (input logic CLK, input logic [W-1:0] D, output logic [W-1:0] Q);
7
8     logic [W-1:0] t;
9     always_ff @(posedge CLK) begin
10         t <= D;
11         #(tcq) Q <= t;
12     end
13 endmodule

seq/pipeline/base.sv
1 module base (input logic CLK, A, B, C, D, output logic Y);
2     logic a,b,c,d,n1,n2,n3,n4,y;
3     register #(4) rin (CLK, {A,B,C,D}, {a,b,c,d});
4     xor_gate g1 ({a,d}, n1);
5     inv_gate g2 (n1, n2);
```

```

6   and_gate      g3  ({n2,c},    n3);
7   inv_gate      g4  ( b,        n4);
8   or_gate   #(3) g5  ({a,n3,n4}, y );
9   register      rout(CLK, y,    Y );
10  endmodule

```

seq/pipeline/base_tb.sv

```

1  `timescale 1 ns / 10 ps
2  module base_tb;
3
4      logic a,b,c,d,y,clk = 0;
5      always #4.8 clk = ~clk;
6
7      base uut (clk,a,b,c,d,y);
8
9      localparam L = 2;
10     logic [L-1:0] e;
11
12     always @(posedge clk) begin
13         e <= {e[L-2:0], a | ~(a^d)&c | ~b};
14     end
15
16     initial begin
17         $dumpfile("base_tb.vcd");
18         $timeformat(-9, 2, " ns", 10);
19         $dumpvars;
20
21         for (int i=0; i<16+L; i++) begin
22             #1 {a,b,c,d} <= i;
23             if (y!=e[L-1]) $display("%t: expected %0d but got %0d",$realtime,e[L-1],y);
24             @(posedge clk);
25         end
26
27         $display("FINISHED base_tb");
28         $finish;
29     end
30
31 endmodule

```

Übung 12.2.1 Timing-Analyse

Die Parameter der Registerimplementierung (tsetup, thold und tcq) beschreiben die Setup-, Hold- und Verzögerungszeiten (mit $t_{pcq} = t_{ccq}$) in Nanosekunden. Mit welcher Frequenz kann das base Modul theoretisch maximal getaktet werden ohne die Timing-Bedingungen zu verletzen? Welche Latenz hat das Modul?

Der kritische Pfad zwischen den Registern rin und rout verläuft durch die Gatter g1 (3ns), g2 (1ns), g3 (2ns) und g5 (3ns). Zusammen mit tcq und tsetup der Register ergibt dies 10ns. Das Modul kann daher höchstens mit 100MHz getaktet werden. Da das Ergebnis nach einem Takt an der finalen Registerstufe anliegt, ergibt sich eine Latenz von 10ns.

Übung 12.2.2 Testbench-Analyse

Mit welcher Frequenz wird die Schaltung in der Testbench getaktet? Warum entdeckt die Testbench keine funktionalen Fehler, obwohl die theoretischen Timing-Bedingungen der Register im base Modul verletzt werden?

Das clk Signal schaltet alle 4,8ns um, wodurch alle 9,6ns eine steigende Taktflanke und somit eine Taktfrequenz von 104MHz erzeugt wird. Der Eingang des zweiten Registers rout ist dadurch erst 0,5ns vor der steigenden Taktflanke stabil und nicht wie durch tsetup gefordert 0,9ns. Dies verletzt zwar die Setup-Bedingung, die Register-Implementierung liest den Dateneingang aber erst zur steigenden Taktflanke, wodurch der richtige Wert übernommen wird. Insbesondere die Setup-Bedingung muss also durch zusätzliche Tests überprüft werden.

Übung 12.2.3 Überprüfen von Setup- und Hold-Bedingung

Erweitern Sie die Registerimplementierung so, dass die Timing-Bedingungen t_{setup} und t_{hold} automatisch überprüft werden. Dazu bietet es sich an, die Zeitpunkte der Änderungen am Dateneingang und der steigenden Taktflanken in entsprechenden **always** Blöcken zu kontrollieren. Bei einer Verletzung der Bedingungen soll eine entsprechende Meldung ausgegeben werden.

```
seq/pipeline/register.sv
15 real lastDevent = 0, lastCLKposedge = 0, setup, hold;
16
17 always @(D) begin
18     lastDevent = $realtime;
19     hold = lastDevent - lastCLKposedge;
20     if (hold < thold) $display("%t@m, D event %0t after CLK (hold violation)",
21                               lastDevent, hold);
22 end
23
24 always @(posedge CLK) begin
25     lastCLKposedge = $realtime;
26     setup = lastCLKposedge - lastDevent;
27     if (setup < tsetup) $display("%t@m: D event %0t before CLK (setup violation)",
28                                  lastCLKposedge, setup);
29 end
```

Die Zeitpunkte der letzten Ereignisse werden in den Variablen `lastDevent` und `lastCLKposedge` gespeichert. So kann bei der nächsten steigenden Taktflanke bestimmt werden, wie lange die letzte Änderung des Dateneingangs bereits her ist, um so die Setup-Bedingung zu prüfen (Zeile 27). Umgekehrt kann bei jeder Änderung des Dateneingangs bestimmt werden, wie lange die letzte steigende Taktflanke bereits zurück liegt, um so die Hold-Bedingung zu prüfen (Zeile 20).

Übung 12.2.4 Zusätzliche Pipeline-Stufen

Modifizieren Sie das base Modul durch Einführen zusätzlicher Pipeline-Stufen so, dass es mit Taktperiodendauer 4,2 ns betrieben werden kann, was einer Taktfrequenz von 238 MHz entspricht. Die verwendeten Logikgatter sollen dabei nicht verändert werden. Modifizieren Sie auch die Testbench so, dass das schnellere Modul korrekt getestet wird. Wie wirkt sich diese Modifikation auf die Latenz der Schaltung aus?

Aufgrund der Taktfrequenzvorgabe darf der kritische Pfad in jeder Pipeline-Stufe maximal eine Ausbreitungsverzögerung von $4,2\text{ ns} - t_{\text{pcq}} - t_{\text{setup}} = 3,2\text{ ns}$ aufweisen.

```
seq/pipeline/fast.sv
1 module fast (input logic CLK, A, B, C, D, output logic Y);
2     logic a,b,c,d,n1,n2,n3,n4,n5,n6,n7,n1r,n3r,n4r,n6r,n7r,y;
3     register #(4) rin (CLK, {A,B,C,D}, {a,b,c,d});
4     xor_gate      g1  ({a,d},      n1);
5     inv_gate      g2  ( b,         n2);
6     or_gate       g3  ({a,n2},     n3);
7     and_gate      g4  ({c,c},      n4); // Verzögerung/Buffer für Hold-Bedingung rp1
8     register #(3) rp1 (CLK, {n1,n3,n4}, {n1r,n3r,n4r});
9     inv_gate      g5  ( n1r,       n5);
10    and_gate      g6  ({n5,n4r},    n6);
11    and_gate      g7  ({n3r,n3r},   n7); // Verzögerung/Buffer für Hold-Bedingung rp2
12    register #(2) rp2 (CLK, {n6,n7}, {n6r, n7r});
13    or_gate       g8  ({n6r,n7r},   y );
14    register      rout (CLK, y, Y);
15 endmodule
```

Zum Anpassen der Testbench muss die `clk` Toggle-Periode auf 2,1 ns gesetzt (Zeile 5), das `fast` Modul instantiiert (Zeile 7) und die Anzahl der Pipeline-Stufen auf 4 erhöht werden (Zeile 9).

Da nun 3 Takte mit einer Periodendauer von 4,2 ns benötigt werden, erhöht sich die Latenz auf 12,6 ns.

Wandeln Sie folgende kontrollflusslastige Beschreibung eines sequentiellen 4bit Multiplizierers in eine äquivalente Beschreibung um, welche dessen Umsetzung als Register-Transfer-Logik besser erkennen lässt. Verfolgen Sie dafür folgende Grundregeln:

- Nur ein Signal pro **always_ff** Block (beschreibt ein Register)
- Kombinatorische Logik *vollständig* mittels nebenläufiger Zuweisungen realisieren (beschreibt die Transfer-Logik)

arith/mul/sequential.sv

```

1 module mul4x4 (input logic CLK, RST, START, input logic [3:0] A, B,
2               output logic DONE,               output logic [7:0] Y);
3
4   logic [2:0] n;
5   logic [3:0] b;
6   logic [7:0] a, p;
7
8   always_ff @(posedge CLK) begin
9     if (RST) begin
10      {n, a, b, p, DONE, Y} <= 0;
11    end else if (START) begin
12      p <= 0; a <= A; b <= B; n <= 4; DONE <= 0;
13    end else if (n > 1) begin
14      if (b[0]) p <= p + a;
15      a <= a << 1; b <= b >> 1; n <= n-1;
16    end else if (n == 1) begin
17      Y <= b[0] ? p + a : p; n <= 0; DONE <= 1;
18    end else begin
19      {DONE, Y} <= 0;
20    end
21  end
22 endmodule

```

arith/mul/rtl.sv

```

1 module mul (input logic CLK, RST, START, input logic [3:0] A, B,
2            output logic DONE,               output logic [7:0] Y);
3   logic      doneD;
4   logic [2:0] n, nD;
5   logic [3:0] b, bD;
6   logic [7:0] a, aD, p, pa, pD, yD;
7
8   // Register
9   always_ff @(posedge CLK) n    <= nD;
10  always_ff @(posedge CLK) a    <= aD;
11  always_ff @(posedge CLK) b    <= bD;
12  always_ff @(posedge CLK) p    <= pD;
13  always_ff @(posedge CLK) DONE <= doneD;
14  always_ff @(posedge CLK) Y    <= yD;
15
16  // Transfer-Logik
17  assign nD    = RST ? 0 : START ? 4 : n > 0 ? n-1 : n;
18  assign aD    = RST ? 0 : START ? A : n > 1 ? a << 1 : a;
19  assign bD    = RST ? 0 : START ? B : n > 1 ? b >> 1 : b;
20  assign pa    = b[0] ? p+a : p;
21  assign pD    = RST || START ? 0 : n > 1 ? pa : p;
22  assign doneD = n == 1 ? 1 : 0;
23  assign yD    = n == 1 ? pa : 0;
24 endmodule

```

Eine kontrollflusslastige Beschreibung (sämtliche Logik in einem **always_ff** Block) spiegelt den zugrundeliegenden Algorithmus meist besser wider und kommt einer Software-Implementierung nahe. Die RTL-nahe Beschreibung (möglichst viele aber dafür kleine **always_ff** Blöcke) spiegelt die parallel arbeitenden Hardware-Komponenten und die Abhängigkeiten dazwischen besser wider und erleichtert so die Identifikation von kritischen Pfaden. In der Praxis ist ein Mittelweg zwischen beiden Extremen häufig die beste Wahl. Dabei sollten Signale möglichst nur dann in einem **always_ff** Block zusammengefasst werden, wenn sie die gleichen Kontrollbedingungen haben.

Übung 12.4 Barrel-Shifter

[15 min]

In der Vorlesung wurden sogenannte Barrel-Shifter behandelt. Wir betrachten ergänzend die “Rotate Left” Variante (umlaufender Linksshift). Anders als die “Arithmetic” Variante aus der Vorlesung lässt der rotierende Shifter nach links “rausgeschobene” Bits nicht fallen, sondern fügt diese am anderen Ende des zu verschiebenden Wortes wieder ein.

- a) Erstellen Sie eine Verhaltensbeschreibung in SystemVerilog. Der Parameter *SIZE* in der gegebenen Schnittstelle bestimmt die Anzahl an Steuersignalen. (Hinweis: Die minimale Lösung besteht aus einer Zeile.)

```
comb/barrel/Barrel_Funct.sv
1 module functional #(parameter SIZE=2)
2     (input logic [SIZE-1:0] S,
3     input logic [(2**SIZE)-1:0] I,
4     output logic [(2**SIZE)-1:0] O);
5
6     assign O = {I, I} >> ((2**SIZE) - S);
7 endmodule
```

- b) Erstellen Sie eine Strukturbeschreibung in SystemVerilog basierend auf Multiplexern. Anstelle von Multiplexermodulen soll der ternäre Operator zur Instantiierung verwendet werden.

```
comb/barrel/Barrel_Struct.sv
1 module structural #(parameter SIZE=2)
2     (input logic [SIZE-1:0] S,
3     input logic [(2**SIZE)-1:0] I,
4     output logic [(2**SIZE)-1:0] O);
5
6     logic [(2**SIZE)-1:0] B [SIZE:0];
7     assign B[0] = I;
8     assign O = B[SIZE];
9
10    genvar i;
11    generate
12
13        for (i = 0; i < SIZE; i = i + 1)
14            assign B[i+1] = S[i] ? { B[i][(2**SIZE)-(2**i)-1:0],
15                                    B[i][(2**SIZE)-1:(2**SIZE)-(2**i)] }
16                                    : B[i];
17
18    endgenerate
19 endmodule
```


- c) Erstellen Sie eine Testbench (muss nicht selbstprüfend sein), die beide Implementierungen für einen von Ihnen gewählten Parameter *SIZE* mittels eines aussagekräftigen Bitmusters für alle möglichen Schiebewerte *S* testet.

comb/barrel/Barrel_Tb.sv

```
1 `timescale 1ns / 10ps
2 module tb;
3
4     logic CLK = 0;
5     logic [15:0] I, OF, OS;
6     logic [3:0] S;
7
8     functional #(4) uut_functional(S, I, OF);
9     structural #(4) uut_structural(S, I, OS);
10
11     always #(0.5/0.02) CLK <= ~CLK;
12
13     initial begin
14         $dumpfile("tb.vcd");
15         $timeformat(-9, 0, " ns", 8);
16         $dumpvars;
17
18         I <= 16'b0100110011101111;
19         S <= 0;
20
21         for (int i = 0; i < 16; i++) begin
22             @(posedge CLK);
23             S <= S + 1;
24         end
25
26         $finish;
27     end
28
29 endmodule
```