# Digitaltechnik Wintersemester 2021/2022 8. Vorlesung








# Umfrage zur letzten Woche

#### Inhalt



- 1. Speicherelemente (Fortsetzung)
- 2. Synchrone sequentielle Logik
- 3. Zeitverhalten synchroner sequentieller Logik
- 4. Parallelität
- 5. Zusammenfassung



# Überblick der heutigen Vorlesung



- Sequentielle Logik
  - Speicherelemente (Fortsetzung)
  - Synchrone sequentielle Logik
- Zeitverhalten synchroner sequentieller Logik
- Parallelität




Harris 2013/2016 Kap. 3.2 - 3.3, 3.5 - 3.7

#### **Agenda**




- 1. Speicherelemente (Fortsetzung)
- 2. Synchrone sequentielle Logik
- 3. Zeitverhalten synchroner sequentieller Logik
- 4. Parallelität
- 5. Zusammenfassung




# Wiederholung: D-Flip-Flop LQ8-2 RQ8-2



- ► Taktflanken-gesteuert
  - ightharpoonup genau bei steigender CLK Flanke wird Q = D
  - es wird der Wert von D übernommen, der unmittelbar vor der Taktflanke anliegt




Vergleich D-Latch und D-Flip-Flop:




#### Flip-Flops mit Taktfreigabe



- Freigabeeingang (enable EN) steuert, wann Daten gespeichert werden
  - ►  $EN = 1 \rightarrow D$  wird bei steigender CLK-Flanke gespeichert
  - $\blacktriangleright$  EN = 0  $\rightarrow$  Q bleibt auch bei steigender CLK-Flanke unverändert
- Anwendungsbeispiele
  - Zähler
  - Speicher mit Adressdecoder






## Zurücksetzbare Flip-Flops



- ▶ Reset setzt internen Zustand unabhängig von *D* auf 0
  - synchron: nur zur steigenden Taktflanke wirksam
  - asynchron: jederzeit (unabhänig von CLK)
- Anwendungsbeispiele
  - sequentielle Schaltung in definierten Ausgangszustand versetzen
- setzbare Flip-Flops analog




# Anwendungsbeispiel: (Shift-)Register

LQ9-1 RQ9-1




- ► Register bestehend aus parallelen D-Flip-Flops
- ▶ Bei Shift-Register ist  $D_i = Q_{i-1}$



#### **Agenda**




- 1. Speicherelemente (Fortsetzung)
- 2. Synchrone sequentielle Logik
- 3. Zeitverhalten synchroner sequentieller Logik
- 4. Parallelität
- 5. Zusammenfassung



## Sequentielle Logik



- alle nicht-kombinatorischen Schaltungen
- erlaubt Rückkopplungen, bspw:




- ⇒ instabile (oszillierende) Schaltung
  - Verhalten abhängig von Herstellungsprozess, Spannung, Temperatur
  - nicht vorhersagbar

# **Entwurf synchroner sequentieller Logik**



- Rückkopplungen durch Register aufbrechen
  - halten den Zustand der Schaltung
  - ändern Zustand nur zur Taktflanke
  - ⇒ gesamte Schaltung synchronisiert mit Taktflanke



# Synchrone sequentielle Schaltungen




- Regeln für Aufbau
  - jedes Schaltungselement ist entweder Register oder kombinatorische Schaltung
  - mindestens ein Schaltungselement ist ein Register
  - alle Register werden durch gleiches Taktsignal gesteuert
  - jeder zyklische Pfad enthält mindestens ein Register
- Anwendungsbeispiele
  - Pipelines (diese Vorlesung)
  - Endliche Zustandsautomaten (nächste Vorlesung)
- Wie schnell kann so eine Schaltung betrieben werden?
  - ⇒ Was ist die kürzeste Taktperiode?
- Zu untersuchen sind das Zeitverhalten von:
  - kombinatorischen Schaltungen
  - Registern

#### **Agenda**



- 1. Speicherelemente (Fortsetzung)
- 2. Synchrone sequentielle Logik
- 3. Zeitverhalten synchroner sequentieller Logik
- 4. Parallelität
- 5. Zusammenfassung




# Zeitverhalten eines Registers (Flip-Flop)



- ► Flip-Flop übernimmt *D* zur steigenden Taktflanke
- Was passiert bei zeitgleicher Änderung von D und CLK?
- bisher vereinfachte Annahme:
  - Wert unmittelbar vor der Taktflanke wird übernommen
- Aber:
  - Was heißt "unmittelbar"?
  - Wie schnell wird neuer Zustand am Ausgang sichtbar?
  - Was muss daher bei synchronen sequentiellen Schaltungen beachtet werden?






#### Metastabilität




- In Digitaltechnik:
  - zeitlich begrenzter und undefinierter Zustand
  - geht nach zufälliger Verzögerung in einen stabilen Zustand über



► Beispiel:




- Rückkopplung stabil für  $V_{\text{out}} = V_{\text{in}}$ 
  - Va repräsentiert 0
  - V<sub>b</sub> repräsentiert 1
  - V<sub>c</sub> im "verbotenen" Spannungsbereich
  - kleine Änderung an V<sub>in</sub>
    - ightarrow große Änderung an  $V_{out}$



# Zeitanforderungen an DFF Eingangssignal




- Dateneingang D muss im Abtast-Zeitfenster um Taktflanke stabil sein, um Metastabilität zu vermeiden
  - t<sub>setup</sub> Zeitintervall vor Taktflanke, in dem D stabil sein muss ("setup time")
  - thold Zeitintervall nach Taktflanke, in dem D stabil sein muss ("hold time")
    - $t_a$  Abtastzeitfenster:  $t_a = t_{setup} + t_{hold}$  ("aperture time")
- Größenordnung: 10 ps



## Zeitcharakteristik des DFF Ausgangssignals



- Verzögerung des Registerausgangs relativ zur steigenden Taktflanke
  - Kontaminationsverzögerung (t<sub>ccq</sub>): kürzeste Zeit bis Q umschaltet ("contamination delay clock-to-Q")
  - Laufzeitverzögerung (tpcq): längste Zeit bis Q sich stabilisiert ("propagation delay clock-to-Q")
- ▶ Größenordnung: 10 ps




# Dynamische Entwurfsdisziplin LQ9-3 RQ9-3







- kombinatorische Logik zwischen zwei Registern hat min. Verzögerung  $t_{cd}$ und max. Verzögerung tpd
- D<sub>2</sub> abhängig von Verzögerungen der Gatter und des ersten Registers CLK
- ⇒ Timing-Bedingungen des zweiten Registers müssen erfüllt werden
  - $t_{ccq,1} + t_{cd} \ge t_{hold,2}$
  - $t_{\text{pca},1} + t_{\text{pd}} + t_{\text{setup},2} \leq t_{\text{CLK}}$
- maximale Taktrate wird durch kritischen Pfad bestimmt
  - $f_{\text{CLK}} = \frac{1}{t_{\text{CLK}}} \le \frac{1}{t_{\text{DCG}} + t_{\text{nd}} + t_{\text{setup}}}$




## Beispiel: Analyse der Timing-Bedingungen



- ► Timing-Vorgaben:
  - $t_{ccq} = 30 \, ps$
  - $t_{pcq} = 50 \, ps$
  - $t_{\text{setup}} = 60 \, \text{ps}$
  - $t_{hold} = 70 \, ps$
  - $t_{cd.Gatter} = 25 \, ps$
  - $t_{pd,Gatter} = 35 ps$
- kombinatorischer Pfad:
  - $t_{cd} = 25 \, ps$
  - $t_{pd} = 3 \cdot 35 \, ps = 105 \, ps$
- ► Timing-Bedingungen:

$$f_{CLK} \le \frac{1}{t_{pcq} + t_{pd} + t_{setup}} = \frac{1}{215 \, ps} = 4,65 \, GHz$$

$$t_{cca} + t_{cd} = 55 \, ps < t_{hold}$$




# Beispiel: Beheben der verletzten Hold-Zeitanforderung



- ► Timing-Vorgaben:
  - $t_{cca} = 30 \, ps$
  - $t_{pcq} = 50 \text{ ps}$
  - $t_{\text{setup}} = 60 \, \text{ps}$
  - $t_{hold} = 70 \, ps$
  - $t_{cd,Gatter} = 25 \, ps$
  - $t_{pd,Gatter} = 35 ps$
- kombinatorischer Pfad:
  - $t_{cd} = 50 \, ps$
  - $t_{pd} = 3 \cdot 35 \, ps = 105 \, ps$
- ► Timing-Bedingungen:

► 
$$f_{\text{CLK}} \le \frac{1}{t_{\text{pcq}} + t_{\text{nd}} + t_{\text{setup}}} = \frac{1}{215 \, \text{ps}} = 4,65 \, \text{GHz}$$


$$ightharpoonup t_{cca} + t_{cd} = 80 \, ps > t_{hold} \checkmark$$



# Taktverschiebung (clock skew)



- ▶ Takt kommt nicht bei allen Registern gleichzeitig an
  - unterschiedliche Verdrahtungswege auf dem Chip (clock tree)
  - Logik in Taktsignal (bspw. gated clock)
- t<sub>skew</sub> ist max. Differenz der Taktankunftszeit zwischen zwei Registern




# Timing-Bedingungen mit Taktverschiebung



- Timing-Bedingungen müssen auch im worst-case eingehalten werden:
  - $ightharpoonup t_{ccq,1} + t_{cd} \ge t_{hold,2} + t_{skew}$
  - $ightharpoonup t_{pcq,1} + t_{pd} + t_{setup,2} + t_{skew} \le t_{CLK}$
- ▶ i.d.R. wird Timing durch t<sub>skew</sub> enger


Taktfrequenz kann durch t<sub>skew</sub> auch steigen, wenn CLK<sub>2</sub> sicher nach CLK<sub>1</sub> schaltet





# Asynchrone Eingänge



- asynchrone Eingänge:
  - Benutzereingaben
  - Kommunikationssignale von externen ICs
- ⇒ Timing-Bedingungen können nicht garantiert werden
  - Schieberegister f
    ür Synchronisation
    - erstes Flip-Flop kann metastabil werden
    - kippt i.d.R. vor nächster Taktflanke in stabilen Zustand
    - ⇒ zweites Flip-Flop wird nicht metastabil










# Pause & Umfrage bis hier

#### **Agenda**



- 1. Speicherelemente (Fortsetzung)
- 2. Synchrone sequentielle Logik
- 3. Zeitverhalten synchroner sequentieller Logik
- 4. Parallelität
- 5. Zusammenfassung



#### Arten der Parallelität



- räumliche Parallelität
  - mehrere Aufgaben durch vervielfachte Hardware gleichzeitig bearbeiten
- zeitliche Parallelität
  - Aufgabe in mehrere Unteraufgaben aufteilen
  - Unteraufgaben parallel ausführen
- Beispiel: Fließbandprinzip bei Autofertigung ("Pipelining")
  - nur eine Station pro Arbeitsschritt
  - alle unterschiedlichen Arbeitsschritte für mehrere Autos parallel ausgeführt
  - ⇒ zeitliche Paralellität

# **Grundlegende Begriffe**



Datensatz: Vektor aus Eingabewerten, zu denen ein Vektor aus Ausgabewerten berechnet wird

Latenz: Zeit von der Eingabe eines Datensatzes bis zur Ausgabe des zugehörigen Ergebnisses

Durchsatz: Anzahl von Datensätzen, die pro Zeiteinheit bearbeitet werden können

⇒ Parallelität erhöht Durchsatz

#### Beispiel: Plätzchen backen




- Annahmen:
  - genug Teig ist fertig
  - 5 Minuten zum Belegen eines Bleches
  - 15 Minuten Backzeit
- sequentiell: ein Blech nach dem anderen belegen und backen
- zeitlich parallel: nächstes Blech belegen, während erstes noch im Ofen ist
- räumlich parallel: zwei Bäcker, jeweils mit eigenem Ofen
- räumliche und zeitliche Parallelität kombiniert




#### Beispiel: Plätzchen backen





# Beispiel: Pipelining in Schaltungen Ohne Pipeline-Register






$$f_{CLK} \le \frac{1}{0.3+3+2+4+0.2 \text{ ns}} = \frac{1}{9.5 \text{ ns}} = 105 \text{ MHz}$$

Latenz: 1 Takt = 9,5 ns

# Beispiel: Pipelining in Schaltungen Zwei Pipeline-Stufen






- $f_{CLK} \le min(\frac{1}{5.5 \text{ ns}}, \frac{1}{4.5 \text{ ns}}) = \frac{1}{5.5 \text{ ns}} = 182 \text{ MHz}$
- ► Latenz: 2 Takte = 2 · 5.5 ns = 11 ns

# Beispiel: Pipelining in Schaltungen Drei Pipeline-Stufen





- $f_{CLK} \le min(\frac{1}{3.5 \text{ ns}}, \frac{1}{2.5 \text{ ns}}, \frac{1}{4.5 \text{ ns}}) = 222 \text{ MHz}$
- ► Latenz: 3 Takte = 3 · 4,5 ns = 13,5 ns

## **Bewertung Pipelining**




- Pipelinestufen sollten möglichst gleich lang sein ("ausbalanciert")
  - ▶ längste Stufe bestimmt maximale Taktfrequenz f<sub>CLK</sub>
  - ► Latenz = # Pipelinestufen / Taktfrequenz
- mehr Pipelinestufen
  - höherer Durchsatz (mehr Ergebnisse pro Zeiteinheit), da höhere Taktfrequenz
  - aber auch h\u00f6here Latenz (l\u00e4nger auf Ergebnis warten)
  - ⇒ lohnt sich nur, wenn viele Datensätze bearbeitet werden müssen
- ► Probleme bei Abhängigkeiten zwischen Teilaufgaben
  - bspw. erst Backergebnis prüfen, bevor nächstes Blech belegt wird
- Ausführliche Behandlung s. Befehlsverarbeitung von Prozessoren in LV Rechnerarchitektur

#### **Agenda**



- 1. Speicherelemente (Fortsetzung)
- 2. Synchrone sequentielle Logik
- 3. Zeitverhalten synchroner sequentieller Logik
- 4. Parallelität
- 5. Zusammenfassung



# **Zusammenfassung und Ausblick**



- Sequentielle Logik
  - Speicherelemente
  - Synchrone Schaltungen
- Zeitverhalten synchroner sequentieller Schaltungen
- Parallelität
- Nächste Vorlesung behandelt
  - Endliche Zustandsautomaten