Digitaltechnik Wintersemester 2021/2022 8. Übung



Prof. Dr.-Ing. Thomas Schneider, M.Sc. Daniel Günther, M.Sc. Amos Treiber Tablet Version

KW50


Bitte bearbeiten Sie die Übungsblätter bereits im Voraus, sodass Sie Ihre Lösungen zusammen mit Ihren Kommilitonen und Tutoren während der wöchentlichen Übungsstunde diskutieren können.

Mit der angegebenen Bearbeitungszeit für die einzelnen Aufgaben können Sie Ihren Leistungsstand besser einschätzen. Die mit "Zusatzaufgabe" gekennzeichneten Aufgaben sind zur zusätzlichen Vertiefung für interessierte Studierende gedacht und daher nicht im Zeitumfang von 90 Minuten einkalkuliert.


Übung 8.1 Flip-Flops – Wiederholung/Vertiefung

[15 min]

Gegeben ist folgende Schaltung mit synchron zurücksetzbaren D-Flip-Flops und die Verzögerungszeiten $t_{\rm pd,NOT} = t_{\rm cd,NOT} = 1\,{\rm ns}, t_{\rm pd,OR} = t_{\rm cd,OR} = 3\,{\rm ns}, t_{\rm pd,XOR} = t_{\rm cd,XOR} = 3\,{\rm ns}, t_{\rm pd,D_{FF}} = t_{\rm cd,D_{FF}} = 2\,{\rm ns}.$



a) Vervollständigen Sie das folgende Timing-Diagramm. Markieren Sie dabei auftretende Störimpulse (Glitches):




b)	Was tut die Schaltung?
c)	Müssen die gefundenen Störimpulse verhindert werden, damit die Korrektheit der Schaltung sichergestellt ist?
d)	Wäre das Schaltverhalten identisch, wenn man die D-Flip-Flops durch D-Latches ersetzt? Begründen Sie Ihr Antwort.

Übung 8.2 Timing in synchronen sequentiellen Schaltungen

[15 min]

a) Setzen Sie zunächst die folgenden Funktionen in der gegebenen Vorlage um. Die D-Flip-Flops F_1, F_2, F_3, F_4 geben dabei A, B, C, D aus; Y ist die Eingabe für F_5 und Z für F_6 . Es stehen hierfür neben AND, OR und NOT auch NAND und NOR Gatter zur Verfügung. Verwenden Sie so wenig Gatter wie möglich.

$$Y = \overline{BC + A}$$
 $Z = \overline{(BC + A) + D}$



b) Berechnen Sie, mit welcher Taktrate Ihre Schaltung maximal betrieben werden kann. Benutzen Sie dazu die folgenden Timing-Charakteristiken. Beachten Sie Leitungsverzögerung zunächst nicht.

1.
$$t_{cd,NOT} = 10 \text{ ps}$$

4.
$$t_{pd,AND/OR} = 25 \text{ ps}$$

7.
$$t_{ccq} = 20 \, ps$$

10.
$$t_{hold} = 50 \, ps$$

2.
$$t_{pd,NOT} = 20 \text{ ps}$$

5.
$$t_{cd,NAND/NOR} = 25 \text{ ps}$$

8.
$$t_{pcq} = 40 \, ps$$

3.
$$t_{cd,AND/OR} = 15 \text{ ps}$$

6.
$$t_{pd,NAND/NOR} = 40 \text{ ps}$$

9.
$$t_{\text{setup}} = 50 \, \text{ps}$$

c)	Prüfen Sie, ob die Hold-Bedingung aller D-Flip-Flops erfüllt wird. Erweitern Sie gegebenenfalls Ihre Schaltung, um diese zu garantieren. Benutzen Sie dafür gewöhnliche Buffer, welche hier die selben Timing-Charakteristiken wie NOT Gatter besitzen.

d)	Mit welcher maximalen Taktrate kann die Schaltung nun betrieben werden?
e)	Beschreiben Sie, was man unter einer sogenannten Taktverschiebung (Clock-Skew) versteht und zu welchen Problemen diese eventuell führen kann. Kann der Clock-Skew als konstanter Wert angenommen werden?

f)	Überlegen Sie, wie der Clock-Skew eine Takterhöhung ermöglichen kann.
g)	Berechnen Sie die maximale Taktfrequenz unter Berücksichtigung des Clock-Skews. Gehen Sie von einer Signalausbreitungsgeschwindigkeit von $2\cdot 10^8$ m/s aus.

Übu	ng 8.3 Parallelität [25 mii
a)) Beschreiben Sie zunächst kurz den Unterschied zwischen zeitlicher und räumlicher Parallelität. Nennen Sie aud Vor- und Nachteile des jeweiligen Ansatzes.
b)) Wo begegnen Ihnen die Konzepte von zeitlicher und räumlicher Parallelität im Alltag? Nennen Sie Beispiele.

Übung 8.4 Beschleunigung mittels Pipelining

[15 min]

a) Konstruieren Sie eine synchrone sequentielle Schaltung, die zwei 2 bit breite Zahlen A und B ($A := a_1 a_0, B := b_1 b_0$) addiert. Die Ausgabe besteht aus der Summe S ($S := s_1 s_0$) und dem Übertrag C. Ergänzen Sie dafür folgende Vorlage mit möglichst wenigen XOR, AND und OR Gattern. Orientieren Sie sich am Vorgehen bei der schriftlichen Addition zur Herleitung der Formeln für s_0, s_1 und C.

CLK \rightarrow $a_0 \rightarrow$ $a_1 \rightarrow$ $b_0 \rightarrow$ $b_1 \rightarrow$ c

b) Bestimmen Sie den Durchsatz und die minimale Latenz der Schaltung. Gehen Sie dabei von folgenden Timing-Charakteristiken aus:

c) Erweitern Sie die Schaltung mit Hinblick auf zeitliche Parallelität. Fügen Sie dazu zwei Pipeline-Stufen ein.	

d)	Bestimmen Sie den Durchsatz und die minimale Latenz der Schaltung mit Pipeline-Stufen.
e)	Identifizieren Sie ein Problem das sich negativ auf die Latenz von Addierern für breitere Eingaben auswirkt.

Übung 8.5 Metastabilität	[20 min]
In der Vorlesung haben Sie bereits das SR-Latch basierend auf NOR-Gattern kennengelei hier zu Metastabilität kommen. Dies soll nachfolgend weiter untersucht werden.	rnt. Unter Umständen kann es
 a) Erklären Sie kurz, um welches Phänomen es sich bei Metastabilität handelt und un auftreten kann. 	nter welchen Umständen dieses
b) Geben Sie die Wahrheitstabelle sowie eine Gatterschaltung für ein SR-Latch basiere	end auf NOR-Gattern an.

c) Wenn *S* und *R* inaktiv sind, verhält sich das SR-Latch wie eine bistabile Grundschaltung. Das Schaltverhalten kann in diesem Fall daher stark vereinfacht durch folgende Transferfunktion für Inverter beschrieben werden, welche üblicherweise für die Konstruktion einer solchen bistabilen Schaltung verwendet werden.

 V_{DD}

GND

 V_{IL}

 V_{IH}

 V_{DD}

$$V_{\mathrm{out}} = f(V_{\mathrm{in}}) = \begin{cases} V_{\mathrm{DD}} & \text{für } V_{\mathrm{in}} \leq V_{\mathrm{IL}} \\ (V_{\mathrm{IH}} - V_{\mathrm{in}}) \cdot \frac{V_{\mathrm{DD}}}{V_{\mathrm{IH}} - V_{\mathrm{IL}}} & \text{für } V_{\mathrm{IL}} < V_{\mathrm{in}} < V_{\mathrm{IH}} \\ \\ \mathrm{GND} & \mathrm{für } V_{\mathrm{in}} \geq V_{\mathrm{IH}} \end{cases}$$

 V_{in} Nehmen Sie an, dass S und R aktiv sind. Was passiert, wenn S und R exakt zeitgleich inaktiv werden?

