
# Digitaltechnik Wintersemester 2021/2022 12. Vorlesung








# Umfrage zur letzten Woche

#### Inhalt




- 1. Einleitung
- 2. SystemVerilog für Zustandsautomaten
- 3. SystemVerilog Abschluss und Ausblick
- 4. Sequentielle Grundelemente
- 5. Speicherfelder
- Zusammenfassung





- 1. Einleitung
- 2. SystemVerilog für Zustandsautomaten
- 3. SystemVerilog Abschluss und Ausblick
- 4. Sequentielle Grundelemente
- 5. Speicherfelder
- 6. Zusammenfassung



# Überblick der heutigen Vorlesung




- SystemVerilog f
  ür Zustandsautomaten
- SystemVerilog Abschluss und Ausblick
- Sequentielle Grundelemente
- Speicherfelder



Harris 2013/2016 Kap. 4.6, 5.4, 5.5



- 1. Einleitund
- 2. SystemVerilog für Zustandsautomaten
- 3. SystemVerilog Abschluss und Ausblick
- 4. Sequentielle Grundelemente
- 5. Speicherfelder
- 6. Zusammenfassung



# Grundidee für FSM-Modellierung in SystemVerilog




➤ Auffrischung FSMs: Vorlesung 9, Harris Kap. 3.4 und LQ10-7


#### Vorgehen:

- Logikvektor oder enum f
  ür Zustände
- rücksetzbare Flip-Flops als Zustandsspeicher
- kombinatorische next-state Logik durch case in always\_comb Block
- kombinatorische Ausgabe-Logik durch nebenläufige Zuweisungen

# Moore- und Mealy-Automat für 1101 Mustererkennung (aus VL9)







## Moore Automat für 1101 Mustererkennung



```
fsm/pattern/moore.sv
   module moore (input logic CLK, RST, A, output logic Y);
     typedef enum logic [2:0] {S0, S1, S2, S3, S4} statetype;
     statetype state, nextstate;
     always_ff @(posedge CLK) state <= RST ? SO : nextstate;
     // next state logic
     always_comb case (state)
       S0:
                 nextstate = A ?
                                 S1 : S0:
       S1:
                 nextstate = A ?
                                 S2 : S0:
       S2: nextstate = A ?
       S3: nextstate = A ? S4 : S0:
10
       S4: nextstate = A ? S2 : S0:
       default: nextstate = S0;
12
     endcase
13
     // output logic
14
     assign Y = (state == S4);
15
   endmodule
16
                                               10 ns
Time
     CLK
     RST
state[2:0]
```


# Mealy Automat für 1101 Mustererkennung



```
fsm/pattern/mealy.sv
   module mealy (input logic CLK, RST, A, output logic Y);
     typedef enum logic [1:0] {S0, S1, S2, S3} statetype;
     statetype state, nextstate;
     always_ff @(posedge CLK) state <= RST ? SO : nextstate;
     // next state logic
     always comb case (state)
       S0:
                nextstate = A ? S1 : S0:
       S1: nextstate = A ? S2 : S0:
       S2: nextstate = A ? S2 : S3:
       S3: nextstate = A ? S1 : S0;
10
       default: nextstate = S0;
     endcase
12
     // output logic
13
     assign Y = (state == S3 && A):
14
   endmodule
15
                                              10 ns
Time
     CLK
     RST
state[1:0]
          XXX 0
```



- 1. Einleitung
- 2. SystemVerilog für Zustandsautomaten
- 3. SystemVerilog Abschluss und Ausblick
- 4. Sequentielle Grundelemente
- 5. Speicherfelder
- 6. Zusammenfassung



# Simulation vs. Synthese



- alle SystemVerilog Konstrukte sind grundsätzlich simulierbar
- aber nicht alle Simulatoren unterstützen den kompletten Sprachstandard
- nicht synthetisierbar sind
  - Signalinitialisierung bei der Deklaration
  - initial Blöcke
  - explizite Verzögerungen (per #)
  - die meisten Funktionen wie \$display, \$time, \$clog2 (ceiling of log<sub>2</sub>)
  - real Signale

# Abgrenzung zu Verilog




- SystemVerilog ist Weiterentwicklung von Verilog (für Verifikation)
- Verilog immer noch weiter verbreitet
- im Rahmen der Veranstaltung nur wenige Unterschiede zu Verilog:
  - Verilog hat separate Datentypen statt logic
    - wire für Zuweisungen per assign
    - reg für Zuweisungen in always Blöcken
  - Verilog hat keine spezifischen always Blöcke für
    - Flip-Flops (always\_ff): always @(posedge clk)
    - Latches (always\_latch): always @(clk, d)
    - kombinatorische Logik (always\_comb): always @\*
- ⇒ i.d.R. ist SystemVerilog leichter verständlich

#### **Ausblick**



- Viele Sprachkonstrukte k\u00f6nnen in kurzer Einf\u00fchrung nicht behandelt werden
  - Tasks, Funktionen und Programme
  - Klassen und Vererbung
  - Verifikationsunterstützung
  - fork und join
  - Events
  - Präprozessor
  - **.**..








# Pause & Umfrage bis hier


# Wiederholung: Schichtenmodell eines Computers








- 1. Einleitung
- 2. SystemVerilog für Zustandsautomaten
- 3. SystemVerilog Abschluss und Ausblick
- 4. Sequentielle Grundelemente
- 5. Speicherfelder
- 6. Zusammenfassung



#### Zähler




- Erhöht sich bei jeder steigenden Taktflanke
- Dient zum Durchlaufen von Zahlen. Zum Beispiel:
  - ► 000, 001, 010, 011, 100, 101, 110, 111, 000, 001...
- Verwendung (Beispiele):
  - Displays von Digitaluhren
  - Programmzähler: verfolgt die Befehlsausführung in einer CPU



## **Schieberegister**




- Bei jeder steigenden Taktflanke wird der Speicherinhalt ein Flip-Flop weiter verschoben (FIFO-Prinzip: First In – First Out)
  - ► Neues Bit S<sub>in</sub> wird eingelesen
  - Letztes Bit Sout wird nach außen verschoben/verworfen
- Seriell-Parallel-Wandler: Wandelt den seriellen Eingang  $(S_{in})$  in den parallelen Ausgang  $(Q_{0:N-1})$  um



# Schieberegister mit parallelem Laden



- ► Für *Load* = 1: normales *N*-Bit Register
- ► Für Load = 0: Schieberegister
- ► Kann dadurch sowohl als Seriell-Parallel-Wandler ( $S_{in}$  zu  $Q_{0:N-1}$ , Load = 0) als auch als Parallel-Seriell-Wandler ( $D_{0:N-1}$  zu  $S_{out}$ , Load = 1) fungieren






- 1. Einleitung
- 2. SystemVerilog für Zustandsautomaten
- 3. SystemVerilog Abschluss und Ausblick
- 4. Sequentielle Grundelemente
- 5. Speicherfelder
- 6. Zusammenfassung





## **Speicherfeld**



- 2-dimensionales Array von Bitzellen
- Jede Bitzelle speichert ein Bit
- N Adressbits und M Datenbits:
  - ► 2<sup>N</sup> Zeilen und M Spalten
  - ► Tiefe: Anzahl der Zeilen (Anzahl der Wörter)
  - ► Breite: Anzahl der Spalten (Wortbreite)
  - **Größe:** Tiefe  $\times$  Breite =  $2^N \times M$  Bits







# **Speicherfeld Beispiel**





 $ightharpoonup 2^2 imes 3$ -Bit Array

Anzahl der Wörter: 4

Wortbreite: 3 Bits


Beispiel: das 3-Bit Wort, das an der Adresse 10 gespeichert ist, lautet 100





## **Speicherfeld**






#### Speicherfeld




#### Wordline:


- Vergleichbar zu ENABLE Signal
- ► Einzelne Zeile im Speicherfeld wird gelesen/geschrieben
- ► Entspricht einer eindeutigen Adresse
- Maximal eine Wordline kann HIGH sein



# Speicherfeld Bitzellen










- 1. Einleitund
- 2. SystemVerilog für Zustandsautomaten
- 3. SystemVerilog Abschluss und Ausblick
- 4. Sequentielle Grundelemente
- 5. Speicherfelder
- 6. Zusammenfassung



# **Zusammenfassung und Ausblick**



- SystemVerilog für Zustandsautomaten
- SystemVerilog Abschluss und Ausblick
- Sequentielle Grundelemente
- Speicherfelder
- Nächste Vorlesung behandelt
  - Speicherfelder (Fortsetzung), Logikfelder