Digitaltechnik Wintersemester 2021/2022 Hilfsblatt




Prof. Dr.-Ing. Thomas Schneider, M.Sc. Daniel Günther, M.Sc. Amos Treiber

Einheitenvorsätze

Bezeichnung	Kürzel	Wert	Bezeichnung	Kürzel	Wert	Bezeichnung	Kürzel	Wert
Milli	m	10^{-3}	Kilo	k	10^{3}	Kibi	Ki	2^{10}
Mikro	μ	10^{-6}	Mega	M	10^{6}	Mebi	Mi	2^{20}
Nano	n	10^{-9}	Giga	G	10^{9}	Gibi	Gi	2^{30}
Piko	p	10^{-12}	Tera	T	10^{12}	Tebi	Ti	2^{40}

Schaltsymbole



Axiome und Theoreme der boole'schen Algebra

	Axiom		Dual	Bedeutung		Theorem		Dual	Bedeutung
A1	$B \neq 1 \Rightarrow B = 0$	A1'	$B \neq 0 \Rightarrow B = 1$	Dualität	T1	$A \cdot 1 = A$	T1'	A+0=A	Neutralität
A2	$\overline{0} = 1$	A2'	$\overline{1} = 0$	Negieren	T2	$A \cdot 0 = 0$	T2'	A + 1 = 1	Extremum
A3	$0 \cdot 0 = 0$	A3'	1 + 1 = 1	Und / Oder	Т3	$A \cdot A = A$	T3'	A+A=A	Idempotenz
A4	$1 \cdot 1 = 1$	A4'	0 + 0 = 0	Und / Oder	T4	$\overline{\overline{A}} = A$			Involution
A5	$0 \cdot 1 = 1 \cdot 0 = 0$	A5'	1 + 0 = 0 + 1 = 1	Und / Oder	T5	$A \cdot \overline{A} = 0$	T5'	$A + \overline{A} = 1$	Komplement

	Theorem		Dual	Bedeutung
T6	AB = BA	T6'	A + B = B + A	Kommutativität
T7	A(BC) = (AB)C		A + (B+C) = (A+B) + C	Assoziativität
Т8	A(B+C) = (AB) + (AC)	T8'	A + (B C) = (A+B) (A+C)	Distributivität
Т9	A(A+B)=A	T9'	A + (A B) = A	Absorption
T10	$(A B) + (A \overline{B}) = A$		$(A+B)(A+\overline{B})=A$	Zusammenfassen
	$(A B) + (\overline{A} C) + (B C) = (A B) + (\overline{A} C)$	T11'	$(A+B)(\overline{A}+C)(B+C) = (A+B)(\overline{A}+C)$	Konsensus
T12	$\overline{ABC} = \overline{A} + \overline{B} + \overline{C}$	T12'	$\overline{A+B+C\ldots} = \overline{A} \overline{B} \overline{C}\ldots$	De Morgan

SystemVerilog Syntax (Auszug)

Modul Deklaration

```
module modul_ID
 #(parameter param_ID = wert)
  (input datentyp /*[n:m]*/ in_port_ID,
   output datentyp /*[n:m]*/ out_port_ID);
  // lokale Signale
  datentyp /*[n:m]*/ signal_ID /*[k:1]*/;
  // parallele Anweisungen
  assign /* #delay */ signal = ausdruck;
  always sequentielle_anweisung
  submodule #(parameter_map) instanz (port_map);
  // generische Anweisungen
 genvar id;
  generate
    if (bedingung) begin
     // lokale Signale, parallele Anweisungen
    for (init; cond; step) begin
      // lokale Signale, parallele Anweisungen
    end
  endgenerate
endmodule
```

τ	Operator	Bedeutung				
	[]	Zugriff auf Vektorelement				
	~	bitweise NOT				
	!	logisches NOT				
	-	unäre Negation				
ste	&	unäre Reduktion mit AND				
ch	[unäre Reduktion mit OR				
hö	٨	unäre Reduktion mit XOR				
der	~&	unäre Reduktion mit NAND				
it (~	unäre Reduktion mit NOR				
l m	~^	unäre Reduktion mit XNOR				
en(**	Exponentialfunktion				
nn	*	Multiplikation				
egi	/	Division				
., b	%	Modulo				
Vertikale Gruppierung nach Präzedenz, beginnend mit der höchsten	+ -	Addition, Subtraktion				
	<< >>	logischer Shift				
	<<< >>>	arithmetischer Shift				
	<	kleiner als				
	<=	kleiner oder gleich				
	>	größer als				
	>=	größer oder gleich				
	==	gleich				
	!=	ungleich				
	===	bitweise gleich				
	! ==	bitweise ungleich				
tika	& ~&	bitweise AND, NAND				
Veri	^ ~^	bitweise XOR, XNOR				
	~	bitweise OR, NOR				
	&&	logisches AND				
	[]	logisches OR				
	?:	ternärer Operator				
	{}	Konkatenation				

Sequentielle Anweisungen

```
// Zuweisung
signal = ausdruck; // blockierend
signal <= ausdruck; // nicht-blockierend</pre>
// verzögerte Anweisungen
#delay anweisung
@(ausdruck) anweisung
@(posedge ausdruck) anweisung
@(negedge ausdruck) anweisung
@* anweisung
// bedingte Anweisungen
if (bedingung) anweisung1 else anweisung2
case (ausdruck)
 wert1 : anweisung1
  wert2 : anweisung2
  default: anweisung3
endcase
// wiederholte Anweisung
for (init; cond; step) anweisung
// kombinierte Anweisung
begin anweisung1 anweisung2 ... end
```

Numerische Literale

Elementare Datentypen

```
bit // zweiwertige Logik
logic // vierwertige Logik
byte // 8 bit signed
integer // 32 bit signed
longint // 64 bit signed
time // 64 bit signed for Zeitwerte
real // Gleitkomma-Werte
```

System Funktionen

```
// Basis und Genauigkeit der Simulationszeit setzen
'timescale base / precision;
               // aktuelle Systemzeit (als int)
$time
$realtime
               // aktuelle Systemzeit (als real)
               // Logarithmus zur Basis 2
$clog2(num)
$dumpfile(pfad);// VCD Ausgabedatei setzen
               // (alle) Signale beobachten
$dumpvars;
               // Simulation beenden
$finish;
$display(format, ausdrücke); // Meldung ausgeben
     // %b binary format
     // %c ASCII character format
     // %d decimal format
     // %h hex format
     // %o octal format
     // %s string format
     // %t time format
```