Digitaltechnik Wintersemester 2021/2022 11. Übung



Prof. Dr.-Ing. Thomas Schneider, M.Sc. Daniel Günther, M.Sc. Amos Treiber Tablet Version

KW04

Bitte bearbeiten Sie die Übungsblätter bereits im Voraus, sodass Sie Ihre Lösungen zusammen mit Ihren Kommilitonen und Tutoren während der wöchentlichen Übungsstunde diskutieren können.

Mit der angegebenen Bearbeitungszeit für die einzelnen Aufgaben können Sie Ihren Leistungsstand besser einschätzen.

Übung 11.1 Pipelining – Register Transfer Logik

[20 min]

Folgende Grafik zeigt eine Pipeline zur Berechnung der Funktion $(x^2 + 5) \cdot 2 - 8$:



Mittels eines Eingangsignals **set** wird signalisiert, dass mit einer steigenden Taktflanke ein neuer Wert in das erste Register der Pipeline geladen werden soll. Der in R5 gespeicherte Wert entspricht dem Ergebnis der Funktion.

a) Setzen Sie die Pipeline in SystemVerilog um. Erweitern Sie dafür den unten gegebenen Quelltext für das Pipeline-Modul und entwerfen Sie zusätzliche Module zum Berechnen der Funktion jeder Pipeline-Stufe.

Das Verwenden der arithmetischen Operatoren von SystemVerilog ist in den funktionalen Zusatzmodulen erlaubt. Die Setup/Hold-Zeiten der Register sowie Überläufe können vernachlässigt werden.

seq/pipeline/pipeline.sv

1

b) Erstellen Sie eine Testbench, um die Funktion der Pipeline anhand	von einigen Werten per Simulation zu testen.

c)	Nehmen Sie nun an, dass die $t_{\rm pcq}$ - sowie $t_{\rm setup}$ -Zeit der Register bei 0,5 ns liegt und die kombinatorischen Schaltungen für die Rechnungen zwischen den Registern kritische Pfade mit folgenden Verzögerungen haben: x^2 : 0,6 ns, +5: 0,8 ns, ×2: 0,5 ns, -8: 1 ns. Mit welcher Taktfrequenz lässt sich die Pipeline maximal betreiben? Welche Frequenz wäre möglich, wenn man auf Register 2 und 4 verzichtet?
d)	Welcher Vor- und welcher Nachteil ergibt sich hauptsächlich aus der Verwendung von vielen Pipeline-Stufen?

Übung 11.2 Zeitverhalten sequentieller Beschreibungen

always @(negedge b) begin

begin

2

3

6

9

10

11 12

13

14

always

endmodule

always @(f|d)

[15 min]

end

end

Simulieren Sie das Verhalten der nachfolgenden Signale für die ersten 100 ns. Bedenken Sie, dass bei einfachen **always** Blöcken (im Gegensatz zu **always_comb**) die Signalinitialisierung nicht als Signaländerung interpretiert wird.

seq/timing.sv

```
`timescale 1 ns / 10 ps
module timing;
localparam x = 2;


logic [2:0] a = 0;
always begin if (!a[0]) #10; else #(3+x); a <= a+1; end

logic b, c, d, e, f, g, h, i, j;
assign b = ^a;
always begin c = b; d = c; @(negedge a[0]); end</pre>
```

 $g \ll c$; $h \ll g$;

begin #2; i = e; j <= i;

e = b; #a; f = e; @(posedge a[0]); end



Übung 11.3 Parametrisierte Moduldefinition

[15 min]

In dieser Aufgabe soll ein XOR Gatter mit einer variablen Anzahl an Eingängen realisiert werden.

a) Implementieren Sie ein funktionales Modul (Verhaltensbeschreibung) zu folgender Schnittstelle:

b) Realisieren Sie ein äquivalentes strukturelles Modul (Strukturbeschreibung) zu nachfolgender Schnittstelle. Nutzen Sie dafür eine **for** Schleife um eine variable Anzahl an Zuweisungen zu generieren.