
Digitaltechnik Wintersemester 2021/2022 10. Vorlesung








Umfrage zur letzten Woche

Inhalt



- 1. Hardwarebeschreibungssprachen
- 2. SystemVerilog für kombinatorische Logik
- 3. SystemVerilog Modulhierarchie
- 4. Zusammenfassung



Überblick der heutigen Vorlesung



- ► Hardwarebeschreibungssprachen
- SystemVerilog für kombinatorische Logik
- SystemVerilog Modulhierarchie




Harris 2013/2016 Kap. 4.1 - 4.3

Agenda




- 1. Hardwarebeschreibungssprachen
- 2. SystemVerilog für kombinatorische Logik
- 3. SystemVerilog Modulhierarchie
- 4. Zusammenfassung



Notwendigkeit von HDLs Hardware Description Language



- Komplexität technischer Systeme steigt ständig (vgl. Moore'sches Gesetz)
 - ▶ 2000: Intel Pentium 4:
 - 42 · 10⁶ Transistoren auf 217 mm²
 - 2017: AMD Ryzen:
 - 4,8 · 109 Transistoren auf 192 mm²
- ⇒ ohne rechnergestützte Hilfsmittel nicht zu beherrschen
- ⇒ Hardwarebeschreibungssprachen zum Beherrschen von Komplexität
 - Hierarchie
 - Modularität
 - Regularität





Anwendung und Entwicklung der HDLs



- seit Beginn der Rechnerentwicklung:
 - Suche nach verständlichen und einheitlichen Beschreibungssprachen für
 - Designspezifikation
 - Simulation
 - Verifikation
 - Dokumentation
 - ⇒ nutzt auch der Kommunikation zwischen Entwicklern
- zunächst Hochsprachen (bspw. Pascal, LISP, Petri-Netze) zur Hardware-Beschreibung eingesetzt
- ▶ 1960/70: Register-Transfersprachen
 - Datentransfer zwischen Registern durch kombinatorische Operatoren
 - ⇒ synchrone sequentielle Schaltungen als Abstraktionslevel

Wichtige HDL Standards



- Consensus Language (CONLAN)
 - allgemeine, erweiterbare Sprache
 - sollte den akademischen "Wildwuchs" in geordnete Bahnen lenken
 - ⇒ Akzeptanz von HDLs in Industrie f\u00f6rdern
- Very High-Speed Integrated Circuits Hardware Description Language (VHDL)
 - vom US Department of Defense maßgeblich gefördert
 - ► IEEE Standard 1076 (1987, 1993, 2002, 2008)
 - Erweiterung:
 - 1998: VHDL-AMS (Analog and Mixed-Signal)
- Verilog HDL
 - von Gateway Design Automation (Cadence) zur Simulation entwickelt
 - IEEE Standard 1364 (1995, 2001)
 - Erweiterung:
 - 1998: Verilog-AMS (Analog and Mixed-Signal)
 - 2002: SystemVerilog (Verifikation)

Aktuelle Tendenz: Höhere Abstraktionslevel



- SystemC
 - C++ Klassenbibliothek
 - erlaubt besonders schnelle Simulation
- Constructing Hardware in a Scala Embedded Language (Chisel)
 - von UC Berkeley
 - durch Einbettung in Scala (funktionales Java) sehr flexibel
- BlueSpec-Verilog (BSV)
 - vom MIT, aber inzwischen kommerzialisiert
 - erbt Abstraktionsniveau von funktionalem Haskell
- ► High-Level-Synthese: low-level Verilog/VHDL aus abstrakten Anwendungsbeschreibungen (bspw. in C, Java, Matlab) erzeugen
- ⇒ Schritt von Beschreibung zur Ausführung (Semantic Gap) wird immer größer

Von HDL zu Logikgattern




- Simulation des funktionalen/zeitlichen Verhaltens der beschriebenen Schaltung
 - berechnete Ausgaben zu vorgegebenen Eingaben werden auf Korrektheit geprüft
 - ⇒ Fehlersuche einfacher (billiger) als in realer Hardware
- Synthese übersetzt Hardware-Beschreibungen in Netzliste
- Netzliste
 - beschreibt die Schaltungselemente (Logikgatter) und die Verbindungsknoten
 - entspricht Registertransferebene
 - kann auf Gatter-Bibliothek einer konkreten Zielarchitektur abgebildet werden (Technology-Mapping)
 - wenige CMOS-Basisgatter für Application-Specific Integrated Circuits (ASICs)
 - wenige kleine Lookup-Tabellen für Field-Programmable Gate Arrays (FPGAs)
- WICHTIG: für effiziente Hardware-Beschreibung muss HDL-Programmierer immer die Zielarchitektur im Auge behalten

Agenda



- 1. Hardwarebeschreibungssprachen
- 2. SystemVerilog für kombinatorische Logik
- 3. SystemVerilog Modulhierarchie
- 4. Zusammenfassung



Wiederholung: SystemVerilog Module



- ► Ein Modul beschreibt wie eine Aufgabe (Berechnung) durchgeführt wird
 - Ähnlich einer Funktion in Programmiersprachen
- Schnittstellenbeschreibung:
 - Eingänge
 - Ausgänge
 - (Parameter)
- zwei Arten von Modul-Beschreibungen:
 - Struktur: Wie ist die Schaltung aus (Sub-)Modulen aufgebaut?
 - Verhalten: Was tut die Schaltung?
- ⇒ strukturelle Modul-Hierarchie mit Verhaltensbeschreibung auf unterster Ebene



Beispiel für Verhaltensbeschreibung



comb/example.sv

```
module example(input logic a, b, c, output logic y);

assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;

endmodule
```

module Beginn der Schnittstellenbeschreibung

► example Modulname

▶ input, output Port-Richtung

► logic Port-Datentyp

► a,b,c,y Port-Namen

assign (kombinatorische) Signalzuweisung

 $ightharpoonup \sim$,&, | (kombinatorische) Operatoren (NOT, AND, OR)

▶ endmodule Ende der Schnittstellenbeschreibung

Simulation von Verhaltensbeschreibungen




```
comb/example.sv
```

```
module example(input logic a, b, c, output logic y);

assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;

endmodule
```

Plot mit Open-Source Tools Icarus Verilog + GTKWave



Synthese von Verhaltensbeschreibungen




```
comb/example.sv
```

```
module example(input logic a, b, c, output logic y);

assign y = ~a & ~b & ~c | a & ~b & ~c | a & ~b & c;

endmodule
```

Plot mit Open-Source Tools YoSyS + GraphViz



SystemVerilog Syntax



- Unterscheidet Groß- und Kleinschreibung
 - bspw. reset ≠ Reset
- Bezeichner für Modul- und Signalnamen dürfen nicht mit Ziffern anfangen
 - bspw. 2mux ungültig
- Anzahl von Leerzeichen, Leerzeilen und Tabulatoren irrelevant
- Kommentare:
 - // Kommentar bis zum Ende der Zeile
 - /* Kommentar über
 mehrere Zeilen */




Pause & Umfrage bis hier

Agenda



- 1. Hardwarebeschreibungssprachen
- 2. SystemVerilog für kombinatorische Logik
- 3. SystemVerilog Modulhierarchie
- 4. Zusammenfassung



Wiederholung: SystemVerilog Module



- ► Ein Modul beschreibt wie eine Aufgabe (Berechnung) durchgeführt wird
 - Ähnlich einer Funktion in Programmiersprachen
- Schnittstellenbeschreibung:
 - Eingänge
 - Ausgänge
 - (Parameter)
- zwei Arten von Modul-Beschreibungen:
 - Struktur: Wie ist die Schaltung aus (Sub-)Modulen aufgebaut?
 - Verhalten: Was tut die Schaltung?
- ⇒ strukturelle Modul-Hierarchie mit Verhaltensbeschreibung auf unterster Ebene



Strukturelle Beschreibung: Modulinstanziierung



```
comb/and3.sv
```

```
module and3(input logic a, b, c, output logic y);
assign y = a & b & c;
endmodule
```

comb/inv.sv

```
module inv(input logic a, output logic y);
assign y = ~a;
endmodule
```

comb/nand3.sv

Strukturelle Beschreibung: Portzuweisung nach Position oder Namen



```
comb/nand3.sv
```

comb/nand3_named.sv

```
module nand3_named(input logic d, e, f, output logic w);
logic s;
and3 andgate(.a(d), .b(e), .c(f), .y(s));
inv inverter(.a(s), .y(w));
endmodule
```

- ▶ 10 bis 100 ports pro Modul nicht unüblich
- ⇒ absolute Portzuweisung per Namen übersichtlicher (selbstdokumentierend)

Bitweise Verknüpfungsoperatoren



```
comb/gates.sv
   module gates (input logic [3:0] a, b, // 4 bit Vektoren
                  output logic [3:0] y1, y2, y3, y4, y5);
2
3
      /* Fünf unterschiedliche Logikgatter
         mit zwei Eingängen, jeweils 4 bit Vektoren */
      assign y1 = a & b; // AND
      assign y2 = a \mid b; // OR
7
      assign y3 = a ^b; // XOR
8
      assign y4 = \sim (a \& b); // NAND
      assign y5 = \sim(a | b); // NOR
10
11
   endmodule
12
```

Reduktionsoperatoren (unär)



comb/and8.sv

```
module and8 (input logic [7:0] a, output logic y);

// assign y = a[7] & a[6] & a[5] & a[4] &
// a[3] & a[2] & a[1] & a[0];

assign y = &a;


endmodule
```

analog:

NOR
 NOR
 NOR
 ∼& NAND
 NAND

Bedingte Zuweisung (ternär) und deren Syntheseergebnis






Interne Verbindungsknoten (Signale)



comb/fulladder.sv



Bindung von Operatoren (Präzedenz)



- **&**&
- **L** I I
- **?**:
- ► {}

Zugriff auf Vektorelement (höchste Präzedenz)

unäre Operatoren: NOT, Negation, Reduktion

Multiplikation, Division, Modulo

Addition, Subtraktion

logischer und arithmetischer Shift

Vergleich

gleich, ungleich

bitweises AND, NAND

bitweises XOR, XNOR

bitweises OR, NOR

logisches AND (Vektoren sind genau dann wahr,

logisches OR wenn wenigstens ein Bit 1 ist)

ternärer Operator

Konkatenation (niedrigste Präzedenz)

Syntax für numerische Literale



- Syntax: <N>'<wert>
 - <N> = Bitbreite
 - = Basis (d,b,o,h)
 - beide Angaben optional (default: 32'd)
 - Werte werden mit führenden 0en bis zur Bitbreite aufgefüllt
 - Unterstriche als optische Trenner möglich (werden ignoriert)

Literal	Bitbreite	Basis	Dezimal	Binär
3'b101	3	binär	5	101
'b11	32	binär	3	00000000011
8'b11	8	binär	3	00000011
8'b1010_1011	8	binär	171	10101011
3'd6	3	dezimal	6	110
6°042	6	oktal	34	100010
8'hAB	8	hexadezimal	171	10101011
42	32	dezimal	42	00000101010

Konkatenation



comb/concat.sv


```
module concat(input logic [2:0] a, b, output logic [11:0] y);

// y = a[2] a[1] b[0] b[0] a[0] 1 0 0 0 1 0
assign y = {a[2:1], {3{b[0]}}, a[0], 6'b100010};

endmodule
```

Hochohmiger Ausgang (Z) und dessen falsche Synthese






Verzögerungen: # Zeiteinheiten



comb/example_delay.sv

```
itimescale 1ns / 10ps // Zeiteinheit / Präzision f. Rundung
module example_delay(input logic a, b, c, output logic y);
logic ab, bb, cb, n1, n2, n3;
assign #1 {ab, bb, cb} = ~{a, b, c}; // Verz. 1 Einheit
assign #2 n1 = ab & bb & cb;
assign #2 n2 = a & bb & cb;
assign #2 n3 = a & bb & c;
assign #4 y = n1 | n2 | n3;
```




12.01.2022 | TU Darmstadt | Prof. Dr.-Ing. Thomas Schneider | 10. Vorlesung Digitaltechnik | 30 / 32

Agenda



- 1. Hardwarebeschreibungssprachen
- 2. SystemVerilog für kombinatorische Logik
- 3. SystemVerilog Modulhierarchie
- 4. Zusammenfassung



Zusammenfassung und Ausblick



- Hardwarebeschreibungssprachen
- SystemVerilog f
 ür kombinatorische Logik
- SystemVerilog Modulhierarchie
- Nächste Vorlesung behandelt
 - SystemVerilog für sequentielle Logik