Digitaltechnik Wintersemester 2021/2022 8. Übung



Prof. Dr.-Ing. Thomas Schneider, M.Sc. Daniel Günther, M.Sc. Amos Treiber LÖSUNGSVORSCHLAG

KW50


Bitte bearbeiten Sie die Übungsblätter bereits im Voraus, sodass Sie Ihre Lösungen zusammen mit Ihren Kommilitonen und Tutoren während der wöchentlichen Übungsstunde diskutieren können.

Mit der angegebenen Bearbeitungszeit für die einzelnen Aufgaben können Sie Ihren Leistungsstand besser einschätzen. Die mit "Zusatzaufgabe" gekennzeichneten Aufgaben sind zur zusätzlichen Vertiefung für interessierte Studierende gedacht und daher nicht im Zeitumfang von 90 Minuten einkalkuliert.


Übung 8.1 Flip-Flops – Wiederholung/Vertiefung

[15 min]

Gegeben ist folgende Schaltung mit synchron zurücksetzbaren D-Flip-Flops und die Verzögerungszeiten $t_{\rm pd,NOT} = t_{\rm cd,NOT} = 1\,{\rm ns}, t_{\rm pd,OR} = t_{\rm cd,OR} = 3\,{\rm ns}, t_{\rm pd,XOR} = t_{\rm cd,XOR} = 3\,{\rm ns}, t_{\rm pd,D_{FF}} = t_{\rm cd,D_{FF}} = 2\,{\rm ns}.$



a) Vervollständigen Sie das folgende Timing-Diagramm. Markieren Sie dabei auftretende Störimpulse (Glitches):




- b) Was tut die Schaltung?
 - Die Schaltung schaltet die Flip-Flops n_0, n_1 und n_2 der Reihe nach einzeln an und aus.
- c) Müssen die gefundenen Störimpulse verhindert werden, damit die Korrektheit der Schaltung sichergestellt ist? Die Störimpulse liegen nicht an den steigenden Taktflanken. Daher beeinflussen sie die in den Flip-Flops gespeicherten (ggf. nach außen hin sichtbaren) Werte nicht und können toleriert werden.
- d) Wäre das Schaltverhalten identisch, wenn man die D-Flip-Flops durch D-Latches ersetzt? Begründen Sie Ihre Antwort.
 - Nein. Schaltet z.B. das Speicherelement n_0 auf 1, würde auch n_1 innerhalb desselben Taktes auf 1 schalten. n_0 und n_1 wären also während der Speicher-Phase (0-Phase des Taktes) gleichzeitig 1.

Übung 8.2 Timing in synchronen sequentiellen Schaltungen

[15 min]

a) Setzen Sie zunächst die folgenden Funktionen in der gegebenen Vorlage um. Die D-Flip-Flops F_1, F_2, F_3, F_4 geben dabei A, B, C, D aus; Y ist die Eingabe für F_5 und Z für F_6 . Es stehen hierfür neben AND, OR und NOT auch NAND und NOR Gatter zur Verfügung. Verwenden Sie so wenig Gatter wie möglich.

$$Y = \overline{BC + A}$$
 $Z = \overline{(BC + A) + D}$



b) Berechnen Sie, mit welcher Taktrate Ihre Schaltung maximal betrieben werden kann. Benutzen Sie dazu die folgenden Timing-Charakteristiken. Beachten Sie Leitungsverzögerung zunächst nicht.

1.
$$t_{cd,NOT} = 10 \text{ ps}$$

4.
$$t_{pd,AND/OR} = 25 ps$$

7.
$$t_{cca} = 20 \text{ ps}$$

10.
$$t_{hold} = 50 \, ps$$

2.
$$t_{pd,NOT} = 20 \, ps$$

4.
$$t_{pd,AND/OR} = 25 \text{ ps}$$
 7. $t_{ccq} = 20 \text{ ps}$
5. $t_{cd,NAND/NOR} = 25 \text{ ps}$ 8. $t_{pcq} = 40 \text{ ps}$

$$8 t = 40 \text{ ns}$$

3.
$$t_{cd,AND/OR} = 15 \text{ ps}$$

6.
$$t_{pd,NAND/NOR} = 40 \text{ ps}$$

9.
$$t_{\text{setup}} = 50 \, \text{ps}$$

Der kritische Pfad verläuft von F2 bzw. F3 nach F6. Damit gilt nun:

$$\begin{split} f_{\text{CLK}} &\leq \frac{1}{t_{\text{pcq}} + t_{\text{pd,AND}} + t_{\text{pd,OR}} + t_{\text{pd,NOR}} + t_{\text{setup}}} \\ &= \frac{1}{40 \, \text{ps} + 25 \, \text{ps} + 25 \, \text{ps} + 40 \, \text{ps} + 50 \, \text{ps}} \\ &= \frac{1}{180 \, \text{ps}} \\ &= 5,56 \, \text{GHz} \end{split}$$

c) Prüfen Sie, ob die Hold-Bedingung aller D-Flip-Flops erfüllt wird. Erweitern Sie gegebenenfalls Ihre Schaltung, um diese zu garantieren. Benutzen Sie dafür gewöhnliche Buffer, welche hier die selben Timing-Charakteristiken wie NOT Gatter besitzen.

Es werden zwei $\mathbf{t}_{\mathrm{hold}}$ Bedingungen verletzt: Für D-Flip-Flop F_5 über den Pfad beginnend bei F_1 und für D-Flip-Flop F_6 über den Pfad beginnend bei F_4 .

Für den ersten Fall gilt: $t_{\text{ccq}} + t_{\text{cd,OR}} + t_{\text{cd,NOT}} = 20 \text{ ps} + 15 \text{ ps} + 10 \text{ ps} = 45 \text{ ps} < 50 \text{ ps} = t_{\text{hold}}$. Analog kann man den zweiten Fall prüfen. Ein möglicher Fix ist durch die transparenten Buffer in obiger Schaltung angedeutet.

- d) Mit welcher maximalen Taktrate kann die Schaltung nun betrieben werden?
 Die Taktrate hat sich durch die Modifikationen nicht verändert: Die Anpassung betrifft t_{cd}, ausschlaggebend für die Taktrate ist aber t_{nd}.
- e) Beschreiben Sie, was man unter einer sogenannten Taktverschiebung (Clock-Skew) versteht und zu welchen Problemen diese eventuell führen kann. Kann der Clock-Skew als konstanter Wert angenommen werden?
 - Entgegen bisheriger Annahmen haben auch die Leiterbahnen welche das CLK-Signal propagieren eine gewisse Ausbreitungsverzögerung. Dementsprechend erreicht eine steigende bzw. fallende Taktflanke nicht jedes Register zur gleichen Zeit. Diese Differenz bezeichnet man als Clock-Skew. Durch die resultierende Taktverschiebung kann es dazu kommen, dass Hold- und Setupzeiten der beteiligten Flip-Flops verletzt werden. Wie in Aufgabe 9.3a) schon festgestellt, führt dies unter anderem zu kritischen metastabilen Zuständen. Es ist daher wichtig, den Clock-Skew immer zu berücksichtigen. Tatsächlich ist dieser aber nicht konstant. Faktoren wie Temperatur, elektromagnetische Effekte oder kleine Varianzen bei der Fertigung können den Clock-Skew erhöhen bzw. erniedrigen.
- f) Überlegen Sie, wie der Clock-Skew eine Takterhöhung ermöglichen kann.
 - Betrachte eine synchron sequentielle Schaltung mit zwei D-Flip-Flops und einer zwischen diesen liegenden kombinatorischen Schaltung. Wird das Clock-Signal von der ersten Registerstufe hin zur zweiten propagiert, dann kommt der Takt an der zweiten Stufe t_{skew} später an. Dies macht einen Teil der Ausbreitungsverzögerung t_{pd} der kombinatorischen Schaltung wett und die Clock kann ohne Konflikte schneller betrieben werden.
- g) Berechnen Sie die maximale Taktfrequenz unter Berücksichtigung des Clock-Skews. Gehen Sie von einer Signalausbreitungsgeschwindigkeit von $2 \cdot 10^8$ m/s aus.
 - Für alle möglichen Pfade von einem Register der ersten Stufe (F_1, F_2, F_3, F_4) zu einem Register der zweiten Stufe (F_5, F_6) wird die Verzögerung berechnet. Da das Taktsignal das Zielregister später erreicht, wird die Taktverschiebung vom Ergebnis abgezogen. Die längste Verzögerung (70 ps) ergibt sich zwischen F_3 und F_6 .

$$f_{\text{CLK}} \le \frac{1}{40 \text{ ps} + 70 \text{ ps} + 50 \text{ ps}}$$

$$= \frac{1}{160 \text{ ps}}$$

$$= 6.25 \text{ GHz}$$


Übung 8.3 Parallelität [25 min]

- a) Beschreiben Sie zunächst kurz den Unterschied zwischen zeitlicher und räumlicher Parallelität. Nennen Sie auch Vor- und Nachteile des jeweiligen Ansatzes.
 - Bei zeitlicher Parallelität wird eine Aufgabe in mehrere Unteraufgaben zerlegt. Diese werden anschließend teilweise gleichzeitig ausgeführt.
 - + Höherer Durchsatz
 - Höhere Latenz
 - Bei räumlicher Parallelität können mehrere Aufgaben durch vervielfachte Hardware gleichzeitig bearbeitet werden.
 - + Höherer Durchsatz (bei gleicher Latenz!)
 - + Abarbeitung mehrerer unabhängige Aufgaben parallel möglich
 - Erhöhte Kosten durch vervielfältigte Hardware/Ressourcen
- b) Wo begegnen Ihnen die Konzepte von zeitlicher und räumlicher Parallelität im Alltag? Nennen Sie Beispiele.
 - Kassen im Supermarkt oder mehrere Spuren auf einer Autobahn können als Beispiel für räumliche Parallelität gesehen werden.
 - Kochen kann als zeitlich parallele Aktivität gesehen werden.

Übung 8.4 Beschleunigung mittels Pipelining

[15 min]

a) Konstruieren Sie eine synchrone sequentielle Schaltung, die zwei 2 bit breite Zahlen A und B ($A := a_1 a_0$, $B := b_1 b_0$) addiert. Die Ausgabe besteht aus der Summe S ($S := s_1 s_0$) und dem Übertrag C. Ergänzen Sie dafür folgende Vorlage mit möglichst wenigen XOR, AND und OR Gattern. Orientieren Sie sich am Vorgehen bei der schriftlichen Addition zur Herleitung der Formeln für s_0 , s_1 und C.




b) Bestimmen Sie den Durchsatz und die minimale Latenz der Schaltung. Gehen Sie dabei von folgenden Timing-Charakteristiken aus:

Die Latenz beträgt 1 Takt. Für die minimale Periodendauer gilt unter Berücksichtigung der Zeitanforderungen:

$$T = t_{pcq} + t_{pd,XOR} + t_{pd,AND} + t_{pd,OR} + t_{setup} = 10 \text{ ps} + 50 \text{ ps} + 40 \text{ ps} + 40 \text{ ps} + 20 \text{ ps} = 160 \text{ ps}$$

Der Durchsatz beträgt somit $\frac{1 \, Addition}{160 \, ps} = 6,25 \cdot 10^9$ Additionen pro Sekunde.

c) Erweitern Sie die Schaltung mit Hinblick auf zeitliche Parallelität. Fügen Sie dazu zwei Pipeline-Stufen ein.



d) Bestimmen Sie den Durchsatz und die minimale Latenz der Schaltung mit Pipeline-Stufen.

Die Latenz beträgt 3 Takte. Für die minimale Periodendauer gilt unter Berücksichtigung der Zeitanforderungen:

$$T_1 = t_{pcq} + t_{pd,XOR} + t_{setup}$$
 = 10 ps + 50 ps + 20 ps = 80 ps
 $T_2 = t_{pcq} + t_{pd,XOR} + t_{setup}$ = 10 ps + 50 ps + 20 ps = 80 ps
 $T_3 = t_{pcq} + t_{pd,OR} + t_{setup}$ = 10 ps + 40 ps + 20 ps = 70 ps
 $T = \max(T_1, T_2, T_3)$ = 80 ps

Der Durchsatz beträgt somit $\frac{1 \text{Addition}}{80 \, \text{ps}} = 12, 5 \cdot 10^9 \, \text{Additionen}$ pro Sekunde, die Latenz $3 \cdot 80 \, \text{ps} = 240 \, \text{ps}$.

e) Identifizieren Sie ein Problem das sich negativ auf die Latenz von Addierern für breitere Eingaben auswirkt.

Mit der verwendeten Konstruktion entsteht für breitere Eingabewerte ein immer längerer kritischer Pfad, da ein Übertrag möglicherweise von den niederwertigsten bis zu den höchstwertigen Bits wandern muss.

Übung 8.5 Metastabilität

[20 min]


In der Vorlesung haben Sie bereits das SR-Latch basierend auf NOR-Gattern kennengelernt. Unter Umständen kann es hier zu Metastabilität kommen. Dies soll nachfolgend weiter untersucht werden.

a) Erklären Sie kurz, um welches Phänomen es sich bei Metastabilität handelt und unter welchen Umständen dieses auftreten kann.

Metastabilität bezeichnet eine Art von undefiniertem Zwischenzustand zwischen den zwei stabilen Zuständen 0 und 1. Metastabilität tritt häufig in Zusammenhang mit D-Flip-Flops auf (wenn deren t_{setup} oder t_{hold} Anforderungen verletzt werden), kann aber auch in diversen kombinatorischen Schaltungen vorkommen.


b) Geben Sie die Wahrheitstabelle sowie eine Gatterschaltung für ein SR-Latch basierend auf NOR-Gattern an.

S	R	Q_{prev}	Q	$\overline{\overline{Q}}$
0	0	0	0	1
0	0	1	1	0
0	1	0	0	1
0	1	1	0	1
1	0	0	1	0
1	0	1	1	0
1	1	0	0	0
1	1	1	0	0



c) Wenn *S* und *R* inaktiv sind, verhält sich das SR-Latch wie eine bistabile Grundschaltung. Das Schaltverhalten kann in diesem Fall daher stark vereinfacht durch folgende Transferfunktion für Inverter beschrieben werden, welche üblicherweise für die Konstruktion einer solchen bistabilen Schaltung verwendet werden.

$$V_{\mathrm{out}} = f(V_{\mathrm{in}}) = \begin{cases} V_{\mathrm{DD}} & \text{für } V_{\mathrm{in}} \leq V_{\mathrm{IL}} \\ (V_{\mathrm{IH}} - V_{\mathrm{in}}) \cdot \frac{V_{\mathrm{DD}}}{V_{\mathrm{IH}} - V_{\mathrm{IL}}} & \text{für } V_{\mathrm{IL}} < V_{\mathrm{in}} < V_{\mathrm{IH}} \\ \text{GND} & \text{für } V_{\mathrm{in}} \geq V_{\mathrm{IH}} \end{cases}$$



Nehmen Sie an, dass S und R aktiv sind. Was passiert, wenn S und R exakt zeitgleich inaktiv werden?

Werden *S* und *R* exakt zeitgleich inaktiv, durchlaufen beide Gatter zeitgleich den ungültigen Spannungsbereich. Durch die Rückkopplung der Gatter ist daher unklar, in welchem der zwei validen Zustände die bistabile Schaltung bzw. das SR-Latch letztendlich landen wird. Es kommt also zu Metastabilität.

d) Sei $V_{DD}=5\,V$, $V_{IL}=1\,V$ und $V_{IH}=2\,V$. Berechnen Sie V_Q und $V_{\overline{Q}}$ der entsprechenden Ausgänge Q und \overline{Q} für den metastabilen Zustand der bistabilen Grundschaltung bzw. des SR-Latches.

Im ungültigen Spannungsbereich zwischen $V_{\rm IL}$ und $V_{\rm IH}$ beschreibt $V_{\overline{Q}} = f(V_Q) = (V_{\rm IH} - V_Q) \cdot \frac{V_{\rm DD}}{V_{\rm IH} - V_{\rm IL}}$ das Verhalten des Inverters I_2 . Wegen der Rückkopplung $V_Q = f(V_{\overline{Q}})$ gilt $V_Q = f(f(V_Q))$ und im metastabilen Zustand damit:

$$\begin{split} V_{Q} &= \left(V_{\text{IH}} - (V_{\text{IH}} - V_{Q}) \cdot \frac{V_{\text{DD}}}{V_{\text{IH}} - V_{\text{IL}}} \right) \cdot \frac{V_{\text{DD}}}{V_{\text{IH}} - V_{\text{IL}}} \\ \Leftrightarrow 0 &= \frac{1}{(V_{\text{IH}} - V_{\text{IL}})^{2}} \cdot \left(V_{\text{IH}} \cdot V_{\text{DD}} \cdot (V_{\text{IH}} - V_{\text{IL}}) - V_{\text{IH}} \cdot V_{\text{DD}}^{2} + V_{Q} \cdot V_{\text{DD}}^{2} - V_{Q} \cdot (V_{\text{IH}} - V_{\text{IL}})^{2} \right) \\ \Leftrightarrow V_{Q} &= \frac{V_{\text{IH}} \cdot V_{\text{DD}}^{2} - V_{\text{IH}} \cdot V_{\text{DD}} \cdot (V_{\text{IH}} - V_{\text{IL}})}{V_{\text{DD}}^{2} - (V_{\text{IH}} - V_{\text{IL}})^{2}} \end{split}$$

Für die vorgegebenen Spannungswerte erhält man damit $V_Q = V_{\overline{Q}} \approx 1,67 \text{ V}.$