
Digitaltechnik Wintersemester 2021/2022 7. Vorlesung







Umfrage zur letzten Woche

Respektvoller Umgang – auch online



- Bisher keinerlei solcher Vorkommnisse in DT, aber immer wieder in anderen Lehrveranstaltungen
- · Die TU Darmstadt versteht sich als Ort der Vielfalt
- · Diskriminierungen werden nicht geduldet
- Bitte angemessen kommunizieren auch im Chat
- Bei Vorfällen Lehrende ansprechen und Mail an achtung@tu-darmstadt.de



DT Präsenzbearbeitung



Datum	Anmeldungen / Anwesende
Fr, 22.10.	70 / 100
Fr, 29.10.	80 / 92
Fr, 05.11.	55 / 73
Fr, 12.11.	40 / 45
Fr, 19.11.	25 / 26
Fr, 26.11.	26 / 26

Wir freuen uns sehr, dass die DT Präsenzbearbeitung ihren Hauptzweck erfüllt hat: dass Sie sich am Anfang des Semesters treffen und Lerngruppen bilden konnten. Aufgrund der aktuellen Pandemielage und Vorgaben werden wir zum Schutz aller Beteiligten die DT Präsenzbearbeitung bis auf Weiteres einstellen.


Nutzen Sie gerne Ihre individuellen Lerngruppen.

Bitte passen Sie gut auf sich selbst und auf Andere auf!

Inhalt



- 1. Arithmetische Grundschaltungen
- 2. Sequentielle Schaltungen
- 3. Speicherelemente
- 4. Zusammenfassung



Überblick der heutigen Vorlesung



- ► Arithmetische Grundschaltungen
- Sequentielle Logik
 - Sequentielle Schaltungen
 - Speicherelemente




Harris 2013/2016 Kap. 5.2, 3.1 - 3.2

Agenda




- 1. Arithmetische Grundschaltungen
- 2. Sequentielle Schaltungen
- 3. Speicherelemente
- 4. Zusammenfassung



Shifter




- A um B Stellen nach links/rechts verschieben
- Strategien zum Auffüllen der freien Stellen (Beispiele unten sind für B = 1):
 - logischer Rechts- oder Linksshift: Auffüllen mit Nullen
 - umlaufender Rechts- oder Linksshift: Auffüllen mit den aus der anderen Seite herausfallenden Bits (Rotation)
 - arithmetischer Rechtsshift: Auffüllen mit Vorzeichen des als Zweierkomplement interpretierten Dateneingangs (entspricht Division durch 2^B)
 - arithmetischer Linksshift: Auffüllen mit Nullen (entspricht Multiplikation mit 2^B)




Barrel-Shifter f. Arithmetic Right





Minimierte Schaltung



Arithmetische Shifter als Multiplizierer und Dividierer



- Arithmetischer Linksshift um n Stellen multipliziert den Zahlenwert mit 2ⁿ
 - $ightharpoonup 00001_2 <<< 3 = 01000_2 = 1 \cdot 2^3 = 8$
 - $11101_2 <<< 2 = 10100_2 = -3 \cdot 2^2 = -12$
- → Multiplikation mit Konstanten kann aus Arithmetischen Linksshifts und Additionen zusammengesetzt werden
 - $a \cdot 6 = a \cdot 110_2 = (a <<< 2) + (a <<< 1)$
- Arithmetischer Rechtsshift um n Stellen dividiert den Zahlenwert durch 2ⁿ
 - ightharpoonup 010000₂ >>> 4 = 000001₂ = 16/2⁴ = 1
 - ightharpoonup 100000₂ >>> 2 = 111000₂ = $-32/2^2$ = -8


Ripple-Carry-Adder (RCA) LQ5-3 RQ5-3




$$C_0 = 0 \xrightarrow{A_0} \xrightarrow{B_0} \xrightarrow{A_1} \xrightarrow{B_1} \xrightarrow{A_2} \xrightarrow{B_2} \xrightarrow{A_3} \xrightarrow{B_3} \xrightarrow{C_1} \xrightarrow{+} \xrightarrow{C_2} \xrightarrow{+} \xrightarrow{C_3} \xrightarrow{+} \xrightarrow{+} \xrightarrow{C_3} \xrightarrow{+} \xrightarrow{+} \xrightarrow{+} \xrightarrow{+} \xrightarrow{S_0} \xrightarrow{S_1} \xrightarrow{S_2} \xrightarrow{S_2} \xrightarrow{S_3} \xrightarrow{S_4}$$

Halbaddierer









Volladdierer LQ5-2 RQ5-2





Ripple-Carry-Adder (RCA)






- Überträge werden über Kette von 1 bit Volladdierern vom LSB zum MSB weitergegeben
- ⇒ langer kritischer Pfad (steigt linear mit Bitbreite)
- schnellere Addierer müssen Übertragskette aufbrechen (benötigen dafür mehr Hardware)
 - Conditional Sum Adder (CSA)
 - Carry-Lookahead Adder (CLA)
 - Prefix-Adder

Rekursiver Aufbau des Ripple-Carry-Adders






- Aufteilen in unteres (<u>Low</u>) und oberes (<u>High</u>) Halbwort ("Divide and Conquer")
- zweiter Addierer muss auf Übertrag aus erstem Addierer "warten"
- ⇒ kritische Pfade beider Teiladdierer werden addiert
- für schnellen Addierer müssen oberes und unteres Halbwort gleichzeitig bearbeitet werden

Conditional Sum Adder (CSA)





- ▶ Übertrag vom unterem (L) in oberes (H) Halbwort kann nur 0 oder 1 sein
- für beide Optionen kann oberes Halbwort schon mal vorberechnet werden
- Auswahl des richtigen Ergebnisses, sobald tatsächlicher Übertrag bekannt
- ⇒ nach halbem CSA folgt nur noch ein MUX auf kritischem Pfad

Carry Lookahead Adder (CLA) LQ5-4 RQ5-4 Motivation





- ▶ für A_i B_i = 1 ist C_i = 1 unabhängig von C_{i-1}
- ⇒ Spalte i generiert einen Übertrag ("generate")
- Für $A_i + B_i = 1$ ist $C_i = 1$ wenn $C_{i-1} = 1$
- ⇒ Spalte *i leitet* Übertrag *weiter* ("propagate")
- Für $A_i + B_i = 0$ ist $C_i = 0$ unabhängig von C_{i-1}
- ⇒ Spalte i leitet Übertrag nicht weiter

Carry Lookahead Adder (CLA) Generate und Propagate pro Spalte



- ► Generate-Flag für Spalte *i*: $G_i = A_i B_i$
- Propagate-Flag für Spalte i: $P_i = A_i + B_i$
- \Rightarrow Übertrag aus Spalte *i*: $C_i = G_i + P_i C_{i-1}$
- ▶ Bei naiver Verwendung davon (links) kein Vorteil ggü. Volladdierer (rechts): In beiden Fällen AND und OR auf kritischem Pfad zwischen C_{i-1} und C_i





Carry Lookahead Adder (CLA) Generate und Propagate über k Spalten




- ► Generate- und Propagate-Flags können über mehrere Spalten kombiniert werden (hier gezeigt für *k* = 4 Spalten)
- ► k-Spalten Block propagiert Übertrag, wenn jede einzelne Spalte propagiert
- $\Rightarrow P_{3:0} = P_3 P_2 P_1 P_0$
- ► *k*-Spalten Block *generiert* Übertrag, wenn eine der Spalten generiert, und alle anderen Spalten darüber propagieren
- \Rightarrow $G_{3:0} = G_3 + P_3 G_2 + P_3 P_2 G_1 + P_3 P_2 P_1 G_0$
- ▶ Ubertrag überspringt *k* Spalten auf einmal:

$$C_{n} = G_{n:n-k+1} + C_{n-k} \cdot P_{n:n-k+1}$$

$$= (G_{n} + P_{n} (G_{n-1} + \dots + (P_{n-k+2} G_{n-k+1}))) + C_{n-k} \cdot \prod_{i=n-k+1}^{n} P_{n-k+1}$$

Carry Lookahead Adder (CLA) Block für k = 4 Spalten






Carry Lookahead Adder (CLA) kritischer Pfad



- Propagate und Generate Signale k\u00f6nnen in allen Bl\u00f6cken gleichzeitig berechnet werden
- ▶ für große Bitbreiten *N* dominiert $\frac{N}{k}$ · $(t_{pd,AND} + t_{pd,OR})$. Unten: N = 20, k = 4
- ⇒ Blöcke möglichst groß wählen (kostet aber mehr Ressourcen)
- ▶ Bereits ab N = 8 bit ist CLA mit k = 4 schneller als RCA:
 - ightharpoonup RCA: 8 · ($t_{pd,AND}$ + $t_{pd,OR}$)
 - ► CLA: $(4 \cdot t_{pd,AND} + 4 \cdot t_{pd,OR}) + (t_{pd,AND} + t_{pd,OR}) = 5 \cdot (t_{pd,AND} + t_{pd,OR})$



Weitere schnelle Addierer



- Parallel Prefix Adder
 - alle C_i per Generate und Propagate möglichst schnell bestimmen
 - ► Kritischer Pfad logarithmisch in Bitbreite N
- Carry-Save Adder
 - Verwendet parallele Volladdierer, um 3 Werte in Vektor aus Carries C_i und Summen S_i zu addieren




Harris 2013/2016 Kap. 5.2.1

Subtrahierer




- ▶ kann mit Addition und Negation realisiert werden: A B = A + (-B)
- ▶ Negation im Zweierkomplement: Komplement und Inkrement
- \Rightarrow Addierer mit NOT-Gatter an B-Eingängen und $C_0 = 1$



Vergleich: Kleiner als




▶ kann mit Subtraktion realisiert werden: $A < B \Leftrightarrow A - B < 0$



Vergleich: Gleichheit LQ5-8 RQ5-8



▶ Bitweise XNOR und AND-Baum





- Produkt von n und m bit breiten Faktoren ist n + m bit breit
- Teilprodukte aus einzelnen Ziffern des Multiplikators mit dem Multiplikanden
- verschobene Teilprodukte danach addieren

Decimal		Binary
230	Multiplikand	0101
x 42	Multiplikator	x 0111
460		0101
+ 920	Teilprodukte	0101
9660	•	0101
		+ 0000
	Ergebnis	0100011
	_	


 $5 \times 7 = 35$

 $230 \times 42 = 9660$

Kombinatorische 4×4 Multiplikation







Weitere wichtige arithmetische Algorithmen



- Division (Kap. 5.2.7)
- Festkomma/Gleitkomma Arithmetik (Kap. 5.3)



Harris 2013/2016




Pause & Umfrage bis hier

Agenda



- 1. Arithmetische Grundschaltungen
- 2. Sequentielle Schaltungen
- 3. Speicherelemente
- 4. Zusammenfassung



Rückblick: Kombinatorische Schaltungen



- kombinatorische Logik ("Schaltnetz")
 - Ausgänge hängen nur von aktuellen Eingangswerten ab
- Warum reichen kombinatorische Schaltungen nicht aus?
 - Nicht alle Funktionalitäten lassen sich als kombinatorische Schaltungen realisieren
 - (Zwischen-)Ergebnisse k\u00f6nnen nicht gespeichert/wiederverwendet werden
 - kritische Pfade können nicht beliebig lang werden
 - Zeitverhalten bei kombinatorischen Schaltungen schwer kontrollierbar (siehe Timing-Analyse in vorheriger Vorlesung)

Sequentielle Schaltungen LQ8-1




- Ausgänge hängen ab von
 - aktuellen Eingabewerten und
 - vorherigen Eingabewerten
- ⇒ sequentielle Schaltung speichern internen Zustand
 - (Kurzzeit-)Gedächtnis repräsentiert bisherige Eingabesequenzen
 - realisiert durch Rückkoppplungen von Ausgängen
 - ⇒ nicht kombinatorisch

Agenda



- 1. Arithmetische Grundschaltungen
- 2. Sequentielle Schaltungen
- 3. Speicherelemente
- 4. Zusammenfassung



Bistabile Grundschaltung




- Grundlage des Zustandsspeichers
- zwei Inverter mit Rückkopplung: Q_{prev} (previous Q)
- ▶ zwei Ausgänge: Q, Q
- speichert 1 bit durch zwei stabile Zustände

$$ightharpoonup Q = 0 \Rightarrow \overline{Q} = 1 \Rightarrow Q = 0$$

$$ightharpoonup Q = 1 \Rightarrow \overline{Q} = 0 \Rightarrow Q = 1$$

- keine Eingänge
 - ⇒ gespeicherter Zustand kann nicht beeinflusst werden





SR-Latch



- bistabile Grundschaltung mit NOR statt NOT
- NOR: Ausgang 0 wenn einer der Inputs 1 ist
- Interpretation der freien Eingänge S und R
 - ▶ $\overline{S} \overline{R}$ → Zustand halten ("latch" = verriegeln)
 - $ightharpoonup \overline{S} R
 ightharpoonup Zustand auf 0 rücksetzen ("reset" R)$
 - ► $S\overline{R}$ → Zustand auf 1 setzen ("set" S)
 - ► $SR \rightarrow \text{ung\"ultiger Zustand}$ $(Q = \overline{Q} = 0)$

S	R	Q_{prev}	Q	Q	
0	0	0	0	1	
0	0	1	1	0	
0	1	0	0	1	
0	1	1	0	1	
1	0	0	1	0	
1	0	1	1	0	
1	1	0	0	0	
			_	_	






JK-Latch



- Ungültigen Zustand SR am SR-Latch verhindern
- Historisch unklar, woher die Bezeichnung "JK" kommt
- ► Interpretation der freien Eingänge *J* und *K*
 - $ightharpoonup \overline{J} \, \overline{K}
 ightarrow Zustand halten$
 - lackbox \overline{J} K o Zustand auf 0 rücksetzen, falls nötig
 - ▶ $J\overline{K}$ → Zustand auf 1 setzen, falls nötig
 - ightharpoonup JK
 ightarrow Zustand invertieren ("toggle")

J	Κ	Q_{prev}	S	R	Q	\overline{Q}
0	0	0	0	0	0	1
0	0	1	0	0	1	0
0	1	0	0	0	0	1
0	1	1	0	1	0	1
1	0	0	1	0	1	0
1	0	1	0	0	1	0
1	1	0	1	0	1	0
1	1	1	0	1	0	1






D-Latch LQ8-1 RQ8-1



- ▶ Daten-Latch mit Taktsignal (CLK) und Dateneingang (D)
 - ► CLK = 1 \rightarrow Zustand auf *D* setzen (Latch transparent)
 - ightharpoonup CLK = 0 ightharpoonup Zustand halten (Latch nicht transparent)
- ⇒ ungültiger Zustand am SR-Latch wird vermieden
- ► Rückkopplung nur noch im SR-Latch




CLK	D	S	R	Q
0	0	0	0	Q _{prev}
0	1	0	0	Q_{prev} Q_{prev}
1	0	0	1	0
1	1	1	0	1



Problem des D-Latch



- periodische Taktsignale üblicherweise symmetrisch
 - 0-Phase und 1-Phase gleich lang
- D-Latch ist Taktphasen-gesteuert
 - ► für Hälfte der gesamten Zeit transparent
 - sequentielle Schaltungen mit D-Latches für Hälfte der Zeit kombinatorisch
- breites "Abtastfenster" sorgt für Unschärfe
 - bspw. unklar, ob Störimpuls übernommen wurde



D-Flip-Flop LQ8-2 RQ8-2



CLK


- Zwei D-Latches in Serie
 - Master (M)
 - ► Slave (*S*)
 - komplementäre Taktsignale
- ► CLK = 0
 - ► Master transparent \rightarrow *n* = *D*
 - ▶ Slave nicht transparent \rightarrow Q bleibt unverändert
- ► CLK = 1
 - Master nicht transparent $\rightarrow n$ bleibt unverändert
 - ► Slave transparent \rightarrow Q = n



- ⇒ Taktflanken-gesteuert
 - genau bei steigender CLK Flanke wird Q = D
 - es wird der Wert von D übernommen, der *unmittelbar vor* der Taktflanke anliegt

Vergleich D-Latch mit D-Flip-Flop






Agenda



- 1. Arithmetische Grundschaltungen
- 2. Sequentielle Schaltungen
- 3. Speicherelemente
- 4. Zusammenfassung



Zusammenfassung und Ausblick



- Arithmetische Grundschaltungen
- Sequentielle Logik
 - Sequentielle Schaltungen
 - Speicherelemente
- Nächste Vorlesung behandelt
 - Synchrone Schaltungen
 - Zeitverhalten Sequentieller Logik