

Digitaltechnik

Wintersemester 2021/2022

11. Übung



TECHNISCHE
UNIVERSITÄT
DARMSTADT

Prof. Dr.-Ing. Thomas Schneider, M.Sc. Daniel Günther, M.Sc. Amos Treiber
LÖSUNGSVORSCHLAG

KW04

Bitte bearbeiten Sie die Übungsblätter bereits im Voraus, sodass Sie Ihre Lösungen zusammen mit Ihren Kommilitonen und Tutoren während der wöchentlichen Übungsstunde diskutieren können.

Mit der angegebenen Bearbeitungszeit für die einzelnen Aufgaben können Sie Ihren Leistungsstand besser einschätzen.

Übung 11.1 Pipelining – Register Transfer Logik

[20 min]

Folgende Grafik zeigt eine Pipeline zur Berechnung der Funktion $(x^2 + 5) \cdot 2 - 8$:



Mittels eines Eingangssignals **set** wird signalisiert, dass mit einer steigenden Taktflanke ein neuer Wert in das erste Register der Pipeline geladen werden soll. Der in R5 gespeicherte Wert entspricht dem Ergebnis der Funktion.

- a) Setzen Sie die Pipeline in SystemVerilog um. Erweitern Sie dafür den unten gegebenen Quelltext für das Pipeline-Modul und entwerfen Sie zusätzliche Module zum Berechnen der Funktion jeder Pipeline-Stufe.

Das Verwenden der arithmetischen Operatoren von SystemVerilog ist in den funktionalen Zusatzmodulen erlaubt. Die Setup/Hold-Zeiten der Register sowie Überläufe können vernachlässigt werden.

seq/pipeline/pipeline.sv

```
1 module pipeline (input logic clock, set, input logic [7:0] in,
2                 output logic [7:0] out);
3
4     // Register zum puffern der Werte zwischen den Pipeline-Stufen
5     logic [7:0] register1, register2, register3, register4, register5;
6
7     // Ausgänge der einzelnen Rechenoperationen
8     logic [7:0] out1, out2, out3, out4;
9
10    // Rechnungen innerhalb der einzelnen Pipeline-Stufen
11    stufe1 st1(register1, out1);
12    stufe2 st2(register2, out2);
13    stufe3 st3(register3, out3);
14    stufe4 st4(register4, out4);
15
16    // Setzen des Eingangs der Pipeline
17    always_ff @(posedge clock)
18        if(set)
19            register1 <= in;
20        else
21            register1 <= register1;
22
23    // Fortschreiten der Pipeline
24    always_ff @(posedge clock)
```

```

25     begin
26         register2 <= out1;
27         register3 <= out2;
28         register4 <= out3;
29         register5 <= out4;
30     end
31
32     // Ausgang
33     assign out = register5;
34
35 endmodule
36
37 // Quadrieren
38 module stufe1 (input [7:0] in, output [7:0] out);
39     assign out = in * in;
40 endmodule
41
42 // Addition von 5
43 module stufe2 (input [7:0] in, output [7:0] out);
44     assign out = in + 8'd5;
45 endmodule
46
47 // Multiplikation mit 2
48 module stufe3 (input [7:0] in, output [7:0] out);
49     assign out = in * 2;
50 endmodule
51
52 // Subtraktion von 8
53 module stufe4 (input [7:0] in, output [7:0] out);
54     assign out = in - 8'd8;
55 endmodule

```

- b) Erstellen Sie eine Testbench, um die Funktion der Pipeline anhand von einigen Werten per Simulation zu testen.

```

seq/pipeline/pipeline_tb.sv
1 `timescale 1 ns / 10 ps
2
3 module pipeline_tb;
4     logic clock = 0;
5     logic set = 0;
6     logic [7:0] in, out;
7
8     always #0.5 clock <= ~clock;
9
10    // Das zu testende Modul (Unit-Under-Test (UUT))
11    pipeline uut(clock, set, in, out);
12
13    initial begin
14        $dumpfile("pipeline_tb.vcd");
15        $timeformat(-9, 5, " ns", 10);
16        $dumpvars;
17
18        #0.1;
19        in = 0;
20        set = 1;
21        #1; // 1 Takt warten
22        set = 0; // => Wert sollte diesen Takt nicht übernommen werden
23        in = 1;
24        #1; // 1 Takt warten


```

```

25     set = 1;
26     #1; // 1 Takt warten
27     in = 2;
28     #1; // 1 Takt warten
29     in = 3;
30     #1; // 1 Takt warten
31     in = 4;
32     #1; // 1 Takt warten
33     in = 5;
34     #5; // 5 Takte warten
35
36     $display("FINISHED pipeline_tb");
37     $finish;
38 end
39
40 endmodule

```

Der Takt schaltet alle 0,5 ns um, was eine steigende Taktflanke alle 1 ns zur Folge hat. Anhand des folgenden Timing-Diagramms erkennt man gut, wie die Werte vom Eingang der jeweiligen Pipeline-Stufe nach jedem Takt durch die Pipeline weitergereicht werden:



- c) Nehmen Sie nun an, dass die t_{pcq} - sowie t_{setup} -Zeit der Register bei 0,5 ns liegt und die kombinatorischen Schaltungen für die Rechnungen zwischen den Registern kritische Pfade mit folgenden Verzögerungen haben: x^2 : 0,6 ns, $+5$: 0,8 ns, $\times 2$: 0,5 ns, -8 : 1 ns. Mit welcher Taktfrequenz lässt sich die Pipeline maximal betreiben? Welche Frequenz wäre möglich, wenn man auf Register 2 und 4 verzichtet?

Der längste kritische Pfad zwischen zwei Registern benötigt 1 ns. Berücksichtigt man noch $2 \cdot 0,5$ ns aufgrund von t_{pcq} und t_{setup} , so ergibt dies eine minimale Taktperiodendauer von 2 ns. Folglich lässt sich die Schaltung mit maximal $\frac{1}{2\text{ ns}} = 500$ MHz betreiben.

Ohne die Register 2 und 4 würde der längste kritische Pfad zwischen zwei Registern $0,5\text{ ns} + 1\text{ ns} = 1,5\text{ ns}$ benötigen. Zuzüglich t_{pcq} und t_{setup} ist eine Taktfrequenz von $\frac{1}{2,5\text{ ns}} = 400$ MHz erlaubt.

- d) Welcher Vor- und welcher Nachteil ergibt sich hauptsächlich aus der Verwendung von vielen Pipeline-Stufen?

Viele Pipeline-Stufen erlauben oft starke Erhöhungen der Taktfrequenz und steigern somit den Durchsatz der Schaltung. Allerdings steigern viele Pipeline-Stufen fast immer die Latenz, also die Zeit von der Eingabe eines Werts in die Pipeline bis zur Ausgabe des korrespondierenden Ergebnisses.

Übung 11.2 Zeitverhalten sequentieller Beschreibungen

[15 min]

Simulieren Sie das Verhalten der nachfolgenden Signale für die ersten 100 ns. Bedenken Sie, dass bei einfachen **always** Blöcken (im Gegensatz zu **always_comb**) die Signalinitialisierung nicht als Signaländerung interpretiert wird.


seq/timing.sv

```

1 `timescale 1 ns / 10 ps
2 module timing;
3     localparam x = 2;
4
5     logic [2:0] a = 0;
6     always begin if (!a[0]) #10; else #(3+x); a <= a+1; end
7
8     logic b, c, d, e, f, g, h, i, j;
9     assign b = ^a;
10    always begin c = b; d = c; @(negedge a[0]); end
11    always begin e = b; #a; f = e; @(posedge a[0]); end
12    always @(negedge b) begin g <= c; h <= g; end
13    always @(f|d) begin #2; i = e; j <= i; end
14 endmodule

```

Achtung: in Zeile 6 wird die Bedingung `!a[0]` für den alten Wert von `a` vor der letzten nicht-blockierenden Zuweisung geprüft!



Übung 11.3 Parametrisierte Moduldefinition

[15 min]

In dieser Aufgabe soll ein XOR Gatter mit einer variablen Anzahl an Eingängen realisiert werden.

- a) Implementieren Sie ein funktionales Modul (Verhaltensbeschreibung) zu folgender Schnittstelle:

comb/xor/Parameter_Xor_Funct.sv

```

1 module xor_functional #(parameter SIZE = 2)
2     (input logic [SIZE-1 : 0] I,
3      output logic          O);
4
5     assign O = ^I;
6 endmodule

```

- b) Realisieren Sie ein äquivalentes strukturelles Modul (Strukturbeschreibung) zu nachfolgender Schnittstelle. Nutzen Sie dafür eine **for** Schleife um eine variable Anzahl an Zuweisungen zu generieren.

```
comb/xor/Parameter_Xor_Struct.sv
1 module xor_structural #(parameter SIZE = 2)
2     (input logic [SIZE-1 : 0] I,
3      output logic          0);
4
5     logic [SIZE-2 : 0] B;
6     assign 0 = B[SIZE-2];
7     genvar i;
8     generate
9         for (i = 0; i < SIZE-1; i = i+1) begin
10             if(i == 0)
11                 assign B[0] = I[0] ^ I[1];
12             else
13                 assign B[i] = I[i+1] ^ B[i-1];
14         end
15     endgenerate
16
17 endmodule
```

- c) Entwickeln Sie eine selbsttestende Testbench für beide Module mit Größe 4.

```
comb/xor/Parameter_Xor_Tb.sv
1 `timescale 1 ns / 10 ps
2 module param_xor_tb;
3
4     logic clk = 0;
5     always #1 clk <= ~clk;
6
7     logic rst = 1;
8     initial @(posedge clk) rst <= 0;
9
10    logic [3:0] a;
11    logic      yF, yS;
12
13    xor_functional #(4) uut_f (a, yF);
14    xor_structural #(4) uut_s (a, yS);
15
16    initial begin
17        $dumpfile("param_xor_tb.vcd");
18        $timeformat(-9, 0, " ns", 8);
19        $dumpvars;
20
21        for (int i = 0; i < 16; i = i + 1) begin
22
23            a <= i;
24            @(posedge clk);
25
26            if(yF != ^a)
27                $display("%t: Functional Unit wrong. Expected %d but was %d for %d",
28                    $time, ^a, yF, a);
29
30            if(yS != ^a)
31                $display("%t: Structural Unit wrong. Expected %d but was %d for %d",
32                    $time, ^a, yS, a);
33        end
34    end
35 endmodule
```

```
34     end
35
36     $display("FINISHED param_xor_tb");
37     $finish;
38 end
39 endmodule
```