Digitaltechnik Wintersemester 2021/2022 12. Übung



Prof. Dr.-Ing. Thomas Schneider, M.Sc. Daniel Günther, M.Sc. Amos Treiber LÖSUNGSVORSCHLAG

KW05

Bitte bearbeiten Sie die Übungsblätter bereits im Voraus, sodass Sie Ihre Lösungen zusammen mit Ihren Kommilitonen und Tutoren während der wöchentlichen Übungsstunde diskutieren können.

Mit der angegebenen Bearbeitungszeit für die einzelnen Aufgaben können Sie Ihren Leistungsstand besser einschätzen.

Übung 12.1 2 bit Addierer

[20 min]

In dieser Aufgabe implementieren Sie einen 2 bit Addierer auf verschiedene Arten. Bei einem 2 bit Addierer handelt es sich um eine kombinatorische Schaltung mit folgender Schnittstelle:

- Inputs:
 - 2 bit breite Zahlen A und B ($A := a_1 a_0, B := b_1 b_0$)
- Outputs:
 - 2 bit breite Summe S von A und B ($S := s_1 s_0$)
 - Übertrag C
- a) Implementieren Sie den 2 bit Addierer mit Basisgattern:
 - 1. Stellen Sie die Wahrheitstabelle für den 2 bit Addierer auf.

a_1	a_0	\boldsymbol{b}_1	b_0	C	s_1	s_0
0	0	0	0	0	0	0
0	0	0	1	0	0	1
0	0	1	0	0	1	1 0
0	0	1	1	0	1	1
0	1	0	0	0	0	1
0	1	0	1	0	1	0
0	1	1	0	0	1	1
0	1	1	1	1	0	1 0 1 0 0
1	0	0	0	0	1	0
1	0	0	1	0	1	1
1	0	1	0	1	0	0
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	1	0	1 0 1 1 0
1	1	1	0	1	0	1 0
1	1	1	1	1	1	0

2. Nutzen Sie Karnaugh Diagramme, um die minimierte DNF für s_0, s_1 und C zu ermitteln.


С							s_1 :			_			s_0 :					
$\setminus a_1 a_0$		a_1		$\setminus a_1 a_0$		a_1		$\setminus a_1 a_0$			$\underline{}$							
$b_{1}b_{0}$	/	00	01	11	10		b_1b_0	00	01	11	10		b_1b_0	00	01	11	10	
	00					b_0	00			1	1		00	1	1			
	01			1			01		1		1	b_0	01	1			1	
b_1	11		1	1	1		b_1 11	1		1			b_1 11	1			1	b_0
	10			1	1		10	1	1				10		1	1		
$\overline{a_0}$					$\overline{a_0}$						$\overline{a_0}$							

$$C = a_1 b_1 + a_0 b_1 b_0 + a_1 a_0 b_0$$

$$s_1 = a_1 \overline{b_1} \overline{b_0} + \overline{a_1} \overline{a_0} b_1 + \overline{a_1} b_1 \overline{b_0} + \overline{a_1} \overline{a_0} \overline{b_1} + \overline{a_1} a_0 \overline{b_1} b_0 + \overline{a_1} a_0 b_1 b_0$$

$$s_0 = \overline{a_0} b_0 + a_0 \overline{b_0}$$

3. Implementieren Sie die Schaltung als zweistufige Logik.



4. Modellieren Sie die zweistufige Logik als Verhaltensbeschreibung in SystemVerilog. Verwenden Sie für Basisgatter die entsprechenden Operatoren $(\&, |, \sim)$.

```
(~A [1]
                                          & B[1] & \simB[0] ) |
11
                         (A[1] \& \sim A[0] \& \sim B[1]
12
                         (\sim A[1] \& A[0] \& \sim B[1] \&
                                                       B[0] ) |
13
                         (A[1] \& A[0] \& B[1] \& B[0]);
14
15
      assign C
                        (A[1] \& B[1]
16
                        (A[0] \& B[1] \& B[0]) |
17
                        (A[1] & A[0] & B[0]);
18
19
   endmodule
```

- b) Implementieren Sie den 2 bit Addierer mit Hilfe von Halb- und Volladdierern.
 - 1. Ein Halbaddierer ist eine kombinatorische Schaltung zur Addition von zwei 1 bit Eingängen (*A* und *B*). Das 2 bit Ergebnis wird auf die beiden Signale *S* und *C* aufgeteilt. Implementieren Sie einen Halbaddierer als Verhaltensbeschreibung in SystemVerilog.

```
module Halbaddierer (
input logic A, B,
output logic C, S);

assign S = A ^ B;
assign C = A & B;
endmodule
```

2. Ein Volladdierer ist eine kombinatorische Schaltung zur Addition von drei 1 bit Eingängen (A, B und C_{in}). Das 2 bit Ergebnis wird auf die beiden Signale S und C_{out} aufgeteilt. Implementieren Sie einen Volladdierer in SystemVerilog. Verwenden Sie dafür zwei Halbaddierer.

```
arith/adder/Volladdierer.sv

module Volladdierer (
   input logic CIN, A, B,
   output logic COUT, S);

logic ha1_c, ha1_s, ha2_c;

Halbaddierer ha1 (.A(A), .B(B), .C(ha1_c), .S(ha1_s));
Halbaddierer ha2 (.A(ha1_s), .B(CIN), .C(ha2_c), .S(S));

assign COUT = ha1_c || ha2_c;

endmodule
```

3. Implementieren Sie den 2 bit Addierer als Strukturbeschreibung in SystemVerilog. Verwenden Sie dafür einen Halb- und einen Volladdierer.

c) Implementieren Sie den 2 bit Addierer als Verhaltensbeschreibung in SystemVerilog.

arith/adder/verhalten2BitAddierer.sv

module verhalten2BitAddierer (
input logic [1:0] A

```
input logic [1:0] A,
input logic [1:0] B,
output logic C,
output logic [1:0] S);

assign {C, S} = A + B;
endmodule
```

Übung 12.2 Pipelining – Timing-Bedingungen

[20 min]

Folgender System Verilog Code beschreibt die kombinatorische Schaltung $Y = A + (\overline{A \oplus D}) C + \overline{B}$ zwischen zwei Registern im Modul base, sowie die dazugehörige funktionale Verifikation in der Testbench base_tb:

seq/pipeline/gates.sv

```
`timescale 1 ns / 10 ps
   module or_gate #(parameter W=2) (input logic [W-1:0] A, output logic Y);
     assign #(W)
                   Y = |A;
3
   endmodule
   module and_gate #(parameter W=2) (input logic [W-1:0] A, output logic Y);
    assign #(W)
                  Y = &A;
   endmodule
   module xor_gate #(parameter W=2) (input logic [W-1:0] A, output logic Y);
10
11
     assign \#(W+1) Y = ^A;
   endmodule
12
13
14
   module inv_gate
                                     (input logic
                                                           A, output logic Y);
    assign #(1)
                   Y = \sim A;
15
   endmodule
16
```

seq/pipeline/register.sv

```
`timescale 1 ns / 10 ps
1
2
  module register #(parameter W
                                        = 1,
                      parameter tsetup = 0.9,
3
                      parameter thold = 0.5,
                      parameter tcq
                                        = 0.1)
                     (input logic CLK, input logic [W-1:0] D, output logic [W-1:0] Q);
6
     logic [W-1:0] t;
8
     always_ff @(posedge CLK) begin
9
              t \ll D;
10
       #(tcq) Q <= t;
11
12
     end
  endmodule
13
```

seq/pipeline/base.sv

```
module base (input logic CLK, A, B, C, D, output logic Y);
logic a,b,c,d,n1,n2,n3,n4,y;
register #(4) rin (CLK, {A,B,C,D}, {a,b,c,d});
xor_gate g1 ({a,d}, n1);
inv_gate g2 (n1, n2);
```

```
and_gate g3 ({n2,c}, n3);
inv_gate g4 (b, n4);
or_gate #(3) g5 ({a,n3,n4}, y);
register rout(CLK, y, Y);
endmodule
```

seq/pipeline/base_tb.sv

```
`timescale 1 ns / 10 ps
   module base_tb;
3
     logic a,b,c,d,y,clk = 0;
     always #4.8 clk = \simclk;
5
6
     base uut (clk,a,b,c,d,y);
7
     localparam L = 2;
9
     logic [L-1:0] e;
10
11
     always @(posedge clk) begin
12
13
        e \le \{e[L-2:0], a \mid \sim(a^d)\&c \mid \sim b\};
14
15
     initial begin
16
        $dumpfile("base_tb.vcd");
17
        $timeformat(-9, 2, " ns", 10);
18
        $dumpvars;
19
20
        for (int i=0; i<16+L; i++) begin</pre>
21
          #1 \{a,b,c,d\} <= i;
22
          if (y!==e[L-1]) $display("%t: expected %0d but got %0d",$realtime,e[L-1],y);
23
          @(posedge clk);
24
        end
25
26
        $display("FINISHED base_tb");
27
        $finish;
29
30
   endmodule
```

Übung 12.2.1 Timing-Analyse

Die Parameter der Registerimplementierung (tsetup, thold und tcq) beschreiben die Setup-, Hold- und Verzögerungszeiten (mit $t_{\rm pcq}=t_{\rm ccq}$) in Nanosekunden. Mit welcher Frequenz kann das base Modul theoretisch maximal getaktet werden ohne die Timing-Bedingungen zu verletzen? Welche Latenz hat das Modul?

Der kritische Pfad zwischen den Registern rin und rout verläuft durch die Gatter g1 (3 ns), g2 (1 ns), g3 (2 ns) und g5 (3 ns). Zusammen mit tcq und tsetup der Register ergibt dies 10 ns. Das Modul kann daher höchstens mit 100 MHz getaktet werden. Da das Ergebnis nach einem Takt an der finalen Registerstufe anliegt, ergibt sich eine Latenz von 10 ns.

Übung 12.2.2 Testbench-Analyse

Mit welcher Frequenz wird die Schaltung in der Testbench getaktet? Warum entdeckt die Testbench keine funktionalen Fehler, obwohl die theoretischen Timing-Bedingungen der Register im base Modul verletzt werden?

Das clk Signal schaltet alle 4,8 ns um, wodurch alle 9,6 ns eine steigende Taktflanke und somit eine Taktfrequenz von 104MHz erzeugt wird. Der Eingang des zweiten Registers rout ist dadurch erst 0,5 ns vor der steigenden Taktflanke stabil und nicht wie durch tsetup gefordert 0,9 ns. Dies verletzt zwar die Setup-Bedingung, die Register-Implementierung liest den Dateneingang aber erst zur steigenden Taktflanke, wodurch der richtige Wert übernommen wird. Insbesondere die Setup-Bedingung muss also durch zusätzliche Tests überprüft werden.

Übung 12.2.3 Überprüfen von Setup- und Hold-Bedingung

Erweitern Sie die Registerimplementierung so, dass die Timing-Bedingungen $t_{\rm setup}$ und $t_{\rm hold}$ automatisch überprüft werden. Dazu bietet es sich an, die Zeitpunkte der Änderungen am Dateneingang und der steigenden Taktflanken in entsprechenden **always** Blöcken zu kontrollieren. Bei einer Verletzung der Bedingungen soll eine entsprechende Meldung ausgegeben werden.

seq/pipeline/register.sv

```
real lastDevent = 0, lastCLKposedge = 0, setup, hold;
15
16
     always @(D) begin
17
       lastDevent = $realtime;
18
       hold = lastDevent - lastCLKposedge;
19
       if (hold < thold) $display("%t@%m, D event %Ot after CLK (hold violation)",
20
                                     lastDevent, hold);
21
22
23
     always @(posedge CLK) begin
24
       lastCLKposedge = $realtime;
25
       setup = lastCLKposedge - lastDevent;
26
       if (setup < tsetup) $display("%t@%m: D event %0t before CLK (setup violation)",
27
                                     lastCLKposedge, setup);
28
     end
29
```

Die Zeitpunkte der letzten Ereignisse werden in den Variablen lastDevent und lastCLKposedge gespeichert. So kann bei der nächsten steigenden Taktflanke bestimmt werden, wie lange die letzte Änderung des Dateneingangs bereits her ist, um so die Setup-Bedingung zu prüfen (Zeile 27). Umgekehrt kann bei jeder Änderung des Dateneingangs bestimmt werden, wie lange die letzte steigende Taktflanke bereits zurück liegt, um so die Hold-Bedingung zu prüfen (Zeile 20).

Übung 12.2.4 Zusätzliche Pipeline-Stufen

Modifizieren Sie das base Modul durch Einführen zusätzlicher Pipeline-Stufen so, dass es mit Taktperiodendauer 4,2 ns betrieben werden kann, was einer Taktfrequenz von 238 MHz entspricht. Die verwendeten Logikgatter sollen dabei nicht verändert werden. Modifizieren Sie auch die Testbench so, dass das schnellere Modul korrekt getestet wird. Wie wirkt sich diese Modifikation auf die Latenz der Schaltung aus?

Aufgrund der Taktfrequenzvorgabe darf der kritische Pfad in jeder Pipeline-Stufe maximal eine Ausbreitungsverzögerung von $4.2 \,\mathrm{ns} - t_\mathrm{peq} - t_\mathrm{setup} = 3.2 \,\mathrm{ns}$ aufweisen.

seq/pipeline/fast.sv

```
module fast (input logic CLK, A, B, C, D, output logic Y);
     logic a,b,c,d,n1,n2,n3,n4,n5,n6,n7,n1r,n3r,n4r,n6r,n7r,y;
2
     register #(4) rin (CLK, {A,B,C,D}, {a,b,c,d});
                      ({a,d},
     xor_gate
                   g1
     inv_gate
                   g2
                      ( b,
                                    n2);
                      ({a,n2},
     or_gate
                   g3
                                    n3);
                                    n4); // Verzögerung/Buffer für Hold-Bedingung rp1
     and_gate
                   g4
                       ({c,c},
     register #(3) rp1 (CLK, {n1,n3,n4}, {n1r,n3r,n4r});
                   g5
     inv_gate
                       ( n1r,
                                    n5);
     and_gate
                   g6 ({n5,n4r},
                                    n6);
10
                   g7 ({n3r,n3r}, n7); // Verzögerung/Buffer für Hold-Bedingung rp2
     and_gate
11
     register #(2) rp2 (CLK, {n6,n7}, {n6r, n7r});
12
                   g8 ({n6r,n7r}, y);
13
     or_gate
     register
                   rout(CLK, y, Y);
14
  endmodule
```

Zum Anpassen der Testbench muss die clk Toggle-Periode auf 2,1 ns gesetzt (Zeile 5), das fast Modul instantiiert (Zeile 7) und die Anzahl der Pipeline-Stufen auf 4 erhöht werden (Zeile 9).

Da nun 3 Takte mit einer Periodendauer von 4,2 ns benötigt werden, erhöht sich die Latenz auf 12,6 ns.

2

6

8

[15 min]

Wandeln Sie folgende kontrollflusslastige Beschreibung eines sequentiellen 4 bit Multiplizierers in eine äquivalente Beschreibung um, welche dessen Umsetzung als Register-Transfer-Logik besser erkennen lässt. Verfolgen Sie dafür folgende Grundregeln:

- Nur ein Signal pro always_ff Block (beschreibt ein Register)
- Kombinatorische Logik vollständig mittels nebenläufiger Zuweisungen realisieren (beschreibt die Transfer-Logik)

arith/mul/sequential.sv

```
if (RST) begin
          \{n, a, b, p, DONE, Y\} \leftarrow 0;
10
       end else if (START) begin
11
          p \le 0; a \le A; b \le B; n \le 4; DONE \le 0;
12
       end else if (n > 1) begin
13
         if (b[0]) p <= p + a;
14
          a \le a \le 1; b \le b >> 1; n \le n-1;
15
        end else if (n == 1) begin
16
          Y \le b[0] ? p + a : p; n \le 0; DONE \le 1;
17
        end else begin
18
          {DONE, Y} <= 0;
19
        end
20
     end
21
   endmodule
```

arith/mul/rtl.sv

```
module mul (input logic CLK, RST, START, input logic [3:0] A, B,
               output logic DONE,
                                                output logic [7:0] Y);
2
     logic
                  doneD;
3
     logic [2:0] n, nD;
     logic [3:0] b, bD;
     logic [7:0] a, aD, p, pa, pD, yD;
6
     // Register
     always_ff @(posedge CLK) n
                                    \leq nD:
     always_ff @(posedge CLK) a
                                     \leq aD;
10
     always_ff @(posedge CLK) b
                                    <= bD;
11
     always_ff @(posedge CLK) p
                                     \neq pD;
12
     always_ff @(posedge CLK) DONE <= doneD;</pre>
13
     always_ff @(posedge CLK) Y
14
15
     // Transfer-Logik
16
     assign nD = RST ? 0 : START ? 4 : n > 0 ? n-1 : n;
17
     assign aD
                  = RST ? 0 : START ? A : n > 1 ? a << 1 : a;
18
     assign bD
                  = RST ? 0 : START ? B : n > 1 ? b >> 1 : b;
19
                  = b[0] ? p+a : p;
     assign pa
20
                  = RST \mid | START ? 0 : n > 1 ? pa : p;
     assign pD
21
     assign doneD = n == 1 ? 1 : 0;
22
                  = n == 1 ? pa : 0;
     assign yD
23
  \verb"endmodule"
```

Eine kontrollflusslastige Beschreibung (sämtliche Logik in einem always_ff Block) spiegelt den zugrundeliegenden Algorithmus meist besser wider und kommt einer Software-Implementierung nahe. Die RTL-nahe Beschreibung (möglichst viele aber dafür kleine always_ff Blöcke) spiegelt die parallel arbeitenden Hardware-Komponenten und die Abhängigkeiten dazwischen besser wider und erleichtert so die Identifikation von kritischen Pfaden. In der Praxis ist ein Mittelweg zwischen beiden Extremen häufig die beste Wahl. Dabei sollten Signale möglichst nur dann in einem always_ff Block zusammengefasst werden, wenn sie die gleichen Kontrollbedingungen haben.

Übung 12.4 Barrel-Shifter

1

2

3

4

endmodule

[15 min]

In der Vorlesung wurden sogenannte Barrel-Shifter behandelt. Wir betrachten ergänzend die "Rotate Left" Variante (umlaufender Linksshift). Anders als die "Arithmetic" Variante aus der Vorlesung lässt der rotierende Shifter nach links "raus geschobene" Bits nicht fallen, sondern fügt diese am anderen Ende des zu verschiebenden Wortes wieder ein.

a) Erstellen Sie eine Verhaltensbeschreibung in SystemVerilog. Der Parameter *SIZE* in der gegebenen Schnittstelle bestimmt die Anzahl an Steuersignalen. (Hinweis: Die minimale Lösung besteht aus einer Zeile.)

b) Erstellen Sie eine Strukturbeschreibung in SystemVerilog basierend auf Multiplexern. Anstelle von Multiplexermodulen soll der ternäre Operator zur Instantiierung verwendet werden.

comb/barrel/Barrel_Struct.sv

output logic [(2**SIZE)-1:0] 0);

```
logic [(2**SIZE)-1:0] B [SIZE:0];
       assign B[0] = I;
       assign 0 = B[SIZE];
       genvar i;
10
       generate
11
12
           for (i = 0; i < SIZE; i = i + 1)
13
                assign B[i+1] = S[i] ? { B[i][(2**SIZE)-(2**i)-1:0],
14
                                           B[i][(2**SIZE)-1:(2**SIZE)-(2**i)] }
15
                                     : B[i];
16
17
       endgenerate
```

c) Erstellen Sie eine Testbench (muss nicht selbstprüfend sein), die beide Implementierungen für einen von Ihnen gewählten Parameter *SIZE* mittels eines aussagekräftigen Bitmusters für alle möglichen Schiebewerte *S* testet.

comb/barrel/Barrel_Tb.sv `timescale 1ns / 10ps module tb; 2 logic CLK = 0; 4 logic [15:0] I, OF, OS; 5 logic [3:0] S; functional #(4) uut_functional(S, I, OF); structural #(4) uut_structural(S, I, OS); 10 always #(0.5/0.02) CLK <= \sim CLK; 11 12 initial begin 13 \$dumpfile("tb.vcd"); 14 \$timeformat(-9, 0, " ns", 8); 15 \$dumpvars; 16 17 I <= 16'b0100110011101111;</pre> 18 $S \ll 0$; 19 20 for (int i = 0; i < 16; i++) begin 21 22 @(posedge CLK); S <= S + 1;23 end 24 26 \$finish; 27 end 28

endmodule