

Laboratório 3 – Turma 02 – Projeto RTL
Segunda-feira, 16 de Junho de 2025

Projeto:

Crie uma FSM que faça interface com o bloco operacional da Figura 1, que deve computar o valor médio dos 16 elementos de 16 bits de uma matriz **A** qualquer. Considere que a matriz é armazenada em uma memória, e assuma que os dados **M_dados** ficam imediatamente disponíveis após o endereço **M_end** receber um novo valor. Assim, utilizando o catálogo IP do Vivado, crie uma memória assíncrona de 16 x 16 bits e preencha o seu conteúdo com valores aleatórios de 16 bits. O resultado calculado deve ser mostrado no display de 7 segmentos.




Figura 1 – Bloco operacional

No bloco de controle, inclua uma entrada **start** para iniciar o cálculo e uma saída **ready** para indicar que o mesmo está pronto. Mapeie as entradas nas chaves e botões e a saída, nos displays de 7 segmentos.

Atividades de Preparação:

1. Esboço da máquina de estados de alto nível e da FSM do bloco operacional. Determine quantos ciclos de clock são necessários para calcular a **média** de todos os valores armazenados na **ROM de 16 linhas de 16 bits**. Esse item é **individual**, deve ser **manuscrito** e digitalizado.
2. *Printscreen* da simulação da FSM.
3. Gerar uma memória **ROM 16 x 16 bits A** com valores aleatórios armazenados e descrever o bloco operacional em VHDL.
4. Conectar os blocos operacional e de controle.
5. Fazer o *testbench* e simular o sistema completo.
6. **Cada integrante** deve enviar, via **Moodle**:
 - a. Arquivo PDF com resposta digitalizada do item 1.
 - b. Pasta contendo os arquivos **.coe** e **.vhd**.

-
- c. Arquivo PDF¹ contendo os *printscreens*:
- i. da simulação da FSM
 - ii. do esquemático da análise RTL do *top level*
 - iii. da simulação do *top level* com uma breve descrição textual sobre os resultados obtidos.

Visto:

Mostrar o funcionamento do sistema no FPGA usando como exemplo números aleatórios de 16 bits.

Referências:

- [1] Vahid, F., *Sistemas Digitais: Projeto, Otimização e HDLs*, Bookman, 2008.
[2] Pedroni, V., *Circuit Design with VHDL*, MIT Press, 2004.

Bom trabalho!

¹ Este documento não precisa ser manuscrito. Os *printscreens* podem ser os mesmos, mas as descrições textuais são **individuais**. Descrições idênticas serão desconsideradas.