

Laboratório 2 – Turma 02 – Projeto RTL Segunda-feira, 02 de Junho de 2025

Projeto:

Considere a máquina de refrigerantes mostrada na Figura 1. Ela possui um detector de moedas, que fornece a entrada **c** de um bit, que é 1 durante 1 ciclo de clock quando uma moeda é detectada. A entrada **a** de oito bits indica o valor da moeda inserida, enquanto a entrada **s** indica o custo de um refrigerante. A saída **d** será 1 durante 1 ciclo de clock quando o valor total das moedas for maior ou igual ao custo de 1 refrigerante. Qualquer valor em excesso é retido.




Figura 1 – Diagramas da máquina de refrigerante

Implemente o projeto acima na placa Basys3, mapeando as entradas **s** e **a** nas chaves e a entrada **c** no *push button*. Utilize os displays de 7 segmentos para mostrar os valores de **s** e de **a**, e um led para a saída **d**.

Atividades de Preparação:

- Elaborar uma breve descrição textual dos diagramas do bloco operacional e da FSM da Figura 1. Esse item deve ser manuscrito e digitalizado.
- Codificar a máquina de refrigerante em VHDL (comportamental ou estrutural).
- Fazer o *testbench* e simular.
- Cada integrante deve enviar, via Moodle:
 - Arquivo PDF com resposta digitalizada do item 1.
 - Pasta contendo os arquivos necessários para simulação e os arquivos de *constraints*.

- c. Arquivo PDF contendo um *printscreen* da simulação do *top level* e uma breve descrição textual sobre os resultados obtidos. **OBS:** esse documento não precisa ser manuscrito. O *printscreen* pode ser o mesmo, mas as descrições textuais são **individuais**. Descrições idênticas serão desconsideradas.

Vistos:

1. Incluir as constraints de IO e de *timing* e implementar o circuito usando um clock de 100 MHz. Apresentar e descrever o caminho crítico do circuito para *setup* e *hold*.
2. Demonstrar o funcionamento do circuito na placa.

Referência:

[1] Vahid, F., *Sistemas Digitais: Projeto, Otimização e HDLs*, Bookman, 2008.