

# 微机原理与接口技术

# 半导体存储器分类

华中科技大学 左冬红



# 半导体存储芯片分类



# ROM分类

PROM (programmable ROM) 可编程只读存储器,只能写一次

EPROM (erasable PROM) 可擦除可编程只读存储器, 多次编程更改, 使用紫外线擦除

EEPROM (electrically EPROM) 电可擦除可编程只读存储器,多次编程更改,使用电擦除

# RAM分类

SRAM (static RAM) 静态随机存取存储器,不需刷新电路

DRAM (dynamic RAM) 动态随机存取存储器,每隔一段时间需要刷新一次数据,才能保存数据

SDRAM (synchronous DRAM) 同步动态随机存取存储器, 芯片工作需要同步时钟

DDR、DDR2、DDR3、DDR4都属于SDRAM

# Flash分类

结合了ROM和RAM的长处,不仅具备电子可擦除可编程 (EEPROM) 的性能,还不会断电丢失数据,同时可以快速读取数据

NOR FLASH

速度快,应用程序可以直接运行在内

NAND FLASH

密度大,作为文件存储设备

## nvSRAM

(nonvolatile SRAM) 非易失静态随机存取存储器

集成SRAM和EEPROM

# 存储芯片封装

地址线

地址线的多少表征存储器芯片的存储深度(字数)

数据线

数据线的多少表征存储器的数据宽度

片选线

片选线用于选中某一指定存储器芯片

控制线

控制线主要用于控制数据的传输方向

#### 小结


- •存储芯片分类
  - RAM
  - ROM
  - •FLASH
  - •同步
  - •异步
  - SDR
  - DDR
  - •QDR


下一讲:典型存储芯片

# 微机原理与接口技术


# 典型存储芯片结构

华中科技大学 左冬红







# 异步SRAM存储芯片读时序



# 异步SRAM存储芯片写时序1




# 异步SRAM存储芯片写时序2




# NOR Flash存储芯片


N的SR只供据够出不进ORFLASH。如从是地总正数可行外外外的外外的人,就是对行行和外外的,就是,直操的人,是数能输但接作的,就是是



# NOR Flash存储芯片读时序




# NOR Flash存储芯片编程流程




# NAND Flash存储芯片

命令、地址、数据都由1/0引脚输入


模式		CLE	ALE	CE	WE	RE	WP
读	命令输入	1	0	0	1	1	X
	地址输入	0	1	0	1	1	X
编程擦除	命令输入	1	0	0	1	1	1
	地址输入	0	1	0	1	1	1
数据输入		0	0	0	1	1	1
数据输出		0	0	0	1	$\rightarrow$	X
数据输出暂停		X	X	X	1	1	X
读忙		X	X	X	1	1	X
编程忙		X	X	X	X	X	1
擦除忙		X	Χ	X	X	X	1
写保护		Χ	Χ	X	X	X	0
空闲		X	Χ	1	X	X	$0V/V_{CC}$



# NAND Flash页读操作时序




# NAND Flash页写操作时序



I/O<sub>0</sub>=0编程结束

I/O<sub>0</sub>=1编程出错


# 同步SSRAM存储芯片




# SSRAM存储芯片工作模式

工作模式	存储单元地址	CE	ADV	WE	ŌĒ	CLK	IO
保持(微功耗)	X	1	X	X	X	<b>↑</b>	高阻
突发读第一个数据	外部输入地址	0	X	1	0	<b>↑</b>	输出
突发写第一个数据	外部输入地址	0	X	0	X	<b>↑</b>	输入
突发读下一个数据	下一个地址	X	1	1	0	<b>↑</b>	输出
突发写下一个数据	下一个地址	X	1	0	X	<b>↑</b>	输入
突发读暂停	当前地址	X	0	1	0	$\uparrow$	输出
突发写暂停	当前地址	X	0	0	X	<b>↑</b>	输入

# SSRAM读操作时序



# SSRAM写操作时序





#### SDRAM存储芯片 块2 块3 块1 块0(Bank 0) 刷新 存储矩阵 $2^n \times 2^m \times i$ 行译码 行地址 计数器 复用器 感知放大 DM CKE-控制逻辑 <u>CS</u>-<u>WE</u> <u>CAS</u> 数据输出 寄存器 I/O门控 译 DQM屏蔽逻辑 模式寄存器 RAS 码 $\Rightarrow$ DQ[*i*-1:0] 块控制 数据输入 输出锁存 逻辑 寄存器 A[*n*-1:0] BA<sub>0</sub> BA<sub>1</sub> 地址 列地址计数 列译码 $\overline{m}$ 器/锁存器

# SDR SDRAM存储芯片命令


命令名称	CS	RAS	CAS	WE	DM	地址	DQ
禁止	1	X	X	X	X	X	X
空操作	0	1	1	1	X	X	X
激活(激活选中存储块中的行)	0	0	1	1	X	块/行	X
读(选择存储块和列、开始突发读)	0	1	0	1	0/1	块/列	X
写(选择存储块和列、开始突发写)	0	1	0	0	0/1	块/列	有效
突发终止	0	1	1	0	X	X	激活
预充电(使行失活)	0	0	1	0	X	编码	X
刷新	0	0	0	1	X	X	X
装载模式寄存器	0	0	0	0	X	模式码	X
写/读使能	X	X	X	X	0	X	激活
写/读禁止	X	X	X	X	1	X	高阻

# SDRAM存储芯片在各种命令控制下的状态转换关系







# DDR2 SDRAM存储芯片



# DDR2 SDRAM连续突发读时序



# DDR2 SDRAM连续突发写时序



## 小结


- •常用存储芯片
  - •结构
  - 外部接口
  - •读写时序

下一讲:存储器接口设计

# 微机原理与接口技术

存储器接口设计容量扩展、空间映射

华中科技大学 左冬红



# 术语

逻辑存储空间

计算机系统微处理器能访问的存储空间

物理存储空间

由存储芯片构成的存储空间

# 存储器接口设计需解决的问题

存储容量扩展

由小容量存储芯片构建一定容量的存储器

存储空间映射

将物理存储空间映射到合适的逻辑存储空间

多类型数据访问

不同宽度数据线的存储芯片构建统一的支持多种不同类型数据访问的存储器

操作肘序匹配

匹配总线与存储芯片的操作时序


# 存储容量扩展

字数扩展 可寻址存储空间数增多,地址线增多

字长扩展 存储单元位数增多,数据线增多


# 字数扩展示例

基于异步SRAM存储芯片CY62168G(2M×8b)设计一容量为4M×8b的存储器




需存储芯片数为:  $\frac{4M \times 8b}{2M \times 8b} = 2$ 

增加一位地址,选择两个芯片的片选



# 字长扩展示例


异步SRAM存储芯片62256设计一个32K×32b的存储器





每片芯片各自连接不同数据线

# 字数、字长扩展


异步SRAM存储芯片 62256设计一个 64K×32b的存储器







# 存储空间映射



地址低位连续变化

地址高位不变

# 存储空间映射

地址线

寻址片内存储单元

存储芯片

片选线

选中整个芯片

地址低位连续变化

总线地址低位与存储芯片地址线各位对应连接

地址高位不变

总线地址高位译码之后连接存储芯片片选线

### 术语

全译码法

存储系统地址总线除去连接存储芯片地址线之外的所有剩余高位地址译码之后连接到存储芯片片选端

一对一整体映射

部分译码法

部分高位地址线译码之后连接到存储芯片片选端

线选法

仅一位高位地址线连接到存储芯片片选端

一对多整体映射

## 地址译码电路

逻辑门

与非门、或非门、非门、或门、与门


专用译码器

138,139等译码器

硬件描述语言-可编程逻辑器件

CPLD,PLD,FPGA

# 逻辑门译码电路



# 专用译码器-139

—		\ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \		
1 <b>G</b> =	1			$\exists V_{\underline{CC}}$
1A <b>=</b>	2	1	5	<b>-</b> 2 <del>G</del>
1B <b>=</b>	3	1	<b>4</b>	<b>-</b> 2A
$1\overline{Y}_0$	4	1	3	<b>-</b> 2B
$1\overline{Y}_1 =$	5	1	2	$=2\overline{\underline{\mathbf{Y}}}_{0}$
$1\overline{\mathbf{Y}}_{2} =$	6	1	1	$\Rightarrow 2\overline{Y}_1$
$1\overline{Y}_3 =$	7	1	0	$\Rightarrow 2\overline{Y}_2$
GND =	8		9	$\Rightarrow 2\overline{Y}_3$

輸	<u>\</u>		输出					
使能端		泽端						
G	Α	В	$\overline{Y}_0$	$\overline{Y}_1$	$\overline{Y}_2$	$\overline{Y}_3$		
1	X	X	1	1	1	1		
0	0	0	0	1	1	1		
0	1	0	1	0	1	1		
0	0	1	1	1	0	1		
0	1	1	1	1	1	0		

# 专用译码器-138

A = B =	1 2	V	15	$rac{\overline{Y}_0}{}$
$ \begin{array}{c c} C & = \\ \hline G_{2A} & = \\ \hline G_{2B} & = \\ G_1 & = \\ \hline Y_7 & = \\ \end{array} $	3 4 5 6 7 8		14 13 12 11 10 9	


		输入	_						输	出			
	使能站	學	, <u>, , , , , , , , , , , , , , , , , , </u>	と择:	端								
G <sub>1</sub>	$\overline{G}_{2B}$	$\overline{G}_{2A}$	$\cap$	В	Α	$\overline{Y}_7$	$\overline{Y}_6$	$\overline{Y}_5$	$\overline{Y}_4$	$\overline{Y}_3$	$\overline{Y}_2$	$\overline{Y}_1$	$\overline{Y}_0$
1	0	0	1	1	1	0	1	1	1	1	1	1	1
1	0	0	1	1	0	1	0	1	1	1	1	1	1
1	0	0	1	О	1	1	1	0	1	1	1	1	1
1	0	0	1	0	0	1	1	1	0	1	1	1	1
1	0	0	0	1	1	1	1	1	1	0	1	1	1
1	0	0	0	1	0	1	1	1	1	1	0	1	1
1	0	0	0	0	1	1	1	1	1	1	1	0	1
1	0	0	0	0	0	1	1	1	1	1	1	1	0
0	X	X	X	X	X	1	1	1	1	1	1	1	1
X	1	X	X	X	X	1	1	1	1	1	1	1	1
X	X	1	X	X	X	1	1	1	1	1	1	1	1

### 译码器译码电路示例

某计算机系统地址总线宽度为20位,可访问的存储空间大小为1MB,若采用8个128KB的存储芯片为该计算机系统构建一个1MB的存储器,各个存储芯片具有独立的片选使能信号 $\overline{CE}_{7-0}$ ,试设计译码电路产生这8个存储芯片的片选使能信号 $\overline{CE}_{7-0}$ ?

128KB的芯片本身具 有17根地址总线: A<sub>16</sub>~A<sub>0</sub>

地址总线宽度为20位, 剩余3根高位地址线 A<sub>19</sub>~A<sub>17</sub>




### 硬件描述语言

```
module DECODER(
 input [19:17] A, //输入地址信号
       output [7:0] CE //输出片选信号
reg [7:0] CE In; //设置输出寄存器
assign CE[7:0]=CE In[7:0];//输出引脚与寄存器相连
always @(A)
      begin
   case (A[15:13])
      3'b000: CE In[7:0] <= 8'b11111110;
      3'b001: CE ln[7:0] <= 8'b11111101;
      3'b010: CE ln[7:0] <= 8'b11111011;
      3'b011: CE ln[7:0] <= 8'b11110111;
      3'b100: CE ln[7:0] <= 8'b11101111;
      3'b101: CE ln[7:0] <= 8'b11011111;
      3'b110: CE ln[7:0] <= 8'b10111111;
      3'b111: CE In[7:0] <= 8'b01111111;
   endcase
      end
endmodule
```


# 多级译码

不同存储芯片, 分类管理



容量为2M×8b的异步SRAM存储芯片CY62168G引脚如下图所示。若将该芯片唯一映射到逻辑存储空间范围为Ox000000~Oxffffffff的计算机系统物理存储空间

0x1000000~0x101fffff, 试设计该存储器接口电路。



基于异步SRAM存储芯片CY62168G设计一容量为6M×8b的存储器,且该存储器唯一映射到逻辑存储空间范围为0x00000000~0xfffffff的计算机系统物理存储空间0x10000000~0x105fffff,试设计该存储器接口电路。

#### 共需存储芯片数

$$\frac{6M \times 8b}{2M \times 8b} = 3$$


Ox10000000~Ox105fffff 分为 Ox10000000~Ox101fffff、 Ox10200000~Ox103fffff、 Ox10400000~Ox105fffff

物理地址范围	A <sub>31</sub> ~A <sub>21</sub>	A <sub>20</sub> ~A <sub>0</sub>				
0x10000000~	(0001 0000 000)2	(X XXXX XXXX XXXX				
0x101fffff	(0001 0000 000)2	XXXX XXXX) <sub>2</sub>				
0x10200000~	(0001 0000 001)	(X XXXX XXXX XXXX				
0x103fffff	(0001 0000 001) <sub>2</sub>	XXXX XXXX) <sub>2</sub>				
0x10400000~	(0001 0000 010)2	(X XXXX XXXX XXXX				
0x105fffff	(0001 0000 010) <sub>2</sub>	XXXX XXXX) <sub>2</sub>				

基于异步SRAM存储芯片 CY62168G设计一容量为 6M×8b的存储器,且该 存储器唯一映射到逻辑存储空间范围为 0x00000000~0xffffffff的 计算机系统物理存储空间 0x10000000~0x105fffff, 试设计该存储器接口电路。

共需存储芯片数


$$\frac{6M \times 8b}{2M \times 8b} = 3$$



异步SRAM存储芯片CY62168G设计一容量为4M×8b的存储器,且该存储器映射到逻辑存储空间范围为0x0000000~0xffffff的计算机系统物理存储空间0x10000000~0x107fffff,试设计该存储器接口电路。

共需存储芯片数

$$\frac{4M \times 8b}{2M \times 8b} = 2$$



异步SRAM存储芯片CY62168G设计一容量为4M×8b的存储器,且该存储器映射到逻辑存储空间范围为0x0000000~0xffffff的计算机系统物理存储空间0x10000000~0x107fffff,试设计该存储器接口电路。

物理存储空间范围为 0x10000000~0x107fffff, 存储容量为8M×8b

物理地址范围	A <sub>31</sub> ~A <sub>23</sub>	A <sub>22</sub>	A <sub>21</sub> ~A <sub>0</sub>
0x10000000~	(0001 0000 0)	•	(XX XXXX XXXX
0x103fffff	(0001 0000 0) <sub>2</sub>	0	XXXX XXXX XXXX) <sub>2</sub>
0x10400000~ 0x107fffff	(0001 0000 0) <sub>2</sub>	1	(XX XXXX XXXX XXXX XXXX XXXX XXXX XXXX


#### 2段:

0x10000000~0x103fffff, 0x10400000~0x107fffff


A22既可以为1也可以是0,成为无关值

异步SRAM存储芯片CY62168G设计一容量为4M×8b的存储器, 且该存储器映射到逻辑存储空间 范围为0x00000000~0xfffffff的 计算机系统物理存储空间 0x10000000~0x107fffff, 试设 计该存储器接口电路。

A22既可以为1也可以是0,成为无关值




异步SRAM 62256的引脚结构如下图所示,它的容量为32K×8b。若要求采用62256构建一个64K×8b的存储器,且该存储器映射到逻辑存储空间范围为0x00000000 ~ 0xfffffff的计算机系统物理存储空间0x8000000~0x8000ffff或0x9000000~0x9000ffff,试设计该存储器接口电路。



需存储芯片数为:  $\frac{64K\times8b}{32K\times8b}=2$ 

存储器映射到物理存储空间 Ox80000000~0x8000ffff或 Ox9000000~0x9000ffff,

A28可为O或1,为无关值



A28可为O或1,为无关值

#### 小结


- •存储容量扩展
  - •字数扩展
  - 字长扩展
  - •字数、字长扩展
- •存储芯片存储空间映射
  - 整体映射 (剩余高位地址译码)
    - 全译码
    - 部分译码
  - •译码电路
    - 门
    - 译码器
    - 硬件描述语言

下一讲:内存组织结构


# 微机原理与接口技术

# 存储器组织结构

华中科技大学 左冬红







# 计算机系统多类型数据访问组织


64位微处理器支持访问8位、16位、32位、64位等不同位宽数据

计算机系统存储器以字节为最小存储单元


微处理器访问不同类型数据时,提供相应的控制信号  $\overline{BE}$  (Byte Enable)

地址低三位	(000) <sub>2</sub>	$(001)_2$	(010) <sub>2</sub>	(011) <sub>2</sub>	(100) <sub>2</sub>	(101) <sub>2</sub>	(110) <sub>2</sub>	(111) <sub>2</sub>
$(A_2A_1A_0)$								
64位数据总线	$\overline{\mathrm{BE}}_{\mathrm{O}}$	$\overline{\mathrm{BE}}_1$	$\overline{\mathrm{BE}}_2$	BE <sub>3</sub>	$\overline{\mathrm{BE}}_{4}$	$\overline{\mathrm{BE}}_{5}$	BE <sub>6</sub>	BE <sub>7</sub>
32位数据总线	$\overline{\mathrm{BE}}_{\mathrm{O}}$	$\overline{\mathrm{BE}}_1$	$\overline{\mathrm{BE}}_2$	$\overline{\mathrm{BE}}_{3}$	$\overline{\mathrm{BE}}_{\mathrm{O}}$	$\overline{\mathrm{BE}}_1$	$\overline{\mathrm{BE}}_2$	$\overline{\mathrm{BE}}_{3}$
16位数据总线	$\overline{\mathrm{BE}}_{\mathrm{O}}$	$\overline{\mathrm{BE}}_1$	$\overline{\mathrm{BE}}_{\mathrm{O}}$	$\overline{\mathrm{BE}}_1$	$\overline{\mathrm{BE}}_{\mathrm{O}}$	$\overline{\mathrm{BE}}_1$	$\overline{\mathrm{BE}}_{\mathrm{O}}$	$\overline{\mathrm{BE}}_1$

# 存储器组织结构




# 字节使能信号译码原理




# 字节使能信号译码原理

	输入			输出			
指令	Op[5:0]	A <sub>1</sub>	A <sub>0</sub>	$\overline{\mathrm{BE}}_{\mathrm{O}}$	$\overline{\mathrm{BE}}_{1}$	$\overline{\mathrm{BE}}_2$	$\overline{\mathrm{BE}}_3$
lw	(100011) <sub>2</sub>	Х	X	0	0	0	0
sw	(101011) <sub>2</sub>						
lh	(1000 <mark>01</mark> ) <sub>2</sub>	1	X	1	1	0	0
lhu	(100101) <sub>2</sub>						
sh	(101001) <sub>2</sub>						
lh	(100001) <sub>2</sub>	0	Х	0	0	1	1
lhu	(100101) <sub>2</sub>						
sh	(101001) <sub>2</sub>						
lb	(100000) <sub>2</sub>	0	0	0	1	1	1
lbu	(100100) <sub>2</sub>						
sb	(101000) <sub>2</sub>						
lb	(100000) <sub>2</sub>	0	1	1	0	1	1
lbu	(100100) <sub>2</sub>						
sb	(101000) <sub>2</sub>						
lb	(100000) <sub>2</sub>	1	0	1	1	0	1
lbu	(100100) <sub>2</sub>						
sb	(101000) <sub>2</sub>			_			
lb	(100000) <sub>2</sub>	1	1	1	1	1	0
lbu	(100100) <sub>2</sub>						
sb	(101000) <sub>2</sub>						

# 边界对齐访问



# 非边界对齐访问



一条指令不能输出两个不同的地址

### 软件设计应用示例

```
struct foo {
    char sm; /*1字 节*/
    short med; /*2 字 节*/
    char sm1; /*1字 节*/
    int lrg; /*4字 节*/
}
```

```
struct foo {
char sm; /*1字 节*/
char sm1; /*1字 节*/
short med; /*2 字 节*/
int lrg; /*4字 节*/
}
```

#### 边界对齐存储映像

偏移地址	0	1	2	3	4	5	6	7	8	9	10	11
0x8000	sm		med	d	sm1				lrg			

#### 浪费存储空间

#### 非边界对齐紧凑存储映像

偏移地址	0	1	2	3	4	5	6	7
0x8000	sm	mec	l	sm1	lrg			

#### 访问效率低

偏移地址	0	1	2	3	4	5	6	7
0x8000	sm	sm1	med		Irg			

### 多类型数据访问接口电路设计

地址信号

总线信号



数据信号


存储芯片接口信号

-----

读信号




写信号






字节使能信号

# 多类型数据访问接口电路设计



加入字节使能信号之后各芯片可独立控制


# 字节使能信号与片选信号译码



每组芯片都 需要独立的 译码电路

未选中芯片低功耗






# 字节使能信号译码原理


	输入			输出			
指令	Op[5:0]	$A_1$	A <sub>o</sub>	$\overline{\mathrm{BE}}_{\mathrm{O}}$	$\overline{\mathrm{BE}}_{1}$	$\overline{\mathrm{BE}}_2$	$\overline{\mathrm{BE}}_3$
lw	(100011) <sub>2</sub>	×	×	0	0	0	0
sw	(1010 <mark>11</mark> ) <sub>2</sub>						
lh	(1000 <mark>01</mark> ) <sub>2</sub>	1	x	1	1	0	0
lhu	(100101) <sub>2</sub>						
sh	(101001) <sub>2</sub>						
lh	(100001) <sub>2</sub>	0	Х	0	0	1	1
lhu	(100101) <sub>2</sub>						
sh	(101001) <sub>2</sub>						
lb	(100000) <sub>2</sub>	0	0	0	1	1	1
lbu	(100100) <sub>2</sub>						
sb	(101000) <sub>2</sub>						
lb	(100000) <sub>2</sub>	0	1	1	0	1	1
lbu	(100100) <sub>2</sub>						
sb	(101000) <sub>2</sub>						
lb	(100000) <sub>2</sub>	1	0	1	1	0	1
lbu	(100100) <sub>2</sub>						
sb	(101000) <sub>2</sub>						
lb	(100000) <sub>2</sub>	1	1	1	1	1	0
lbu	(100100) <sub>2</sub>						
sb	(101000) <sub>2</sub>						

字节使能信号对应不同 的字节地址

## 存储器组织结构




## 寻址单位为字节




字节使能信号个数n与低位地址偏移位数m关系:  $m = \log_2 n$ 

#### 示例

异步SRAM存储芯片CY62147G引脚结构如下图所示,它的容量为256K×16b。若要求基于该存储芯片设计一个容量为256K×32b的存储器,且要求支持字节、半字、字不同类型的数据访问,试设计该存储器的接口电路。






## 多字节数据空间映射示例


异步SRAM存储芯片62256设计一个64K×32b的存储器,该存储器可支持8位、16位、32位不同位宽的数据访问,并要求映射到逻辑存储空间范围为0x00000000~0xffffffff的计算机系统物理存储空间0x8000000~0x8003ffff,试设计该存储器的接口电路。

64K×32b=256KB 存储器使用地址A<sub>17</sub>~A<sub>0</sub>

剩余高位地址A31~A18 固定为(1000 0000 0000 00)<sub>2</sub>



# 多字节数据空间映射示例



## 小结

- •存储器分块组织
- •多字节数据访问
  - •低位地址偏移


## 微机原理与接口技术

# 内存条简介

华中科技大学 左冬红



## 内存条



SIMM





8位数据宽,30条单边引线, 单列直插式存储模块

32位数据宽,68或72条引线

DIMM dual in-line memory modules

双列直插式的内存条,64位数据宽度








## DIMM内存条

UDIMM (Unbuffered DIMM) 无缓冲内存模组

桌面PC




SODIMM (Small Outline DIMM) 小外形双列内存模组

笔记本PC

FBDIMM (Fully Buffered DIMM) 全缓存内存模组

数据以串行方式传输,服务器



## DIMM内存条

Reg DIMM (Registered DIMM) 带奇偶校验的同步动态内存



## DIMM内存条

参数

第一代采用DDR SDRAM存储芯片,184个引脚; PC1600、PC2100、PC2700、PC3200

第二代采用DDR2 SDRAM存储芯片,240个引脚;

PC2-3200、PC2-4200、PC2-5300、PC2-6400

第三代采用DDR3 SDRAM存储芯片,240个引脚;

PC3-6400, PC3-8500, PC3-10600, PC3-12800


第四代采用DDR4 SDRAM存储芯片,288个引脚。

PC4-1600, PC4-1866, PC4-2133, PC4-2400

MB/s-

MT/s

# 2GB DDR2 SDRAM UDIMM内存条



### 小结


- •内存条分类
- •内存条参数识别
- •内存条结构

下一讲:EMC存储控制器

## 微机原理与接口技术

# 存储控制器

华中科技大学 左冬红



## 存储控制器

EMC存储控制器

SRAM, Flash

MIG存储控制器

**DRAM** 

## AXI EMC存储控制器

存储器类型


同步/异步SRAM存储器

行/页访问模式Flash存储器

PSRAM (pseudo static random access memory) 伪随机静态存储器

一个EMC可连接四种不同类型存储器,每种类型存储器 为一个存储模块


## EMC存储控制器引脚



其余信号根据存储芯片 类型确定是否有意义

### 示例

异步SRAM存储芯片62256设计一个64K×32b的AXI总线接口存储器,可支持8位、16位、32位不同位宽的数据访问,试设计存储器接口电路。




## MIG存储器接口生成器

DDR3、DDR2 SDRAM、QDR II+ SRAM、RLDRAM II、 RLDRAM III, 以及LPDDR2 SDRAM等存储芯片的存储器接口


最多支持8个存储器接口

## MIG逻辑结构



#### 示例

DDR2 SDRAM存储芯片MT47H64M16引脚结构如图所示,它的容量为128MB,存储结构为8M×16b×8,即8个存储模块,16位数据宽度,每个存储模块8M个数据。共13位行地址,10位列地址,对外地址线13根。试设计MIG与该存储器之间的接口电路。



#### 示例

DDR2 SDRAM存储芯片MT47H64M16引脚结构如图所示,它的容量为128MB,存储结构为8M×16b×8,即8个存储模块,16位数据宽度,每个存储模块8M个数据。共13位行地址,10位列地址,对外地址线13根。试设计MIG与该存储器之间的接口电路。

AXI总线地址	A <sub>26~24</sub>	A <sub>23~11</sub>	A <sub>10~1</sub>	$A_0$
MT47H64M16存	块地址(BA <sub>9~0</sub> )	行地址(A <sub>12~0</sub> )	列地址(A <sub>9~0</sub> )	$dqs_{1\sim0}$
储芯片接口地址		,_ ,_		

### 小结

- •EMC、MIG IP核设计存储器接口电路
  - •基于用户接口配置时序参数
  - •逻辑设计

下一讲:IO接口技术基础