### Міністерство освіти і науки України

### Національний університет "Львівська політехніка"

Кафедра ЕОМ



## **3BiT**

3 лабораторної роботи №1

3 дисципліни: «Моделювання комп'ютерних систем»

На тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA»

### Варіант-19

Виконав: ст. гр. КІ-201

М'якішев €.М.

Прийняв:

Козак Н.Б.

### Мета роботи:

Інсталювати та ознайомитися з середовищем розробки Xilinx ISE. Ознайомитися зі стендом Elbert V2 – Spartan 3A FPGA.

### Етапи роботи:

- 1. Інсталяція Xilinx ISE та додавання ліцензії. Побудова дешифратора (згідно варіанту) за допомогою ISE WebPACKTM
- 2. Schematic Capture та моделювання його роботи за допомогою симулятора ISim.
- 3. Генерування Віт файала та тестування за допомогою стенда Elbert V2 Spartan 3A FPGA.

### Варіант виконання роботи:

Мій номер в списку — 19. Нижче наведена таблиця вхідних та вихідних сигналів для мого варіанту.

Табл.1.1. Вхідні та вихідні сигнали.

| in_2 | in_1 | in_0 | out_0 | out_1 | out_2 | out_3 |
|------|------|------|-------|-------|-------|-------|
| 0    | 0    | 0    | 0     | 1     | 0     | 0     |
| 0    | 0    | 1    | 0     | 1     | 1     | 0     |
| 0    | 1    | 0    | 0     | 1     | 0     | 1     |
| 0    | 1    | 1    | 0     | 1     | 0     | 0     |
| 1    | 0    | 0    | 0     | 1     | 0     | 0     |
| 1    | 0    | 1    | 1     | 1     | 0     | 1     |
| 1    | 1    | 0    | 0     | 1     | 1     | 1     |
| 1    | 1    | 1    | 0     | 0     | 0     | 1     |

### Мінімізація функцій вихідних сигналів:

# 

Puc. 1.1. Мінімізація функції OUT\_0.

## Map ¯ C $\overline{A}.\overline{B}$ 1 1 $\overline{A}$ .B 1 1 A.B 1 0 A.B 1 1 Map Layout ¯ c $\overline{A}.\overline{B}$ 0 1 Ā.B 2 3 A.B 6 7 $A.\overline{B}$ 4 5 Groups (0,1,2,3) A (0,1,4,5) B (0,2,4,6)

Рис. 1.2. Мінімізація функції OUT\_1.

$$OUT_1 = /IN_2 + /IN_1 + /IN_0;$$

# Map ¯ c A.B 0 1 $\overline{A}$ .B 0 0 A.B 1 0 $A.\overline{B} = 0 = 0$ Map Layout ¯ c A.B 0 1 A.B 2 3 A.B 6 7 A.B 4 5 Groups (1) A.B.C (6) A.B.C

Рис. 1.3. Мінімізація функції OUT\_2.

 $OUT_2 = /IN_2 * /IN_1 * IN_0 + IN_2 * IN_1 * /IN_0;$ 

## Мар ¯ c $\overline{A}.\overline{B}$ 0 0 A.B 1 0 A.B 1 1 $A.\overline{B} = 0 = 1$ Map Layout ¯ C A.B 0 1 A.B 2 3 A.B 6 7 $A.\overline{B}$ 4 5 Groups (2,6) B.C (5,7) A.C

Рис. 1.4. Мінімізація функції ОUT\_3.

$$OUT_3 = IN_1 * /IN_0 + IN_2 * IN_0;$$

### Виконання роботи:




Рис 1.5. Схема.

```
UCF for ElbertV2 Development Board

CONFIG VCCAUX = "3.3";

# Clock 12 MHz
#NET "Clk" LOC = P129 | IOSTANDARD = LVCMOS33 | PERIOD = 12MHz;

NET "OUTPUT_O" LOC = P46 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "OUTPUT_1" LOC = P47 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "OUTPUT_3" LOC = P48 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "OUTPUT_3" LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "OUTPUT_3" LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "INPUT_0" LOC = P49 | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "INPUT_1" LOC = P69 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "INPUT_1" LOC = P69 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "INPUT_2" LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "INPUT_2" LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "INPUT_2" LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "INPUT_2" LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "INPUT_2" LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
NET "INPUT_2" LOC = P68 | PULLUP | IOSTANDARD = LVCMOS33 | SLEW = SLOW | DRIVE = 12;
```

Рис 1.6. Файл з призначенням фізичних входів та виходів для сигналів.







Рис 1.7. Повна симуляція роботи схеми в ISim.

### Порівняння сигналів:









*Puc 1.8.1 – 1.8.8. Порівняння сигналів з Табл.1.1 та симуляції ІЅіт.* 

### Висновок:

В ході виконання цієї лабораторної роботи я ознайомився з середовищем розробки Xilinx ISE. В цьому середовищі я розробив схему, згідно з таблицею істинності для мого варіанту. Я протестував усі можливі комбінації вхідних сигналів в ISim та порівняв вихідні сигнали з таблицею істиності. Також я ознайомився зі стендом Elbert V2 – Spartan 3A FPGA.