# 超大型積體電路信號處理設計期末報告

# 題目:

### 2-D 8-Point Discrete Cosine Transform

系所:光電所碩士班

學號:M1124009

姓名:林家齊

### 1. 電路架構與設計

#### Final Project - DCT Design

#### ● 設計描述

設計一個 2-D 8-point Discrete Cosine Transform (DCT),1-D DCT 猶如一個矩陣運算,下面即是設計描述:

$$Z(n) = \sqrt{\frac{2}{N}}c(n)\sum_{m=0}^{N-1}x(m) \times \cos\left(\frac{(2m+1)n\pi}{2N}\right)$$

where

$$C(n) = \begin{cases} 1/\sqrt{2} & \text{for } n = 0\\ 1 & \text{for } others \end{cases}$$

利用矩陣展開

$$Z = \begin{bmatrix} Z_0 \\ Z_1 \\ Z_2 \\ Z_3 \\ Z_4 \\ Z_5 \\ Z_6 \\ Z_7 \end{bmatrix} = \begin{bmatrix} \cos 4\theta & \cos 4\theta \\ \cos 8\theta & \cos 5\theta & \cos 7\theta & -\cos 7\theta & -\cos 5\theta & -\cos 3\theta & -\cos \theta \\ \cos 9\theta & \cos 9\theta & -\cos 9\theta & -\cos 2\theta & -\cos 2\theta & -\cos 6\theta & \cos 2\theta \\ \cos 9\theta & -\cos 9\theta & -\cos 9\theta & -\cos 9\theta & \cos \theta & \cos \theta & \cos 2\theta \\ \cos 9\theta & -\cos 9\theta & -\cos 9\theta & \cos 9\theta & \cos \theta & \cos \theta & \cos \theta \\ \cos 9\theta & -\cos 9\theta & -\cos 9\theta & \cos \theta & -\cos \theta & \cos \theta \\ \cos 9\theta & -\cos 9\theta & \cos \theta & -\cos \theta & -\cos \theta \\ \cos 9\theta & -\cos \theta & \cos \theta & -\cos \theta & \cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & \cos \theta & -\cos \theta & \cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & \cos \theta & -\cos \theta & \cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & \cos \theta & -\cos \theta & \cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & \cos \theta & -\cos \theta & -\cos \theta & \cos \theta \\ \cos \theta & -\cos \theta & \cos \theta & -\cos \theta & -\cos \theta & \cos \theta \\ \cos \theta & -\cos \theta & \cos \theta & -\cos \theta & \cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta & -\cos \theta & \cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta & -\cos \theta & -\cos \theta & \cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta & -\cos \theta & -\cos \theta \\ \cos \theta$$

where  $\theta = \frac{\pi}{16}$ 


### 2-D DCT 運算為

$$Y(u,v) = \frac{1}{4}C(u)C(v)\sum_{i=0}^{7}\sum_{j=0}^{7}X(i,j)\times\cos\left(\frac{(2i+1)u\pi}{16}\right)\cos\left(\frac{(2j+1)v\pi}{16}\right)$$

簡單說就是一個 8×8 的 2-D DCT 轉換硬體實現,而我的做法首先就是先將 我要在電路上做的事列出,則會如下所示


Lena8x8 為我們這次使用的圖片,則我用的 for 迴圈會把這張 256x256 的圖片切成 1024 塊,而其中每塊裡面又有 8x8 個 pixel,因此我們就可以直接將這一塊一塊總共 1024 塊的區塊拿去餵給 DCT 轉換,而在電路上我們需要做的就只有將pixel 區塊乘以 DCT 的矩陣以及轉置矩陣而已。

在做完電路演算法的軟體模擬之後,我就開始做 Fix-Pointed,我一開始選擇將 coe 做 3 個 bit 的左移,而轉置過後的 DCT 矩陣一樣做 3bit 的左移,輸入為老師規定的 8bit + signed bit = 9bit、輸出為 16bit,那下圖是我的電路圖。



但我在將電路寫出來後發現位移的 bit 數遠遠不夠,導致我最後的 PSNR 遠遠不夠達到正 40 dB 的標準,所以上面這張圖是我在 1/05 期末 Demo 之後所做的修改,我將 coe 的位移提高到 14 Bit,而我在軟體上測試過後發現最後最少需要位移 coe +  $coe^{T}$  共至少 28 Bit 才能達到 40 dB,所以事實上這是我報告完後修改的電路圖。

而在設計上我還有修改的部分是在算完第一次 DCT 之後該如何把答案的矩陣轉置成我可以一次八個輸出的形式,也就是中間 128 個 Reg 的部分,在這部分我原本用的方法是設 8 條串起來的 Reg,每條 8 個總共 64 個 Reg,分別對到八個第一層 DCT 的輸出,這樣串起來就可以讓 Reg 依照 clk 一個一個傳下去暫時保留剛剛算完的值不被洗掉,但這樣做有一個很大的缺點,就是我只能讓它一直傳下去然後再去跟 DCT 的轉置矩陣做運算,這會讓我產生很多我不需要的 data,造成我在最後寫進 txt 檔的時候要抓取我需要的答案會有困難,但真的要抓答案還是可以回到 matlab 寫一個 for 迴圈把我要的答案抓出來,但這樣就失去了我挪到硬體上做的意義。



▲原始設計

因此雖然此方法可行但我還是決定在報告完後把它修改掉,修改的方法就 是我用兩倍的 Reg 量然後配合電路中我自己設的計數器來做資料的暫存,實際 的 Vcode 如下兩圖所示

```
L//set a trigger in DCT circuit
           always@(posedge clk or negedge rst)begin
146
                     if(!rst)
147
                                   trg_in <= 2'd0;
                     else begin
                           if(trg_in == 2'dl)
149
150
                                  trg_in <= 2'dl;
                           else trg_in <= trg_in + 1;
151
            end
154
155
156
157
          always@(posedge clk or negedge rst)begin
                    if(!rst)
                                  mem_count <= 0;</pre>
159
                     else begin
160
                                  if(trg_in == 2'dl)
                                                                                              //when trg=3 then mem cunt will work
161
162
                                        mem_count <= mem_count + 1;</pre>
                     end
164
165
166
167
               //---assign mem_reg[n] for DCT1 result----//
          always@ (posedge clk)begin
if (mem count == 4'
                            if(mem_count == 4'd0)begin
   memory[16*8-8] <= zz0;</pre>
169
                                  memory[16*8-7] <= zzl;
                                  memory[16*8-6] <= zz2;
                                  memory[16*8-5] \le zz3;
                                  memory[16*8-4] <= zz4;
memory[16*8-3] <= zz5;
memory[16*8-2] <= zz6;
176
177
                                  memory[16*8-1] \le zz7;
                            end
178
179
                                     if (mem count >= 4'd9) begin
                                          memory[(mem_count-8)*16-8] <= zz0; //8_24_40..._120
                                          memory[(mem_count-8)*16-8] <= zz0; //8 24 40...120
memory[(mem_count-8)*16-7] <= zz1; //9 25 41...121
memory[(mem_count-8)*16-6] <= zz2; //10 26 42...122
memory[(mem_count-8)*16-5] <= zz3; //11 27 43...123
memory[(mem_count-8)*16-4] <= zz4; //12 28 44...124
memory[(mem_count-8)*16-3] <= zz5; //13 29 45...125
memory[(mem_count-8)*16-2] <= zz6; //14 30 46...126
memory[(mem_count-8)*16-1] <= zz7; //15 31 47...127
181
182
183
184
                                   end
188
189
                                   else begin
                                           memory[mem_count*16-16] <= zz0;</pre>
                                                                                                         //1_17_33..._113
//2_18_34..._114
//3_19_35..._115
//4_20_36..._116
//5_21_37..._117
                                           memory[mem_count*16-15] <= zz1;</pre>
192
                                           memory[mem_count*16-14] <= zz2;
193
194
                                           memory[mem_count*16-13] <= zz3;</pre>
                                           memory[mem_count*16-12] <= zz4;


memory[mem_count*16-11] <= zz5;

memory[mem_count*16-10] <= zz6;

memory[mem_count*16-9] <= zz7;
                                                                                                        //6_22_38..._118
//7_23_39..._119
                              end
```

```
-output from 8x8 convert register-
      always@(posedge clk or negedge rst)begin
208
                     trg_o <= 4'd0;
             else begin
210
                 if(trg_o == 4'd9)
                     trg_o <= 4'd9;
213
214
                     trg_o <= trg_o + 1;
            end
216
      □always@(posedge clk or negedge rst)begin
218
            if(!rst)
                     readmem_count <= -1;
             else begin
                     if(trg_o == 4'd9)
                                                        //when trg_o=ll then mem_cunt will work
                         readmem_count <= readmem_count + 1;</pre>
227
      =always@(posedge clk)begin
        a0 <= memory[(readmem_count)];</pre>
229
        al <= memory[(readmem_count + 16)];</pre>
        a2 <= memory[(readmem_count + 32)];</pre>
        a3 <= memory[(readmem_count + 48)];
        a4 <= memory[(readmem_count + 64)];</pre>
        a5 <= memory[(readmem_count + 80)];
        a6 <= memory[(readmem_count + 96)];</pre>
234
        a7 <= memory[(readmem_count + 112)];
```

這樣設計出來就會是乾淨的8進8出波形,也不會產生我不需要的答案。



### 2. 電路 performance

原始設計上我的第二層 DA 全部分開來算,因此最後 Output 會有 64 個,也就是一次 64 個 pixel 的量,這樣我第二層的 DA 架構就需要分 8 次去計算,而且是一次算完所以無法共用加法器,如下圖所示,這會讓我的面積變得很大。

```
//----Transpose_DA_Left(1,12345678)----//
assign tss = ab + ab;
assign tsl = al;
assign tss = ak;
assign tss
```

#### 下面是我原始電路設計的 performance

```
Report : timing
-path full
-delay max
-max_paths 1
Design : DCT
                                                                                                     Report Timing
Version: S-2021.06-SP1
Date : Thu Jan 5 12:52:23 2023
 # A fanout number of 1000 was used for high fanout net computations.
Operating Conditions: slow Library: slow
Wire Load Model Mode: top
  10.54 f
10.54 f
10.54
  Path Group: clk
Path Type: max
                                                                                 z53_reg[20]/D (DFFQX1)
                                                                                 data arrival time
  Des/Clust/Port Wire Load Model
                                                                                 clock clk (rise edge)
clock network delay (ideal)
clock uncertainty
z53_reg[20]/CK (DFFQX1)
                                                                                                                                                      9.00
2.00
-0.20
                                                                                                                                                                   11.00
10.80
                       tsmc13_wl10
                                                                                                                                                       0.00
                                                                                                                                                                   10.80 r
                                                                                 library setup time
data required time
                                                                                                                                                      -0.26
                                                                                 data required time
                                                                                                                                                                   10.54
-10.54
                                                                                 data arrival time
                                                                                 slack (MET)
                                                                                                                                                                  0.00
```

### Report Power

Power Group	Internal Power	Switching Power	Leakage Power	Total Power	(	% )	Attrs
io pad	0.0000	0.0000	0.0000	0.0000	(	0.00%)	
memory	0.0000	0.0000	0.0000	0.0000	(	0.00%)	
black box	0.0000	0.0000	0.0000	0.0000	(	0.00%)	
clock network	0.0000	0.0000	0.0000	0.0000	(	0.00%)	
register	7.7390	3.0290	6.0874e+07	10.8289	(	21.44%)	
sequential	0.0000	0.0000	0.0000	0.0000	(	0.00%)	
combinational	20.7664	18.1278	7.9438e+08	39.6886	(	78.56%)	
Total	28.5054 mW	21.1568 mW	8.5526e+08 pW	50.5175 m	nW		

\*\*\*\*\*\*\*\*\*\*\*

Report : area Design : DCT

Version: S-2021.06-SP1

Report Area

#### Library(s) Used:

slow (File: /home/Course/VLSIDSP/tech/db/slow.db)

Number of ports: 38142 Number of nets: 26477 22249 Number of cells: Number of combinational cells: Number of sequential cells: Number of macros/black boxes: 2624 0 4458 Number of buf/inv: Number of references:

 Combinational area:
 639520.914768

 Buf/Inv area:
 19750.946208

 Noncombinational area:
 73881.033678

 Macro/Black Box area:
 0.000000


 Net Interconnect area:
 2697347.082977

Total cell area: 713401.948446 Total area: 3410749.031423

修改過後的設計本來想進合成看看面積多少,但是工作站好像有問題一直 當機,所以就來不及上去合成了。

## 3. 還原後的 PSNR

#### A. 原始設計



### B. 修改後設計



### 4. 心得

這次的期末 project 真的沒有多少時間做,如果可以跟期中的 1-D DCT 對調時間就好了,因為我看有成功達標 40dB 的也只有一個人而已,其他 3 個有做出來的人都沒有到 40dB,可能也是 coefficient 的 bit 數移的不夠多吧,但儘管如此也算是有做出來,我就是沒做出來的其中一個,硬體的值有算對,但就是 coe 的bit 數真的太少是最主要的原因,再來就是中間要如何儲存和讀出 data 也花了我很多時間在想和 debug,但我想這些都不是藉口因為這個電路並不難,這表示我還有非常多要學的地方。在 Demo 完後我又花了一些時間進行架構的修改,就是前面提到的增加 bit 數提高精確度還有重新設計暫存器存資料的方法,本來我是想寫寫看 SRAM 的,但是工作站似乎沒辦法用 memory compiler,最後要感謝老同學兼實驗室夥伴靖天,我在這門課中有什麼不懂的幾乎都是和他討論才有這些成果,也感謝老師辛苦的教我們這門課。