Homework5: Voltage Scaling **314510148 電子所碩一 翁瑄妤**

1. Energy-delay product

1.1 Synthesize the medium counting circuit provided by TA based on ASAP 7nm standard cells then convert the .v to .sp. for power and delay measurement (under VDD = 0.7v).

I. Use the Hspice to measure the delay. The input patterns should cover the critical path. Please provide a manual derivation to prove that the input switching pattern will result in the worst-case delay in the report, and provide the correct waveform in report (wv). [15%]

II. Use the Hspice to measure the power. Please generate patterns (.vec), the number of patterns should be more than 20 to measure the power. The pattern should cover critical path. You should explain how you define the transient measurement in .sp and period in pattern. [5%]

- Timing Report (period = 0.2ns)

```
Operating Conditions: PVT_0P7V_25C   Library: asap7sc7p5t_INVBUF_RVT_TT_08302018
Wire Load Model Mode: top

  Startpoint: IN_2[1] (input port)
  Endpoint: OUT[0] (output port)
  Path Group: default
  Path Type: max

  Point                          Trans      Incr       Path
  -----------------------------------------------------------
  input external delay                       0.00       0.00 r
  IN_2[1] (in)                    0.00       0.00       0.00 r
  U26/Y (XOR2xp5_ASAP7_75t_R)
                                 34.37      25.37      25.37 r
  U22/Y (NAND3xp33_ASAP7_75t_R)
                                 25.91      20.06      45.43 f
  U24/Y (AND2x2_ASAP7_75t_R)      9.25      24.16      69.58 f
  U32/Y (MAJx2_ASAP7_75t_R)      11.36      26.04      95.62 f
  U33/Y (MAJx2_ASAP7_75t_R)      10.78      28.45     124.07 f
  U34/Y (MAJIxp5_ASAP7_75t_R)
                                 12.34      10.67     134.74 r
  OUT[0] (out)                   12.34       0.00     134.74 r
  data arrival time                                    134.74

  max_delay                                 200.00     200.00
  output external delay                       0.00     200.00
  data required time                                   200.00
  -----------------------------------------------------------
  data required time                                   200.00
  data arrival time                                   -134.74
  -----------------------------------------------------------
  slack (MET)                                           65.26


1
```

- Waveform(Period= 1ns、pattern num = 25、Operating time = 50ns)

  紅色框框為 critical path 的部分



在 Pattern_medium.vec 中，critical path 設在第二組的 pattern，其變化值如下：

Transition	IN_3[1]	IN_3[0]	IN_2[1]	IN_2[0]	IN_1[1]	IN_1[0]	IN_0[1]	IN_0[0]
Before	0	0	0	1	0	0	1	0
After	0	1	1	1	0	0	1	0

在這對 pattern 中實際發生切換的輸入只有 IN_3[0]與 IN_2[1]，其餘輸入則保持不變。

- Manual Derivation
  - Circuit Diagram



  - Step

    已知 timing report 給出的 critical path 為：

    IN_2[1]→ U26(n25) rising → U22(n19) falling→ U24(n31) falling → U32(n27) falling → U33(n28) falling → U34(OUT[0]) rising

    Critical path 上的 gate：

    a. U26：XOR2xp5_ASAP7_75t_R（IN_3[1], IN_2[1] → n25）
       - Worst case：n25 rising (0 → 1)
       - Known transitions / constraints
         - 需由 IN_2[1] 的 rising 帶出此 transition
         - XOR 輸出為 1 時兩輸入需不同
       - Input assignment in pattern
         - IN_2[1]：0 → 1
         - IN_3[1]：0 → 0（固定為 0）

    b. U22：NAND3xp33_ASAP7_75t_R（n25, IN_3[0], IN_2[0] → n19）
       - Worst case：n19 falling（1 → 0）
       - Known transitions / constraints
         - 由 U26 得到 n25：0 → 1
         - 希望 n19 由所有輸入同時為 high 時拉到最低（worst delay）
         - IN_2[0] 可作為固定 non-controlling value

- Input assignment in pattern
  - n25：0 → 1（由 U26 決定）
  - IN_3[0]：0 → 1（額外切換以配合 worst case）
  - IN_2[0]：1 → 1（固定為 1）

c. U24：AND2x2_ASAP7_75t_R（n20, n19 → n31）
- Worst case：n31 falling（1 → 0）
- Known transitions / constraints
  - 由 U22 得到 n19：1 → 0
  - 希望 AND2 的另一輸入 n20 固定為 1，讓 n31 完全由 n19 決定
- Input assignment in pattern
  - n20：1 → 1（由 U23 固定為 1）
  - n19：1 → 0

d. U32：MAJx2_ASAP7_75t_R（n31, IN_1[1], IN_ 0[1] → n27）
- Worst case：n27 falling（1 → 0）
- Known transitions / constraints
  - 由 U24 得到 n31：1 → 0
  - 為使多數決輸出對 n31 最敏感，令 IN_1[1]、IN_0[1] 一個固定 0、一個固定 1
- Input assignment in pattern
  - IN_1[1]：0 → 0
  - IN_0[1]：1 → 1
  - n31：1 → 0

e. U33：MAJx2_ASAP7_75t_R（n31, n27, n26 → n28）
- Worst case：n28 falling（1 → 0）
- Known transitions / constraints
  - 由 U24、U32 得到：n31：1 → 0、n27：1 → 0
  - 希望第三輸入 n26 為固定 0，讓輸出主要由 n31、n27 的變化決定
- Input assignment in pattern
  - n31：1 → 0
  - n27：1 → 0
  - n26：0 → 0（由 U27 固定為 0）

f. U34：MAJIxp5_ASAP7_75t_R（n30, n29, n28, OUT[0] → OUT[0]）
- Worst case：OUT[0] rising（0 → 1）
- Known transitions / constraints
  - 主導切換輸入：n28：1 → 0（來自 U33）

- Side inputs：
  - n30：0 → 0（由 U30 決定）
  - n29：1 → 1（由 U31 決定）
  - 上一週期的 OUT[0] 為 0
- 目標為在此組合下使 OUT[0] 的邏輯決策由 n28 的 falling 觸發一個 0 → 1 的 rising edge

- Input assignment in pattern
  - n28：1 → 0
  - n29：1 → 1（固定 1）
  - n30：0 → 0（固定 0）

非 critical path 但影響 critical path 的 gate：

a. U23：NAND2xp33_ASAP7_75t_R（IN_3[1], IN_2[1] → n20）
   - Side-input objective
     - 使 U24 的輸入 n20 固定為 1，讓 n31 完全由 n19 的變化決定
   - Known transitions / constraints
     - IN_3[1]：0 → 0
     - IN_2[1]：0 → 1
   - Input assignment in pattern
     - 兩筆 pattern 對 NAND(0,0)、NAND(0,1) 均輸出 1，因此 n20：1 → 1（固定為 1，不產生 transition）

b. U27：AND2x2_ASAP7_75t_R（IN_1[0], IN_0[0] → n26）
   - Side-input objective
     - 使 U33 的第三輸入 n26 固定為 0，避免干擾 n31、n27 的多數決
   - Known transitions / constraints
     - IN_1[0]：0 → 0
     - IN_0[0]：0 → 0
   - Input assignment in pattern
     - AND(0,0) = 0，因此 n26：0 → 0（固定為 0）

c. U20：NAND2xp33_ASAP7_75t_R（IN_1[1], IN_0[1] → n23）
   - Side-input objective
     - 維持 U30 的輸入 n23 為 1，使 n30 成為固定 0 的 side input
   - Known transitions / constraints
     - IN_1[1]：0 → 0
     - IN_0[1]：1 → 1
   - Input assignment in pattern

- ■ 兩筆皆為 NAND(0,1)=1，因此 n23：1 → 1（固定為 1）

d. U30：XOR2xp5_ASAP7_75t_R（n23, IN_0[1] → n30）

- Side-input objective
  - ■ 讓 U34 的輸入 n30 固定為 0
- Known transitions / constraints
  - ■ n23：1 → 1（由 U20 固定）
  - ■ IN_0 [1]：1 → 1
- Input assignment in pattern
  - ■ XOR(1,1) = 0，在兩筆 pattern 中皆為 0，因此 n30：0 → 0（固定為 0）

e. U21：NAND2xp33_ASAP7_75t_R（IN_3[0], IN_2[0] → n24）

- Side-input objective
  - ■ 配合 U26 的輸出 n25，決定 U31 的輸入，使 n29 在此 pattern 下維持穩定 1
- Known transitions / constraints
  - ■ IN_3[0]：0 → 1
  - ■ IN_2[0]：1 → 1
- Input assignment in pattern
  - ■ 輸入 (0,1) → (1,1)，NAND(0,1) = 1 → NAND(1,1) = 0，因此 n24：1 → 0

f. U31：XOR2xp5_ASAP7_75t_R（n25, n24 → n29）

- Side-input objective
  - ■ 讓 U34 的輸入 n29 在這對 pattern 下固定為 1，避免在 critical edge 上產生多餘的延遲來源
- Known transitions / constraints
  - ■ n25：0 → 1（由 U26）
  - ■ n24：1 → 0（由 U21）
- Input assignment in pattern
  - ■ XOR (0,1) = 1 → XOR (1,0) = 1，因此 n29：1 → 1（固定為 1）

- Measurement
  - ■ Transient Measurement

    在 Medium.sp 設定如下：

```
****************************
**      Measurement        **
****************************
.tran 0.01ps 50ns
.meas TRAN delay  TRIG V(IN_2[1]) VAL=Vdd/2 RISE=1 TARG V(Output[0]) VAL=Vdd/2 RISE=1
.meas tran pwr avg POWER
```

a. .tran

- Pattern 組數 = 25、Period = 1 ns，總模擬時間必須覆蓋完整的 pattern 數量，且每一組 pattern 需要前後各一段時間讓電路收斂，因此總執行時間設定為 25 × 2 × 1 ns = 50 ns
- time step 設為 0.01 ps，可避免數值誤差過大，同時在量測 critical path delay 時有足夠的時間解析度。

b. .measure (delay)

- 以 IN_2[1] 的第一個 rising edge 作為觸發點：TRIG V(IN_2[1]) VAL=Vdd/2 RISE=1，代表當 IN_2[1] 第一次上升穿越 0.5·VDD 時記錄觸發時間。
- 以 Output[0] 的第一個 rising edge 作為目標點：TARG V(Output[0]) VAL=Vdd/2 RISE=1，代表當 Output[0] 第一次上升穿越 0.5·VDD 時記錄目標時間。
- delay 即為這兩個時間點之差，對應到 critical path IN_2[1] → U26 → U22 → U24 → U32 → U33 → U34(OUT[0]) 的端點延遲，作為 worst-case delay 的量測結果。

c. .measure (power)

- 使用 HSPICE 內建的 POWER，計算整段 transient 分析期間的平均功率。
- 量測結果 pwr 代表從 0 ~ 50 ns 間，電路在目前 VDD 下、在 25 組 pattern 持續切換下的平均消耗功率，作為後續 EDP 計算中 Power 的數值。

■ Pattern Period

在 Pattern_medium.vec 中的設定如下：

```
Period 1
Trise  0
Tfall  0
Tdelay 0.5
Vih    0.7
Vil    0.0
```

critical path 的延遲在 1 ns 以內，因此將 period 設為 1 ns，可以確保在一組輸入改變之後，電路內部所有 node 有足夠時間收斂到穩定值，不會在下一組輸入進來前仍處於過渡狀態。如此一來，功率量測時，每個 pattern 都接近穩定切換一次的情形，較符合實際操作。

- Results

```
****** transient analysis tnom=  25.000 temp=  25.000 ******
delay= 122.5081p  targ=   3.6225n   trig=   3.5000n
pwr=   3.8355u  from=   0.            to=  50.0000n

         ***** job concluded
******
```

在 Pattern 組數 = 25、Period = 1 ns、Temp = 25、Operating time = 50 的情況下，Delay = 122.5081ps、Power = 3.8355uW

1.2 Use the circuits (.sp) in 1.1 to Plot EDP-voltage figure and Find out the minimal energy-delay product by voltage scaling. Please try to analyze and discuss how EDP is affected by voltage scaling. [20%]

- Setting
  - Voltage scaling is range from 0.3V~0.7V (0.3V, 0.35V, 0.4V, 0.45V, 0.5V, 0.55V, 0.6V, 0.65V, 0.7V)
  - EDP = power × operating time × critical path delay

Period = 1ns、Pattern num = 25

Operating time = Period × Pattern num × 2 = 50

Voltage(V)	Power(uW)	Operating time(ns)	Critical Path Delay(ps)	EDP(uW*ns*ps)
0.3	0.4781629	50	3373.1	80644.5639
0.35	0.7967503	50	1111.2	44267.44667
0.4	1.1037	50	573.9007	31670.71013
0.45	1.4685	50	362.2573	26598.74225
0.5	1.8425	50	256.6603	23644.83014
0.55	2.268	50	200.2056	22703.31504
0.6	2.7539	50	163.2688	22481.29742
0.65	3.2799	50	139.7101	22911.75785
0.7	3.8355	50	122.5081	23493.99088



由表格與繪製出的圖表可以看出 EDP 隨 VDD 由 0.3 V 增加到 0.6 V 時，持續下降，在 VDD = 0.6 V 時達到最小值，若再將 VDD 往上拉到 0.65 V、0.7 V，EDP 反而略為上升。

由上述可推測：

- 低電壓區 (0.3~0.4 V)：
  功耗雖然較低，但 delay 非常大（例如 0.3 V 時超過 3.3 ns），導致 EDP 偏高。
- 中電壓區 (0.45~0.6 V)：
  隨著 VDD 提升，delay 顯著縮短。雖然功耗隨 VDD 上升，但 delay 的改善幅度較大，使得 EDP 持續下降。
- 高電壓區 (0.65~0.7 V)：
  delay 已經相當小，再增加 VDD 所帶來的延遲改善有限。功耗則近似隨 VDD^2 成長，導致 EDP 開始回升。

2. Minimal Energy Delay Product

2.1 Synthesize the 32-bit priority encoder provided by TA based on ASAP 7nm standard cells then convert the .v to .sp for measurement.

I. Minimize the Delay (from in[10] first rising (0.2v) to output idx[0](0.2v)) by performing netlist ECO (add or replace cells) based on the cell lib, **asap7sc7p5t_SIMPLE_RVT.sp** & **asap7sc7p5t_INVBUF_RVT.sp**. The circuit functionality should be correct, and the correct waveform should be provided using the input pattern supplied by the TA.

II. Describe your strategy to minimize delay in the report.

- Setting
  - The Tr and Tf should less than 150ps.
  - Input pattern is provided by TA
    - You can modify the input frequency
    - You can’t modify the input value
  - Input buffer is provided by TA
    - You need to use the Input buffers for all input signals.
    - You can’t modify the size
  - Voltage and loading:
    - Supply voltage = 0.4v
    - Output loading: 5f capacitance
    - Wire loading: 3f capacitance

- Setting
  - 定義 32-bit priority encoder 功能：當多個輸入同時為 1 時，輸出 idx[4:0] 應為最高位元 1 的位置
  - Pattern_pe32_msb.vec 設定
    - Tunit = ps
    - Period = 2000
    - Trise = Tfall = 149 ps
- Waveform(Before Optimizaion，Vdd = 0.4V)



由 Pattern_pe32_msb.vec 可觀察到，在所有給定的輸入情況中，實際出現最高為 1 的位元只有 in[10] 與 in[9] 兩種情況。也就是說整份 pattern 主要是利用最高位元在 in[10]與最高位元在 in[9]這兩個代表性案例，來確認 priority encoder 是否能正確找出最高優先權的輸入並輸出對應的編碼。

- 當最高為 1 的位元為 in[10]時，idx[4:0] = 01010
- 當最高為 1 的位元為 in[9]時，idx[4:0] = 01001

在 HSPICE 的模擬結果中，分別截取上述兩種情況對應的波形圖，可以清楚看到：

- 當 pattern 使 in[10] 成為最高位元時，待一段時間等輸入穩定後，輸出 idx[4:0] 依序收斂到 01010
- 當 pattern 使 in[9] 成為最高位元時，輸出 idx[4:0] 則收斂為 01001

因此功能行為與預期完全一致。

- Minimization Strategy

  a. Gate sizing

  先找出 in[10]至 idx[0] 上的關鍵 gate

  - in[10] → U146(INV) → n109 → U147(NAND2) → n124 → U156 (NAND5) → n125 → U157 (NAND3) → n130 → U159 (NAND5) → n132 → U160 (NAND2) → n135 → U162 (NAND3) → idx[0]

- in[10] → U95(NOR3) → n119 → U155(NAND3) → n122 → U156 (NAND5) → n125 → U157 (NAND3) → n130 → U159 (NAND5) → n132 → U160 (NAND2) → n135 → U162 (NAND3) → idx[0]

將它們替換成較大 size 的 cell (如下圖，在 netlist 中原本的版本以 * 註解保留)，以縮短每一級的 intrinsic delay 並提升對後級電容的驅動能力，降低等效輸出電阻、加快充放電速度。雖然會帶來功耗與面積的增加，但從量測結果可以得知延遲明顯改善。

```
*XU95 VSS VDD  n111 in[10] in[8] n119 NOR3xp33_ASAP7_75t_R
XU95 VSS VDD  n111 in[10] in[8] n119 NOR3x1_ASAP7_75t_R
```

```
*XU146 VSS VDD  in[10] n109 INVx1_ASAP7_75t_R
XU146 VSS VDD  in[10] n109 INVx6_ASAP7_75t_R
*XU147 VSS VDD  in[9] n109 n124 NAND2xp5_ASAP7_75t_R
XU147 VSS VDD  in[9] n109 n124 NAND2x1p5_ASAP7_75t_R
XU148 VSS VDD  in[6] n110 INVx1_ASAP7_75t_R
XU149 VSS VDD  in[7] n115 INVx1_ASAP7_75t_R
XU150 VSS VDD  in[5] n112 INVx1_ASAP7_75t_R
XU151 VSS VDD  in[4] n115 n112 n118 NAND3xp33_ASAP7_75t_R
XU152 VSS VDD  in[2] n113 INVx1_ASAP7_75t_R
XU153 VSS VDD  in[1] n113 n116 NAND2xp5_ASAP7_75t_R
XU154 VSS VDD  n116 n115 n114 n117 NAND3xp33_ASAP7_75t_R
*XU155 VSS VDD  n119 n118 n117 n122 NAND3xp33_ASAP7_75t_R
XU155 VSS VDD  n119 n118 n117 n122 NAND3x2_ASAP7_75t_R
*XU156 VSS VDD  n124 n123 n122 n121 n120 n125 NAND5xp2_ASAP7_75t_R
XU156 VSS VDD  n124 n123 n122 n121 n120 n125 NAND5
*XU157 VSS VDD  n127 n126 n125 n130 NAND3xp33_ASAP7_75t_R
XU157 VSS VDD  n127 n126 n125 n130 NAND3x1_ASAP7_75t_R
XU158 VSS VDD  in[21] n129 INVx1_ASAP7_75t_R
*XU159 VSS VDD  n131 n130 n129 n128 n169 n132 NAND5xp2_ASAP7_75t_R
XU159 VSS VDD  n131 n130 n129 n128 n169 n132 NAND5
*XU160 VSS VDD  n133 n132 n135 NAND2xp5_ASAP7_75t_R
XU160 VSS VDD  n133 n132 n135 NAND2x2_ASAP7_75t_R
XU161 VSS VDD  in[31] n134 INVx1_ASAP7_75t_R
*XU162 VSS VDD  n136 n135 n134 idx[0] NAND3xp33_ASAP7_75t_R
```

b. Splitting NAND5

原始合成結果中有使用標準 cell 如 NAND5xp2_ASAP7_75t_R，在 7nm 技術下，這類高輸入數的 gate 會有較多串接的 NMOS，等效電阻變大，特別是在低電壓（0.4 V）時 delay 會很明顯。

為了降低這部分 delay，另外在 netlist 前面定義了一個自訂的 NAND5 子電路，結構如下圖：

```
.SUBCKT NAND5 VSS VDD a b c d e y
    XAND3 VSS VDD  b c d e p    AND4x2_ASAP7_75t_R
    XNAND VSS VDD p a y      NAND2x2_ASAP7_75t_R
    Cwp p GND 3f
.ENDS
```

原本 5-input NAND 會有五顆 NMOS 串接，等效電阻大，若拆成 AND4＋NAND2 後，最大串接深度變成 4 和 2，可降低每級的串接 transistor 數量，等效 RC 比較小，在低 VDD 下 delay 會明顯改善。此外，在 subcircuit 中選用 AND4x2、NAND2x2 這種 drive 比較大的版本，讓中間節點 p 以及輸出 y 都有足夠的驅動能力。

- Waveform(After Optimizaion，Vdd = 0.4V)



與 Before Optimization 一樣，都是由 Pattern_pe32_msb.vec 輸入波形。從波型圖可得知：

- 當 pattern 使 in[10] 成為最高位元時，待一段時間等輸入穩定後，輸出 idx[4:0] 依序收斂到 01010
- 當 pattern 使 in[9] 成為最高位元時，輸出 idx[4:0] 則收斂為 01001

因此功能行為與預期完全一致。

- Result

VDD	Tr(ps)	Tf(ps)	Delay(ns)
0.4(Synthesized)	284.0486	372.4215	1.5041
0.4(Optimized)	126.2311	98.3317	0.9364749

2.2 Measure PPA at supply voltage = 0.4 V and 0.7v for both Synthesized design and Optimized design.

VDD	Tr(ps)	Tf(ps)	Performance(Delay, ns)	Power(uW)	Area(um^2)	PPA(uW*ns*um^2)
0.4(Synthesized)	284.0486	372.4215	1.5041	2.0741	103.57632	323.1222613
0.4(Optimized)	126.2311	98.3317	0.9364749	2.7624	125.73792	325.2737217

VDD	Tr(ps)	Tf(ps)	Performance(Delay, ns)	Power(uW)	Area(um^2)	PPA(uW*ns*um^2)
0.7(Synthesized)	78.4248	100.234	0.3039747	6.5826	103.57632	207.2504016
0.7(Optimized)	35.5588	26.4261	0.1860884	9.2517	125.73792	216.4746845

2.3 Please according to results in 2.2 to analyze the trade-off between the synthesized and optimized designs under different voltages.

(1) Delay

在 0.4 V 下，delay 由 1.5041 ns 降至 0.9365 ns，約改善 38%，也使電路符合作業要求的 delay < 950 ps。

在 0.7 V 下，delay 則由 0.3040 ns 降至 0.1861 ns，改善幅度約 39%。

整體而言，無論是低電壓 (0.4 V) 或較高電壓 (0.7 V)，Optimized design 都能有效縮短 delay，在速度優先的情境下具有明顯優勢。

(2) Power

在 0.4 V 下，power 由 2.0741 uW 增加到 2.7624 uW，約增加 30%以上。

在 0.7 V 下，則由 6.5826 uW 增加到 9.2517 uW，約增加 40%。

功耗上升的主因來自較大的 cell sizing、更多 gate/buffer，以及拆解 NAND5 所引入的額外 logic gate，這些都會提高動態功耗與短路功耗。

(3) Area

面積由 103.58 um^2 增加到 125.74 um^2，約增加 20%。

這代表為了縮短 delay，付出了更多元件數量與較大 cell 尺寸，是一個典型以面積換取速度的結果。

(4) PPA

在 0.4 V 下，PPA 由 323.12 略微上升到 325.27，差距不大，顯示雖然 delay 明顯改善，但因功耗與面積同時增加，整體 PPA 並沒有真正變好，而是以功耗與面積換來延遲優勢。

在 0.7 V 下，PPA 由 207.25 上升至 216.47，Optimized 反而明顯較差。

由於此時原始設計的 delay 已經相當小，再做 aggressive sizing 帶來的延遲改善有限，卻讓功耗大幅增加，因此 PPA 呈現惡化。