Homework1: Basic Logic Gates **314510148 電子所碩一 翁瑄妤**

1. DC Characteristics of Planar MOSFETs and FinFETs

1.1 Simulate the DC characteristics of planar CMOS (NMOS and PMOS) using HSPICE and plot the log-scale Vgs-Ids curves of both transistors in a single figure. (6%)

a. Simulation Method

- 固定 $V_{DS} = V_{DD} = 0.7V$，掃描 V_{GS} 從 0V ~ V_{DD} (NMOS)，以及從 0V ~ $-V_{DD}$ (PMOS)。
- NMOS/PMOS body 分別接 GND / VDD，避免 body effect。



b. Simulation Result

- NMOS(黃色曲線)：當 V_{GS} 逐漸增加並接近 V_{DD} 時，I_{DS} 快速上升，顯示它在 Strong Inversion region 有良好的導通能力，而在 Subthreshold region 時，電流呈現指數上升，表示 Planar CMOS 在 V_{GS} 較小時還有明顯的漏電流。
- PMOS(綠色曲線)：與 NMOS 情況相反。當 V_{GS} 往負方向移動時，I_{DS} 逐漸上升，由上圖可發現此趨勢與 NMOS 類似，但左右相反。

比較 NMOS 與 PMOS 可發現，當兩者的長寬一樣時，NMOS 的驅動電流高於 PMOS，原因在於電子遷移率高於電洞遷移率。另外在 Subthreshold region 時 CMOS 的漏電流不算小，這說明了 Planar 結構在 Short-Channel Effect 下控制能力比較差，關閉效果沒有那麼理想。

1.2 Simulate the DC characteristics of FinFET (N-FinFet and P-FinFET) under regular threshold voltage using HSPICE. Plot the log-scale Vgs-Ids curves in one figure (6%)

a. Simulation Method

- 使用 7 nm FinFET rvt model，fin 數量設為 1。
- 固定 $V_{DS} = V_{DD} = 0.7V$，掃描 V_{GS} 從 0V ~ V_{DD} (NMOS)，以及從 0V ~

-V_{DD} (PMOS)。



b. Simulation Result

- NMOS FinFET(黃色曲線)：在低 V_{GS} 下即可出現較高電流，顯示更好的閘極控制能力。
- PMOS FinFET(綠色曲線)：與 NMOS 情況相反，也能在較低閘極電壓下產生較明顯的導通。

與 1.1 的 Planar CMOS 相比，可發現 FinFET 在 Subthreshold region 的 slope 更陡峭，顯示 FinFET 能更快速從 off 狀態切換到 on 狀態。這反映出 FinFET 透過 3D fins 結構，有效減弱短通道效應與 DIBL 問題，達到更低功耗與更快切換速度。

1.3 Simulate FinFET with different threshold voltages (using rvt, lvt, and slvt FinFET models). Plot the Vgs-Ids curves of both N-FinFET and P-FinFET in a single figure. (6%)

a. Simulation Method

- 比較不同的臨界電壓的 FinFET 模型：RVT、LVT、SLVT
- 與 1.1、1.2 相同：固定 $V_{DS} = V_{DD} = 0.7V$，掃描 V_{GS} 從 0V ~ V_{DD} (NMOS)，以及從 0V ~ -V_{DD} (PMOS)。



b. Simulation Result

- RVT(綠色/紅色曲線)：導通點居中，電流特性平衡。
- LVT(黃色/紫色曲線)：以 NMOS(紫色曲線)為例，曲線向左偏移，代表較低的 V_{GS} 就可導通，on current 較大，但 off current 也跟著增加。
- SLVT(淺藍/藍灰曲線)：曲線再向左偏移，導通更早，on current 最大，但在 off current 情況下漏電流增大。

由上圖可知，threshold voltage 向左移動時，曲線會提早上升，飽和電流變小，更容易導通，速度性能也會提高。但在 off-current 的情況下，漏電流會變大，功耗會變差。

1.4 Based on the simulation results from 1.1–1.3, analyze and discuss the possible reasons for the differences in on/off current observed under different device models and scenarios. (12%)

- Planar CMOS vs. FinFET：FinFET 在 on current 與 Subthreshold 的 slope 上都比 Planar CMOS 更優是由於 3D fins 提供更強的閘極控制，降低 Short-Channel Effect 並提升電流驅動能力。
- 不同 Vt FinFET 的比較：Vt 降低能帶來更高性能，但伴隨漏電流惡化，顯示低 Vt model (SLVT/LVT)適用於速度要求高的路徑，而高 Vt model (RVT)適用於低功耗設計。

2. Voltage Transfer Curve (VTC) Analysis

2.1 Use the smallest inverter from the ASAP 7nm standard cell library (asap7sc7p5t_INVBUF_RVT.sp) for simulation. Plot the VTC curves under different supply voltages (VDD=0.7,0.6,0.5,0.4 V), and analyze how the VTC changes with varying VDD . (10%)

a. Simulation Method

- 在 standard cell library 中找到最小 inverter model：INVxp33_ASAP7_75t_R。
- 將 VDD 分別設定為 0.7 V、0.6 V、0.5 V 與 0.4 V。
- 將輸入電壓 Vin 從 0 增加到 0.7V 做線性掃描，每 0.001V 為間隔。
- 用 wv 繪製 VTC。



b. Simulation Result

- 當 V_{DD} 變小，曲線向左偏移，inverter 的 switching threshold 也會跟著下降。
- 輸出電壓範圍受限於 V_{DD}，例如當 $V_{DD}=0.7V$ 時，最高輸出電壓為 0.7V；$V_{DD}=0.4V$ 時，最高輸出電壓為 0.4V。

由結果顯示若 Vin 下降可減少功耗，然而會導致 noise margin 與 switching threshold 降低，抗雜訊能力與切換速度也會跟著下降。

2.2 Select the smallest and the largest inverters from the ASAP 7nm standard cell library (asap7sc7p5t_INVBUF_RVT.sp) and simulate their VTC curves. Plot and compare the results, and explain why the curves are different or same. (10%)

a. Simulation Method

- 在 standard cell library 中找到最小 inverter (INVxp33_ASAP7_75t_R)與最大 inverter (INVx13_ASAP7_75t_R)。
- 將 V_{DD} 分別設定為 0.7 V、0.6 V、0.5 V 與 0.4 V。
- 將輸入電壓 Vin 從 0 增加到 0.7V 做線性掃描，每 0.001V 為間隔。
- 用 wv 繪製 VTC。



b. Simulation Result

- 兩種 inverter 的 VTC 曲線整體形狀都很接近，都是標準的 S 型曲線。
- (如下圖，以 $V_{DD} = 0.7V$ 為例) 若仔細觀察可發現，最小 inverter 的 VTC 曲線較為陡峭，轉換區域集中，顯示其切換速度較快。而最大 inverter 的曲線則相對平緩，轉換區域較寬，顯示其切換速度較慢。

兩者在輸出高低電平的範圍上差異不大，但 noise margin 的表現有所不同。最小 inverter 適合用於對速度敏感的路徑，而最大 inverter 則因備較佳的驅動能力與抗雜訊性。



2.3 Using the inverter provided by the TAs, adjust the number of N-fins and P-fins with ratios of 3:1, 2:1, 1:1, 1:2, and 1:3. Simulate and plot the VTC curves, and explain the principles behind the observed variations. (10%)

a. Simulation Method

- 將 V_{DD} 設定為 0.7 V。
- 將輸入電壓 Vin 從 0 增加到 V_{DD} 做線性掃描，每 0.001V 為間隔。
- 固定上面的設定，改變 N/P fins 大小。
- 用 wv 繪製 VTC。



b. Simulation Result

- 當 N-fins 數量多於 P-fins，switching threshold 向左移，代表輸入電壓在較低的情況下即可驅動輸出翻轉。而當 P-fins 數量多於 N-fins，switching threshold 向右移，需更高輸入電壓才能翻轉。
- 當 N-fins 與 P fins 為 1:1 時，曲線表現較為對稱，switching threshold 接近 VDD/2。

由上述可知，若調整 N-fins 與 P fins 比例，可改變 inverter 的 switching threshold，進而平衡上拉與下拉的 drive strength。

2.4 Design a unit-sized inverter such that the logic threshold voltage is at Vdd/2. Plot the VTC curve (Vdd = 0.7V), describe the design procedure and the choice of the number of FinFET fins, and verify the results using HSPICE simulation. (10%)

a. Simulation Method

- 以 N-fins : P-fins = 1 : 1 作為初始結構，觀察其 switching threshold 與 $V_{DD}/2$ 的差異。
- 根據 VTC 結果逐步調整 N-fins 與 P-fins 數量，直到 switching threshold 接近 VDD/2。



b. Simulation Result

- 當 N -fins : P-fins = 3 : 4 時，driving strength 達到平衡，switching threshold 調整到約 0.35 V ($V_{DD}/2$)

由上述可知，inverter 在 input 0 與 1 之間能有對稱的切換特性，有助於提升 noise margin，並且提供平衡的切換速度。

3. Characteristics of Inverter and NAND2

3.1 Find all input capacitances of the largest inverter and NAND2 from the ASAP7nm standard cell datasheet . (6%)

a. Largest inverter (INVx13_ASAP7_75t_R)

```
Pin Capacitance
+-----------------------------------------------+
|                   | Pin Cap(ff)| Max Cap(ff)|
+-----------------------------------------------+
|       Cell        |          A |          Y |
+-----------------------------------------------+
| INVx13_ASAP7_75t_R |     7.4559 |   737.2800 |
+-----------------------------------------------+
```

Input capacitance (Pin A) = 7.4559ff

Output capacitance (Pin Y) = 737.2800ff

b. Largest NAND2 (NAND2x2_ASAP7_75t_R)

```
Pin Capacitance
+-------------------------------------------------------------+
|                   | Pin Cap(ff)                | Max Cap(ff)|
+-------------------------------------------------------------+
|       Cell        |          A |          B |          Y |
+-------------------------------------------------------------+
| NAND2x2_ASAP7_75t_R |     1.8960 |     2.0131 |    92.1600 |
+-------------------------------------------------------------+
```

Input capacitance(Pin A) = 1.8960ff

Input capacitance(Pin B) = 2.0131ff

Output capacitance(Pin Y) = 92.1600ff

3.2 Measure the rising time (Tr), falling time (Tf), low-to-high propagation delay (Tplh), and high-to-low propagation delay (Tphl) of both the largest inverter and NAND2 (asap7sc7p5t_INVBUF_RVT.sp, asap7sc7p5t_SIMPLE_RVT.sp) using HSPICE. Analyze why these values are different under various input switching patterns, considering the following conditions: (12%)

- Output loading: FO4 (four inverters, the smallest inverter in asap7sc7p5t_INVBUF_RVT.sp) + 5 fF of wire loading
- Input buffer: the smallest inverter in asap7sc7p5t_INVBUF_RVT.sp
- Input signal switching frequency of 1 GHz
- All input switching patterns

a. Simulation Method

- 電路接線如畫圖所示。
- 將 V_{DD} 設定為 0.7V，輸入電壓為 0.7V、週期為 1ns (頻率=1GHz)。
- 利用.meas tran 指令測出 Tr、Tf、Tplh、Tphl。

■ Largest Inverter




```
****** transient analysis tnom=  25.000 temp=  25.000 ******
trise_inv=  37.8812p  targ= 619.3592p   trig= 581.4780p
tfall_inv=  45.9997p  targ= 123.3700p   trig=  77.3702p
tplh_inv=  85.9632p  targ= 600.9632p   trig= 515.0000p
tphl_inv=  96.5980p  targ=   1.1016n   trig=   1.0050n
```



■ Largest NAND2



```
trise_nand=  43.1287p  targ= 597.4730p   trig= 554.3442p
tfall_nand=  34.9227p  targ= 327.4831p   trig= 292.5603p
tplh_nand=  57.6393p  targ= 572.6393p   trig= 515.0000p
tphl_nand=  53.0102p  targ= 308.0102p   trig= 255.0000p
```



b. Simulation Result

由上面結果可得知 Inverter 的 propagation delay 明顯大於 NAND2，尤其是 Tphl 接近 100 ps，而 NAND2 delay 反而比較小。這是因為 NAND2 在某些輸入切換條件下，僅需經過單一 NMOS 或 PMOS 路徑即可導通，因此延遲縮短。另一方面，Inverter 的 Tr 與 Tf 並不對稱，顯示出 PMOS 與 NMOS 的 driving strength 有差異，上升/下降的速度並不完全相同。

3.3 Increase the wire loading to 15 fF, repeat the measurements of Tr, Tf, Tplh, and Tphl. Analyze the differences compared with the case in Part 3-2. (12%)

a. Simulation Method

- 電路接線與電壓設定與 3.2 相同。
- 將負載電容變成 15fF。

■ Largest Inverter

```
****** transient analysis tnom=  25.000 temp=  25.000 ******
trise_inv=  48.0800p  targ= 633.2802p   trig= 585.2001p
tfall_inv=  51.3266p  targ= 134.3307p   trig=  83.0041p
tplh_inv=  94.7875p  targ= 609.7875p   trig= 515.0000p
tphl_inv= 105.2342p  targ=   1.1102n   trig=   1.0050n
```



■ Largest NAND2

```
trise_nand=  84.6855p  targ= 645.4603p   trig= 560.7748p
tfall_nand=  63.6070p  targ= 361.3900p   trig= 297.7830p
tplh_nand=  78.5074p  targ= 593.5074p   trig= 515.0000p
tphl_nand=  69.6280p  targ= 324.6280p   trig= 255.0000p
```



b. Simulation Result

與 3.2 相比，Inverter 的延遲有明顯增加，但幅度大約在 10～20%左右，變化不算太劇烈。而 NAND2 的影響比較大，尤其是 Tr 與 Tf 幾乎變 2 倍，propagation delay 也增加了 30～40%。這是因為 NAND2 的輸出 driving 路徑有串聯 transistor，等效電阻較大，當負載電容增加時，充放電時間會被放大得更明顯，因此 NAND2 對負載變化更為敏感。這也表示 NAND gate 在負載較大下的速度下降可能比 inverter 更嚴重，需要在 driving strength 上做調整或考慮邏輯重組。