Betrachten Sie das nachfolgende Schaltwerk:


```
-- TODO: Entity angeben
architecture Behavioral of Rechner is
    signal x: STD_LOGIC_VECTOR(1 downto 0);
    signal y: STD_LOGIC_VECTOR(1 downto 0);
    type state_type is (A, B, C, D, ERROR);
    signal state : state_type := A;
    signal next_state : state_type := A;
begin
    x <= x1 & x0;
    process_State_Register : process (reset, clock, next_state)
    begin
        if (reset = '1') then
            state <= A;
        elsif rising_edge(clock) then
            state <= next state;</pre>
        end if;
    end process process_State_Register;
    process_State_Logic : process (state, x)
    begin
        case state is
            when A =>
                case x is
                    when others => next state <= ERROR;
                end case;
            when B =>
                case x is
                    when "00"
                    when others => next state <= ERROR;
                end case;
            when C =>
                case x is
                    when "11" => next state <= D;</pre>
                    when others => next state <= ERROR;</pre>
                end case;
            when D =>
                case x is
                    when "01" => next_state <= D;</pre>
                    when "10" => next_state <= B;
when "11" => next_state <= B;</pre>
                    when others => next state <= ERROR;</pre>
                end case;
            when others => next_state <= ERROR;</pre>
        end case;
    end process process_State_Logic;
```

```
process_State_Output : process (state)
    begin
        case state is
            when A =>
                case x is
                     when "01"
                                => y <= "10";
                     when "10" => y <= "11";
                     when others => y <= "00";
                end case;
            when B =>
                case x is
                     when "00"
                                => y <= "10";
                     when "01" => y <= "11";
                     when others => y <= "00";
                end case;
            when C =>
                 case x is
                     when "11" => y <= "11";
                     when others => y <= "00";
                end case;
            when D =>
                case x is
                     when "10" => y <= "10";
when "11" => y <= "01";
                     when others => y <= "00";
                end case;
            when others => y <= "00";
        end case;
    end process process State Output;
    y1 <= y(1);
    y0 \leftarrow y(0);
end Behavioral;
```

- 1) Vervollständigen Sie den oben angegebenen VHDL-Code, indem Sie die Entity angeben.
- 2) Welches Timing weist das Schaltwerk auf (Mealy oder Moore)? Ist das Schaltwerk partiell definiert? Bitte begründen Sie Ihre Antwort kurz.
- 3) Welche Ausgaben  $(y_1y_0)$  erzeugt die taktsequenzielle Eingabe  $(x_1x_0)$  von 10 01 00 10 11? Starten Sie im Zustand A und geben Sie ebenfalls die Sequenz der Zustände an. Falls es ein Problem mit der Eingabesequenz geben sollte, beschreiben Sie es kurz.

TGI-2 Klausur WiSe 2020 Seite 4 von 17

- 4) Zeichnen Sie einen zum Schaltwerk äquivalenten Zustandsübergangsgraphen. Vernachlässigen Sie dabei den Zustand ERROR und alle Eingaben, die zu diesem Zustand führen. Die Zustände sollen die durch die Typendefinition in VHDL gegebenen Bezeichnungen (A, B, C und D) erhalten.
  - a) Um welchen Automatentypen handelt es sich bei Ihrem gezeichneten Zustandsübergangsgraphen? Begründen Sie Ihre Antwort kurz. Geben Sie an, warum Sie sich für diesen Automatentypen entschieden haben.
  - b) Ist der von Ihnen erstellte Automat vollständig oder partiell definiert? Begründen Sie Ihre Antwort kurz.
- 5) Geben Sie für den nachfolgenden Automaten eine Verzögerungskette mit äquivalentem Verhalten an. Ergänzen Sie zudem das Startsignal S zum Initialisieren des Verzögerungselementes des Zustands A.



6) Gegeben sei die nachfolgende Zustandsübergangs- und Ausgabetabelle eines Automaten

$(Z_1Z_0)^n$	F	olgezustar	$\operatorname{id}(Z_1Z_0)^{n+1}$	1	Ausgabe y							
		bei Eing	$abe x_1x_0$	bei Eingabe $x_1x_0$								
	00	01	10	11	00	00 01 10 11						
00	10	01	00	01	1	1	1	1				
01	01	01	01	00	1	1	1	1				
10	10	XX	00	10	0	X	0	0				
11	10	XX	00	10	0	X	0	0				

a) Bestimmen Sie  $Z_{1,\mathrm{DMF}}^{n+1}$  mithilfe des Verfahrens von Quine und McCluskey (QMC). Nutzen Sie dafür die nachfolgende Tabelle bzw. Ihr vorbereitetes Muster. Nutzen Sie die in der VL gegebene Kodierung (nicht negierte Variable – 1, Negierte Variable – 0). Markieren Sie die don't care Terme, indem Sie diese einklammern. Kennzeichnen Sie alle Primimplikanten mit einem Stern.

TGI-2 Klausur WiSe 2020 Seite 5 von 17


Klasse	Nr.		hmolzene bcd me (Nr.)	Neue Terme	Verschmolzene Terme (Nr.)	Neue Terme
K0	0	0010	0,2	00-0		•••

Beispielhaft ausgefüllte erste Zeile einer QMC-Tabelle ohne Zusammenhang mit diesem Schaltwerk

Klasse	Nr.	Minterme	Verschmolzene	Neue Terme	Verschmolzene	Neue Terme
		$Z_1Z_0X_1X_0$	Terme (Nr.)		Terme (Nr.)	


Warum ist eine Primimplikantentafel in diesem Beispiel überflüssig? Begründen Sie kurz und geben Sie  $Z_{1,\mathrm{DMF}}^{n+1}$  explizit an.

b) Bestimmen Sie nun sämtliche Formen von  $Z_{0,\text{KMF}}^{n+1}$ , indem Sie eine Minimierung mit Hilfe eines KV-Diagramms der nachfolgenden Form durchführen und anschließend alle Formen von  $Z_{0,\text{KMF}}^{n+1}$  explizit angeben.



c) Geben Sie sowohl  $y_{\rm DMF}$  als auch  $y_{\rm KMF}$  an.

7) Gegeben sei das nachfolgende Schaltwerk




- a) Um welchen Automatentypen handelt es sich. Begründen Sie Ihre Antwort kurz.
- b) Geben Sie sämtliche Ansteuergleichungen der beiden Flipflops an.
- c) Geben Sie die Zustandsübergangsfunktionen für die beiden Zustandsbits  $Z_1$  und  $Z_0$  als DNF an, indem Sie diese aus den Ansteuergleichungen sowie den charakteristischen Funktionen der Flipflops herleiten. Ist im Falle des RS-Flipflops die notwendige Nebenbedingung erfüllt? Weisen Sie Ihre Antwort nach.
- d) Liegt die von Ihnen bestimmte Zustandsübergangsfunktion des Zustandsbits  $Z_0$  als DMF vor? Begründen Sie Ihre Antwort.
- e) Geben Sie die Ausgabefunktionen des Automaten an.
- f) Nehmen Sie an, das Schaltwerk soll nun mit Hilfe von flankengesteuerten D-Flipflops realisiert werden. Wieviel D-Flipflops werden benötigt? Begründen Sie Ihre Antwort.
- g) Welche der nachfolgenden Aussagen sind für den mit Hilfe von D-Flipflops realisierten Automaten im Vergleich zur vorherigen Version wahr bzw. falsch? Bitte geben Sie die Antwort (wahr/falsch) für jede Frage explizit an. Falsche Antworten führen zu Punktabzügen, allerdings kann es keine negativen Punkte für diese Teilaufgabe geben.

	Aussage
i	Die Anzahl der Zustände ändert sich nicht.
ii	Es werden mehr Zustandsbits benötigt als zuvor.
iii	Die Ausgabefunktionen sind identisch.
iv	Das zeitliche Verhalten des Automaten ändert sich nicht.
V	Die Ausgabe des Automaten bei gleicher Eingabe ändert sich nicht.
vi	Es gibt jetzt keinen äquivalenten Mealy-Automaten mehr.

TGI-2 Klausur WiSe 2020 Seite 7 von 17

# Aufgabe 2: Einfache CPU


### (34 Punkte)



```
c<sub>5</sub> - AR <- DR
c<sub>0</sub> - PC <- 0
                                                                        c<sub>10</sub> - write DMEM
c<sub>1</sub> - PC <- PC + 1
                                    c_6 - DR \leftarrow IR(IMM)
                                                                        c<sub>11</sub> - AC <- DR
c_2 - PC \leftarrow IR(ADDR)
                                    c_7 – DR <- AC(L)
                                                                        C_{12} - AC <- AC + DR
                                                                                                            ≡ "ADD"
                                                                                                            ≡ "NEG"
c_3 - AR <- AR + 1
                                    c<sub>8</sub> - read IMEM
                                                                        c_{13} - AC <- (not DR) + 1
                                                                                                            ≡ "SWAP"
c_4 - AR < - IR(ADDR)
                                    c<sub>9</sub> - read DMEM
                                                                        C_{14} - AC <- AC(L).AC(H)
```

Hinweis: - ADDR, IMM, L, H sind Platzhalter für die tatsächlichen Registerindizierungen
- Bei den Operationen AC <- AC + DR und AC <- DR, AR <- DR werden die Registerbreiten automatisch angeglichen und die fehlenden Bereiche entsprechend mit 0 aufgefüllt, sodass der Zahlenwert der einzelnen Register erhalten bleibt

#### Steuersignale



Befehls-/Registerformate

Opcode	Befehl		Beschreibung
0	JMP	ADDR	PC = ADDR
1	ADDX	IMM	AC = AC + IMM
2	ADDI	ADDR	AC = AC + MEM[MEM[ADDR]]
3	NEG		AC = -AC
4	BRZ	ADDR	if Z=1 then PC = ADDR
5	DLOAD	ADDR	AC(H) = MEM[ADDR], AC(L) = MEM[ADDR+1]
6	DSTORE	ADDR	MEM[ADDR] = AC(H), MEM[ADDR+1] = AC(L)

**Befehlssatz** 

TGI-2 Klausur WiSe 2020 Seite 8 von 17

Gegeben sei das oben dargestellte Operationswerk (OW) mit dem Instruktionsspeicher IMEM und dem Datenspeicher DMEM, die jeweils die gleiche Anzahl an Elementen aufnehmen können. Der Adressbereich eines Befehls (ADDR) muss groß genug sein, um beide Speicher vollständig addresieren können. Das Register AC ist doppelt so groß wie das Datenregister (DR) und wird in die beiden gleich großen Bereiche High (AC(H)) und Low (AC(L)) unterteilt.

Eventuell durch die Operationen der ALU auftretenden Überläufe im AC Register sollen ignoriert werden. Die CPU stellt das Z-Flag bereit, welches angibt, ob das Ergebnis der letzten Operation eine Null (Z=1) war.

1) Ergänzen Sie im OW die fehlenden Breitenangaben der einzelnen Register indem Sie den Buchstabe in den gestrichelten Kästchen jeweils die Breite des entsprechenden Registers zuordnen. Jedes Register soll nur so breit sein, wie es notwendig ist. Sollten Sie einige Werte nicht direkt berechnen können genügt die Angabe als Potenz von 2 (beipielsweise 2² statt 4). Definieren Sie zudem die Bereiche OPCODE, ADDR, IMM, H und L.

```
A) ___ B) __ C) __ D) __ E) __ F) __ G) __
OPCODE) _:_ ADDR) _:_ IMM) _:_ H) _:_ L) _:_
```

- 2) Was ist bei der Nutzung des ADDI Befehls zu beachten?
- 3) Deklarieren Sie im nachfolgenden RT-Programm die benötigten Register und den Speicher und notieren Sie die fehlenden Indizierungen (unter Angabe der roten Buchstaben).

Implementieren Sie zudem die Befehle **DLOAD** sowie **DSTORE** unter Einhaltung des **Moore-Timings**.

Hinweis: Das Setzen von Z ist im nachfolgenden Quellcode nicht implementiert. Dennoch muss dieses Flag bei Bedarf von Ihnen genutzt werden.

```
1. -- TODO: Deklaration der Register
 2. -- TODO: Deklaration der Speicher
 3.
 4. INIT: PC <- 0;
 5. FETCH: read IMEM, PC <- PC + 1 | switch IR( a ) {
 6.
                 case 0: goto JMP
7.
                  case 1: goto ADDX
8.
                 case 2: goto ADDI
                                                                   PC <- 0
9.
                  case 3: goto NEG
                                                                C_1
                                                                    PC <- PC + 1
10.
                  case 4: goto BRZ
                                                                    PC <- IR(ADDR)
11.
                  case 5: goto DLOAD
                                                                   AR <- AR + 1
                                                                C<sub>3</sub>
12.
                 case 6: goto DSTORE
                                                                   AR <- IR(ADDR)
13.
                                                                C<sub>5</sub>
                                                                    AR <- DR
                  default: goto FETCH
                                                                    DR <- IR(IMM)
14.
                                                               \mathsf{c}_{\mathsf{6}}
              };
                                                                   DR <- AC(L)
                                                                C<sub>7</sub>
15.
                                                                    read IMEM
16. JMP:
             PC <- IR( b ) | goto FETCH;
                                                               C9
                                                                    read DMEM
17. NEG: AC <- (not AC) + 1 | goto FETCH;
                                                               c<sub>10</sub> write DMEM
18. ADDX: DR <- IR( c ) | goto ADD;
                                                                    AC <- DR
                                                               C<sub>11</sub>
19. ADDI: AR <- IR( d );</pre>
                                                                    AC <- AC + DR
                                                                C<sub>12</sub>
20.
              read DMEM;
                                                                    AC <- (not DR) + 1
                                                                C<sub>13</sub>
21.
             AR <- DR;
                                                                C_{14} AC <- AC(L).AC(H)
22.
              read DMEM;
23. ADD: AC <- AC + DR | goto FETCH;
24. BRZ: if (AC = 0) then
25.
                  PC \leftarrow IR(e)
26.
              fi | goto FETCH;
27.
28. DLOAD: -- TODO: Implementieren
29. DSTORE: -- TODO: Implementieren
```

TGI-2 Klausur WiSe 2020 Seite 10 von 17

4) Erstellen Sie ein mikroprogrammiertes Steuerwerk, welches das durch den **gegebenen** RT-Code aus Aufgabe 3) spezifizierte Verhalten realisiert. Verwenden Sie hierbei das multiple/mehrfache Befehlsformat sowie eine horizontale Kodierung der Steuersignale. **DLOAD** und **DSTORE** müssen **nicht** realisiert werden! Füllen Sie hierfür die nachfolgende Tabelle aus. Sollten Sie sich diese Tabelle im Vorfeld ausgedruckt oder händisch vorbereitet haben, verwenden Sie diese und übertragen sie alle Informationen aus der Vorlage, anderenfalls müssen Sie die Tabelle abzeichnen. Leere Felder werden hierbei als 0 interpretiert. Sie müssen also nur die 1en eintragen. Ergänzen Sie zudem den für das Mikroprogramm eventuell abzuändernden RT-Code des BRZ-Befehls. Es stehen Ihnen **ausschließlich** die nachfolgenden Condition Select Signale zur Verfügung:

Condition Select	Funktion
00	Aktionsbefehl
01	Springe zu der dekodierten Opcode-Adresse (Mapping-ROM)
10	Springe, falls <b>Z = 1</b>
11	Springe unbedingt

	Ad	ires	se		c	s		Horizontale Kodierung Multiples/Menrfaches Befehlsformat Kontrollsignale c[14:0] / Sprungadresse												RT-Code (NUR ÄNDERUNGEN ZUM URSRPÜNGLICHEN CODE EINTRAGEN)		
4	3	2	1	0	1	0	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
0	0	0	0	0																		INIT:
0	0	0	0	1																		FETCH:
0	0	0	1	0																		
0	0	0	1	1																		JMP:
0	0	1	0	0																		
0	0	1	0	1																		NEG:
0	0	1	1	0																		
0	0	1	1	1																		ADDX:
0	1	0	0	0																		
0	1	0	0	1																		ADDI:
0	1	0	1	0																		
0	1	0	1	1																		
0	1	1	0	0																		
0	1	1	0	1																		ADD:
0	1	1	1	0																		
0	1	1	1	1																		BRZ:
1	0	0	0	0																		
1	0	0	0	1																		
1	0	0	1	0																		

- 5) Geben Sie den Inhalt des Mapping ROM unter Berücksichtigung ALLER Befehle inkl. DLOAD und DSTORE an. Begründen Sie die Einsprungadressen von DLOAD und DSTORE. Sollten Sie DLOAD und DSTORE nicht realisiert haben, denken Sie sich bitte eine Zahl benötigter Takte je Befehl aus und geben diese mit an.
- 6) Geben Sie den Speicherbedarf Ihres Mikroprogramms unter der Annahme an, dass Sie alle Befehle inklusive Ihres DLOAD und DSTORE realisiert hätten. Sollten Sie DLOAD und DSTORE nicht realisiert haben, nehmen Sie bitte dieselbe Taktzahl wie in 5).

7) Betrachten Sie den gegebenen Automaten, der die Ausführungsphase eines Befehls der CPU dieser Aufgabe beschreibt. Was macht dieser Befehl? Geben Sie die Antwort in einem Satz!



8) Geben Sie beginnend ab Adresse \$000 eine Folge von Assemblerdirektiven für die hier erstellte CPU an, um in einer Schleife die Werte eines ab Adresse \$000 im Datenspeicher abgelegten Arrays der Länge 7 aufzusummieren, das Ergebnis im Datenspeicher ab Adresse \$00E abzulegen und anschließend in einer Endlosschleife zu verharren. Ihnen stehen dabei die folgenden im Datenspeicher abgelegten Hilfsvariablen zur Verfügung. Bis auf die Werte des Arrays dürfen sämtliche Speicherinhalte verändert werden. Sie dürfen alle in dieser Aufgabe realisierten Befehle verwenden.

Adresse	Wert	Erklärung
\$000 \$006		Werte des Arrays
\$00A	0	
\$00B	\$07	Länge des Arrays / Zähler
\$00C	0	
\$00D	\$00	Anfangsadresse des Arrays / Aktueller Index
\$00E	0	
\$00F	0	

Inhalt des Datenspeicher

Befehl		Beschreibung
JMP	ADDR	PC = ADDR
ADDX	IMM	AC = AC + IMM
ADDI	ADDR	AC = AC + MEM[MEM[ADDR]]
NEG		AC = -AC
BRZ	ADDR	if Z=1 then PC = ADDR
DLOAD	ADDR	AC(H) = MEM[ADDR], AC(L) = MEM[ADDR+1]
DSTORE	ADDR	MEM[ADDR] = AC(H), MEM[ADDR+1] = AC(L)

Übersicht: Befehle der CPU

# Aufgabe 3: RISC-V und EduCore-V Tiny (21 Punkte)




Abbildung 1: Schematische Darstellung des EduCore-V Tiny

3	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
						im	nm								rs1			f	unc	3			rd					O	oco	de		
	0	0	0	0	0	0	0	0	0	0	0	0	-	-	-	-	-	1	1	1	-	-	-	-	-	1	1	0	0	1	1	1

Abbildung 2: Befehlsformat des rand Befehls

ctrl_alu_src1	REG, IMM, PC, 4
ctrl_alu_src2	REG, IMM, PC, 4
ctrl_mem_cmd	WRITE_B, WRITE_H, WRITE_W, READ_B, READ_H, READ_W, READ_BU,
	READ_HU, NOP
ctrl_alu_op	NOP, OP1, OP2, ADD, SUB, OR, AND, XOR, SLL, SRL, SRA, EQ, NEQ, LT,
	GE, LTU, GEU, RAND
ctrl_rd_src	ALU_RESULT, MEM_DATA
ctrl_rd_we	false, true
ctrl_pc_src	PC_NEXT, PC_IMM, RS1_IMM
ctrl_branch	false, true

Abbildung 3: Kontrollsignale ergänzt um rand

In dieser Aufgabe sollen Sie den RV32I Basisbefehlssatz des in Abbildung 1 schematisch dargestellten EduCore-V Tiny um eine Pseudozufallsfunktion rand erweitert werden. Der Befehl rand nimmt einen Parameter entgegen und nutzt diesen als Seed. Die nächste Zufallszahl wird dann wie folgt berechnet:

$$R = (X \land (X \ll 13)) \land ((X \land (X \ll 13)) \gg 17)$$

wobei X das Eingaberegister ist und R die Ausgabe ist.

TGI-2 Klausur WiSe 2020 Seite 13 von 17

Gemäß Abbildung 2 soll der Befehl rand zu den Register-Immediate Befehlen gehören. Er bekommt den Seed der Pseudozufallsfunktion im Source-Register (rs1). Der Immediate-Bereich des Befehls wird ignoriert und ist immer auf 0 gesetzt. Die neue Zufallszahl wird ins Zielregister rd geschrieben. Der Befehl soll den opcode 1100111 erhalten. Ferner wird der func3 Teil auf 111 gesetzt.

- 1) Kann ein anderer Opcode für die Definition der rand Instruktion gewählt werden, ohne den Immediate Decoder zu verändern? Wenn ja, welcher/welche können gewählt werden? Sie können dafür Tabelle auf Seite 16 zurate ziehen.
- 2) Realisieren Sie die Berechnung der Pseudozufallszahl unter der ausschließlichen Verwendung des RV32l Basisbefehlssatzes sowie der Pseudoinstruktionen als RISC-V Assembler Programm. Laden Sie in das Register  $\times 21$  den Seed-Wert  $0\times 17107612$  und führen Sie die Berechnung gemäß der oben genannten Formel durch, wobei das Ergebnis nach der Berechnung in Register  $\times 22$  abgelegt werden soll.
- 3) Geben Sie die vom Kontrollsignalgenerator für die Realisierung des rand Befehls zu erzeugenden Kontrollsignale an, indem Sie **sämtliche** Signalwerte in der nachfolgenden Tabelle ergänzen. Orientieren Sie sich dafür an Abbildung 1 und an die in Abbildung 3 angegebenen Werte für die Kontrollsignale.

Kontrollsignal	Wert
ctrl_alu_src1	A)
ctrl_alu_src2	B)
ctrl_mem_cmd	C)
ctrl_alu_op	D)
ctrl_rd_src	E)
ctrl_rd_we	F)
ctrl_pc_src	G)
ctrl_branch	н)

4) Ergänzen Sie nun den nachfolgenden Codeausschnitt der ALU um den rand Befehl. Nutzen Sie für die case-Abfrage die Konstante CTRL\_ALU\_OP\_RAND. Für die Beschreibung der Operation brauchen Sie keine Konvertierung der Operanden angeben. Nutzen Sie außerdem folgende Operatoren "A xor B", "A sll num" und "A slr num". Sie brauchen den gegebene Quellcode nicht abzuschreiben.

Seite 14 von 17

TGI-2 Klausur WiSe 2020

```
architecture rtl of m_alu is
begin
    process(reg_op1, reg_op2, operation)
    begin
        case (operation) is
            -- ...
            when CTRL ALU OP ADD => result <= reg op1 + reg op2;
            when CTRL ALU OP SUB => result <= reg op1 - reg op2;
            when CTRL ALU OP MERGE
                 => result <= reg_op1(31 downto 16) & reg_op2(15 downto 0);
            when CTRL_ALU_OP_OR => result <= reg_op1 or reg_op2;</pre>
            when CTRL_ALU_OP_AND => result <= reg_op1 and reg_op2;</pre>
            when CTRL ALU OP XOR => result <= reg op1 xor reg op2;
-- LOESUNG BEGIN -
-- LOESUNG END -
           when others => result <= 32x"0";
        end case;
    end process;
end architecture rtl;
```

- 5) Realisieren Sie die Berechnung der Pseudozufallszahl unter Verwendung des von Ihnen erweiterten RV32I Basisbefehlssatzes der Pseudoinstruktionen als RISC-V Assembler Programm. Laden Sie in das Register  $\times 21$  den Seed-Wert  $0 \times 17107612$  und führen Sie die Berechnung gemäß der oben genannten Formel, wobei das Ergebnis nach der Berechnung in Register  $\times 22$  abgelegt werden soll. Nutzen Sie dafür explizit den von Ihnen realisierten Befehl rand. Bedenken Sie, dass der Compiler Ihren Befehl nicht kennt.
- 6) Analysieren Sie den nachfolgenden Speicherinhalt und geben Sie an, welche Befehle hier implementiert sind. Geben Sie außerdem an, welchen Wert die verwendeten Register nach Ausführung der Befehle haben, wenn sie mit Null initialisiert wurden.

Adr.	00	01	02	03	04	05	06	07
Data	93	00	F0	FF	33	B1	00	00

TGI-2 Klausur WiSe 2020 Seite 15 von 17

Format	7	5	5	3	5	7	Instruction			
U		imm*				0110111	lui	rd,	I	
U	imm*				rd	0010111	auipc	rd,	I	
J	imm*				rd	1101111	jal	rd,	I	
I	imm <sup>&gt;</sup>	rs1	000	rd	1100111	jalr	rd,	rs1,	I	
В	imm*	rs2	rs1	000	imm*	1100011	beq	rs1,	rs2,	I
В	imm*	rs2	rs1	001	imm*	1100011	bne	rs1,	rs2,	I
В	imm*	rs2	rs1	100	imm*	1100011	blt	rs1,	rs2,	I
В	imm*	rs2	rs1	101	imm*	1100011	bge	rs1,	rs2,	I
В	imm*	rs2	rs1	110	imm*	1100011	bltu	rs1,	rs2,	I
В	imm*	rs2	rs1	111	imm*	1100011	bgeu	rs1,	rs2,	I
I	imm*		rs1	000	rd	0000011	lb	rd,	I(rsi	L)
I	imm*		rs1	001	rd	0000011	lh	rd,	I(rsi	L)
I	imm*		rs1	010	rd	0000011	lw	rd,	I(rsi	L)
I		imm*		100	rd	0000011	lbu	rd,	I(rs1	L)
I	imm*		rs1	101	rd	0000011	lhu	rd,	I(rs1	L)
S	imm*	rs2	rs1	000	imm*	0100011	sb	rs2,	I(rs1	L)
S	imm*	rs2	rs1	001	imm*	0100011	sh	rs2,	I(rs1	L)
S	imm*	rs2	rs1	010	imm*	0100011	sw	rs2,	I(rsi	L)
I	imm*		rs1	000	rd	0010011	addi	rd,	rs1,	I
I	0000000	imm*	rs1	001	rd	0010011	slli	rd,	rs1,	I
I	imm*		rs1	010	rd	0010011	slti	rd,	rs1,	I
I	imm*		rs1	011	rd	0010011	sltiu	rd,	rs1,	I
I	imm*		rs1	100	rd	0010011	xori	rd,	rs1,	I
I	0000000	imm*	rs1	101	rd	0010011	srli	rd,	rs1,	I
I	0100000	imm*	rs1	101	rd	0010011	srai	rd,	rs1,	I
I	imm*		rs1	110	rd	0010011	ori	rd,	rs1,	Ι
I	imm*		rs1	111	rd	0010011	andi	rd,	rs1,	I
R	0000000	rs2	rs1	000	rd	0110011	add	rd,	rs1,	rs2
R	0100000	rs2	rs1	000	rd	0110011	sub	rd,	rs1,	rs2
R	0000000	rs2	rs1	001	rd	0110011	sll	rd,	rs1,	rs2
R	0000000	rs2	rs1	010	rd	0110011	slt	rd,	rs1,	rs2
R	0000000	rs2	rs1	011	rd	0110011	sltu	rd,	rs1,	rs2
R	0000000	rs2	rs1	100	rd	0110011	xor	rd,	rs1,	rs2
R	0000000	rs2	rs1	101	rd	0110011	srl	rd,	rs1,	rs2
R	0100000	rs2	rs1	101	rd	0110011	sra	rd,	rs1,	rs2
R	0000000	rs2	rs1	110	rd	0110011	or	rd,	rs1,	rs2
R	0000000	rs2	rs1	111	rd	0110011	and	rd,	rs1,	rs2

TGI-2 Klausur WiSe 2020 Seite 16 von 17

## Aufgabe 4: Allgemeine Fragen

(5 Punkte)

Hinweis: Eine Punktevergabe in dieser Aufgabe erfolgt nur bei angegebener Begründung.

- 1) Sind taktzustandsgesteuerte JK-Flipflops im Allgemeinen langsamer als taktzustandsgesteuerte RS-Flipflops. Begründen Sie Ihre Antwort.
- 2) Ist eine Realisierung mit RISC-V Assembler unter Verwendung von Pseudoinstruktionen im Allgemeinen schneller als eine äquivalente Realisierung mit Hilfe des Basisbefehlssatzes? Begründen Sie Ihre Antwort.
- 3) Findet man mit dem QMC-Verfahren im Allgemeinen immer genau nur eine Minimalform? Begründen Sie Ihre Antwort.
- 4) Kann man anhand der Schaltung eines Automaten immer direkt erkennen, ob es sich um einen Moore- oder Mealy-Automat handelt? Begründen Sie Ihre Antwort.
- 5) Benötig die Realisierung eines Schaltwerkes in Form einer Verzögerungskette immer mehr Flipflops als die Realisierung in Form eines Automaten, bei dem die Zustände fortlaufend binärkodiert sind und die einzelnen Zustandsbits mit Hilfe von Flipflops repräsentiert werden. Begründen Sie Ihre Antwort.

TGI-2 Klausur WiSe 2020 Seite 17 von 17