



Gowin 云源软件 用户指南

SUG100-4.4.6, 2026-06-17

版权所有 © 2026 广东高云半导体科技股份有限公司

GOWIN高云、、Gowin、GOWIN、gowin、GowinSynthesis、高云、云源、小蜜蜂以及晨熙均为广东高云半导体科技股份有限公司注册商标，本手册中提到的其他任何商标，其所有权利属其拥有者所有。未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止反言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外，高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和 / 或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，高云半导体保留修改文档中任何内容的权利，恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期	版本	说明
2021/06/17	2.5	● 更新界面截图及部分描述； ● 移除Synplify Pro相关的内容。
2021/11/02	2.6	● 更新SSPI和MSPI的复用管脚信息； ● 更新-ireg_in_iob/-oreg_in_iob/-ioreg_in_iob的描述； ● 移除MODE复用管脚的配置； ● Place & Route新增BitStream配置项：Power On Reset； ● 增加仿真文件介绍。
2022/05/20	2.7	更新Loading Rate的取值。
2022/07/28	2.8	● Place & Route新增配置选项：Route Maxfan； ● 新增Library的使用方法。
2022/10/28	2.9	● 更新配置选项power_on_reset名称； ● 新增Bitstream配置选项：Turn Off Bandgap； ● 新增DSim仿真验证云平台； ● 新增第8章附录。
2022/12/16	3.0	● 新增Device Version信息； ● Synthesize新增配置项TclPre； ● 将配置选项Background Programming的取值Internal改为GoConfig/UserLogic； ● Place & Route新增配置选项Generate Post-PnR VHDL Simulation Model File。
2023/03/31	3.1	● 将配置选项Background Programming的取值GoConfig/UserLogic分拆为GoConfig、UserLogic两个选项，并更新相关描述； ● 工具栏中增加FloorPlanner和Timing Constraints Editor； ● 新增Tcl命令-clock_route_order。
2023/04/20	3.2	● 更新Place & Route和Bitstream配置选项； ● 新增Bitstream配置选项Multi Boot和MSPI JUMP。
2023/05/25	3.3	● 新增Bitstream配置选项Enable External Master Config Clock和Enable CMSE； ● 新增配置选项Global，可设置VCCX值。
2023/06/30	3.4	综合配置选项Ram R/W Check默认值改为不勾选。
2023/08/18	3.5	● GW5A-25-MBGA121N的配置选项Use SSPI as regular IO为勾选状态且不可更改； ● GW5AT-138/GW5AST-138/GW5A-138器件的配置选项Place input register to IOB、Place output register to IOB和Place inout register to IOB的默认值改为False； ● GW5AT-138/GW5AST-138/GW5A-138器件的Place & Route新增配置选项Replicate Resources。
2023/09/28	3.6	● 更新GW5A(S)(T)-138、GW5A(R)-25 Loading Rate的取值； ● 更新配置选项CMSE； ● 更新配置选项Feature sysControl下的MSPI JUMP选项。
2023/10/31	3.7	● 更新图4-17工程文件属性对话框；

日期	版本	说明
		● 新增Tcl命令create_project和import_files。
2023/11/30	3.8	● Program Device名称更新为Programmer; ● Place & Route配置选项Place Option新增取值2; ● 更新小蜜蜂家族和晨熙家族器件的Loading Rate取值; ● 新增Tcl命令run close; ● 新增Output Base Name配置选项。
2024/02/02	3.9	● 更新GW2AN-9X、GW2AN-18X Loading Rate的取值; ● 配置选项Enable CMSE更新为Enable SEU Handler; ● 新增配置选项Constraints，可用于配置Frequency。
2024/03/29	4.0	● 新增GW5AT-60 Loading Rate的取值; ● 新增Bitstream配置选项“Enable CTP”。
2024/06/28	4.1	● 新增Tcl命令open_project; ● Place & Route下新增配置选项“VCC”; ● 新增虚拟输入输出调试工具。
2024/08/09	4.1.1	● Place & Route 配置选项 Place Option 新增取值 3; ● 更新 open_project 命令说明。
2024/10/25	4.2	● Place & Route 配置选项 Place Option 新增取值 4; ● C 版 GW1N-2/GW1NR-2/GW1N-1P5 的配置选项 Background Programming 新增取值“GoConfig Mode1”; ● Place & Route 下新增配置选项“Incremental PnR”。
2024/12/31	4.3	● Hierarchy 层级显示窗口增加搜索功能; ● 新增眼图分析工具 GoBert。
2025/02/28	4.4	● BitStream 配置选项中 SPI Flash 地址访问模式 Normal 改为 Single。
2025/04/30	4.4.1	● 界面新增夜间模式配置; ● 器件选择窗口中新增搜索功能。
2025/06/27	4.4.2	新增配置选项和 Tcl 命令用于指定 csr 文件。
2025/08/29	4.4.3	● 更新 3.6.1 右键菜单章节中 Hierarchy 窗口 module 处的右键菜单选项; ● 4.4.3 Synthesize 章节中 Place & Route 下新增配置选项“SerDes Retiming”; ● 移除 Tcl 命令介绍章节。
2025/12/31	4.4.4	● 更新 7.1 功能仿真文件和 7.2 时序仿真文件章节描述; ● 更新 GW5A(S)(T)-138/GW5AT-75 器件“Print BSRAM Initial Value”功能; ● 更新存储器初始化文件编辑器和 User Flash 初始化文件编辑器的批量数据填充功能; ● “Place & Route”新增配置选项“Co-Place IO Registers”。
2026/03/09	4.4.5	● 更新 7.1 功能仿真文件章节描述，新增 prim_syn.vhd/prim_syn_a.vhd; ● 4.3.3 编辑工程配置章节中新增表 4-2 各器件支持生成 IBIS 条件; ● 新增 GW3A-20 器件。

日期	版本	说明
2026/06/17	4.4.6	● 4.3.2 编辑工程文件章节新增文件加密功能描述； ● 更新 “Background Programming” 的设置； ● 更新 IBIS 文件支持器件列表； ● 更新 “Synthesize” 配置选项描述。

目录

目录	i
图目录	iv
表目录	vii
1 关于本手册	1
1.1 手册内容	1
1.2 相关文档	1
1.3 术语、缩略语	2
1.4 技术支持与反馈	2
2 云源概述	3
2.1 简介	3
2.2 芯片支持	4
2.3 云源的安装与启动	4
3 云源用户界面	6
3.1 标题栏	7
3.2 菜单栏	7
3.2.1 File 菜单栏	7
3.2.2 Edit 菜单栏	7
3.2.3 Project 菜单栏	8
3.2.4 Tools 菜单栏	8
3.2.5 Window 菜单栏	9
3.2.6 Help 菜单栏	9
3.3 工具栏	10
3.4 工程管理区（Design）	11
3.5 过程管理区（Process）	11
3.6 设计层级显示区（Hierarchy）	11
3.6.1 右键菜单	11
3.6.2 资源显示	12
3.6.3 文件加密	13

3.6.4 搜索功能	15
3.7 源文件编辑区	16
3.8 信息输出区	17
4 云源使用	20
4.1 新建工程	20
4.2 打开工程	23
4.3 编辑工程	24
4.3.1 编辑工程器件	24
4.3.2 编辑工程文件	25
4.3.3 编辑工程配置	31
4.4 管理工程过程	52
4.4.1 Design Summary	53
4.4.2 User Constraints	53
4.4.3 Synthesize	54
4.4.4 Place & Route	55
4.4.5 Programmer	56
4.5 工程存档及恢复	57
4.5.1 工程存档	57
4.5.2 恢复存档工程	58
4.6 退出软件	58
5 云源集成工具	60
5.1 物理约束编辑器	60
5.2 时序约束编辑器	62
5.3 IP Core 生成器	62
5.4 在线逻辑分析仪	64
5.5 功耗分析工具	66
5.6 存储器初始化文件编辑器	67
5.7 User Flash 初始化文件编辑器	69
5.7.1 二进制格式 (Bin File)	69
5.7.2 十六进制格式 (Hex File)	70
5.8 原理图查看器	72
5.9 虚拟输入输出调试工具	73
5.10 眼图分析工具 GoBert	74
6 云源输出文件	76
6.1 综合报告	76
6.2 布局布线报告	77

6.3 端口属性报告	78
6.4 时序报告	79
6.5 功耗分析报告	79
7 仿真文件.....	81
7.1 功能仿真文件	81
7.2 时序仿真文件	82
8 附录.....	83
8.1 文件说明	83
8.2 文件和文件夹命名规则.....	84
8.3 安全声明	84

图目录

图 3-1 软件用户界面	6
图 3-2 Hierarchy 窗口右键菜单显示	12
图 3-3 Hierarchy 窗口资源信息显示	13
图 3-4 Pack User Design 对话框	13
图 3-5 Pack User Design 对话框打印信息	14
图 3-6 Pack User Design 对话框提取错误信息	15
图 3-7 Hierarchy 窗口搜索功能	16
图 3-8 Find & Replace 对话框	17
图 3-9 Search Result 窗口	17
图 3-10 信息输出窗口	18
图 3-11 Tcl 编辑窗口	19
图 4-1 新建工程	20
图 4-2 新建工程向导	21
图 4-3 设置 FPGA 器件信息	22
图 4-4 工程信息	22
图 4-5 打开文件	23
图 4-6 工程文件窗口	24
图 4-7 工程配置芯片型号	25
图 4-8 芯片 Date Code 位置示意图	25
图 4-9 新建文件对话框	26
图 4-10 新建 Verilog File 对话框	26
图 4-11 新建配置文件对话框	27
图 4-12 GPA 配置文件窗口	27
图 4-13 Design 窗口右键菜单	28
图 4-14 工程文件编辑菜单	28
图 4-15 外部编辑器	29
图 4-16 Save Modified Files 对话框	29
图 4-17 工程文件属性对话框	30
图 4-18 工程文件加密对话框	31

图 4-19 工程配置选项对话框	32
图 4-20 General 配置选项	32
图 4-21 Frequency(MHz)配置选项	33
图 4-22 GowinSynthesis General 参数配置项	33
图 4-23 GowinSynthesis Optimization Options 参数配置项	34
图 4-24 配置布局布线选项	36
图 4-25 配置 Voltage 选项	38
图 4-26 配置布局选项	38
图 4-27 配置布线选项	39
图 4-28 配置复用管脚选项	40
图 4-29 Unused Pin 选项	41
图 4-30 Incremental PnR 选项	42
图 4-31 配置 BitStream General 选项	43
图 4-32 配置 sysControl 选项	45
图 4-33 Background Programming 设为 I2C	48
图 4-34 HOTBOOT 选项	48
图 4-35 Frequency Divider 选项	49
图 4-36 Enable SEU Handler 选项	50
图 4-37 Enable Error Injection 选项	50
图 4-38 小蜜蜂家族/Arora I/Arora II 器件配置 Feature sysControl 选项	51
图 4-39 Arora V 和 Arora III 器件配置 Feature sysControl 选项	51
图 4-40 工程 Process 窗口	53
图 4-41 工程信息显示	53
图 4-42 右击 Synthesize	55
图 4-43 Programmer 界面	56
图 4-44 工程存档对话框	58
图 4-45 恢复存档工程对话框	58
图 5-1 Chip Array 窗口	61
图 5-2 Package View 窗口	61
图 5-3 创建时序约束界面	62
图 5-4 IP Core Generator 窗口	63
图 5-5 GAO 配置文件窗口	65
图 5-6 GAO 界面	65
图 5-7 GPA 配置文件窗口	66
图 5-8 初始化文件新建 New 对话框	68
图 5-9 初始化文件新建 New File 对话框	68
图 5-10 初始化文件配置窗口	68

图 5-11 列数配置	69
图 5-12 批量设置	69
图 5-13 批量填充重复数据序列或递增/递减数据	69
图 5-14 初始化文件新建 New 对话框	71
图 5-15 初始化文件新建 New File 对话框	71
图 5-16 初始化文件配置窗口	71
图 5-17 批量设置	72
图 5-18 RTL Design Viewer 窗口	73
图 5-19 Post-Synthesis Netlist Viewer 窗口	73
图 5-20 GVIO 配置文件窗口	74
图 5-21 GoBert 窗口	75
图 6-1 GowinSynthesis 综合报告	76
图 6-2 Place & Route Report	77
图 6-3 Ports & Pins Report.....	78
图 6-4 时序报告内容	79
图 6-5 功耗分析报告	80

表目录

表 1-1 术语、缩略语	2
表 3-1 常见 Warning 和 Error 信息	18
表 4-1 PnR 配置选项含义描述	35
表 4-2 各器件支持生成 IBIS 条件	36
表 4-3 BitStream 配选项含义描述	43
表 4-4 Loading Rate 值	46
表 4-5 Background Programming 取值	48
表 4-6 Multi Boot 子配置项	52
表 4-7 MSPI JUMP 子配置项	52
表 7-1 原语仿真库文件所在安装目录	81
表 8-1 源文件	83
表 8-2 执行文件	84

1 关于本手册

1.1 手册内容

本手册主要描述高云半导体云源软件（以下简称云源）的安装及操作，旨在帮助用户快速熟悉云源的使用流程，提高设计效率。本手册中的软件界面截图参考的是 V1.9.12.03 版本，因软件版本升级，部分信息可能会略有差异，具体以用户软件版本的信息为准。

1.2 相关文档

通过登录高云半导体网站 www.gowinsemi.com.cn 可下载、查看以下相关文档：

- [SUG940, Gowin 设计时序约束指南](#)
- [SUG935, Gowin 设计物理约束指南](#)
- [SUG114, Gowin 在线逻辑分析仪用户指南](#)
- [SUG282, Gowin 功耗分析工具用户指南](#)
- [SUG502, Gowin Programmer 用户指南](#)
- [UG285, Gowin 存储器（BSRAM & SSRAM）用户指南](#)
- [SUG283, Gowin 原语用户指南](#)
- [UG286, Gowin 时钟资源（Clock）用户指南](#)
- [UG287, Gowin 数字信号处理（DSP）模块用户指南](#)
- [UG289, Gowin 可编程通用管脚（GPIO）用户指南](#)
- [UG295, Gowin 闪存资源（User Flash）用户指南](#)
- [UG299, Arora V 模拟数字转换器（ADC）用户指南](#)
- [UG306, Arora V 时钟资源（Clock）用户指南](#)
- [UG305, Arora V 数字信号处理（DSP）模块用户指南](#)
- [UG304, Arora V 可编程通用管脚（GPIO）用户指南](#)
- [UG300, Arora V 存储器（BSRAM & SSRAM）用户指南](#)

- [SUG1018, Arora V设计物理约束用户指南](#)
- [SUG1189, Gowin 虚拟输入输出调试工具用户指南](#)
- [SUG1198, Gowin GoBert 工具用户指南](#)

1.3 术语、缩略语

本手册中的相关术语、缩略语及相关释义如表 1-1 所示。

表 1-1 术语、缩略语

术语、缩略语	全称	含义
CRC	Cyclic Redundancy Check	循环冗余校验
FloorPlanner	FloorPlanner	物理约束编辑器
FPGA	Field Programmable Gate Array	现场可编程门阵列
GAO	Gowin Analyzer Oscilloscope	在线逻辑分析仪
GowinSynthesis	GowinSynthesis	高云半导体综合工具
GPA	Gowin Power Analyzer	功耗分析工具
GVIO	Gowin Virtual Input/Output	虚拟输入输出
IP Core	Intellectual Property Core	知识产权核
PCIe	Peripheral Component Interconnect Express	高速外设组件互连总线
PnR	Place & Route	布局布线
Schematic Viewer	Schematic Viewer	HDL原理图查看器
SEU Handler	Single-Event Upsets Handler	单粒子翻转处理模块
Tcl	Tool Command Language	工具命令语言
Timing Constraints Editor	Timing Constraints Editor	时序约束编辑器

1.4 技术支持与反馈

高云半导体提供全方位技术支持，在使用过程中如有任何疑问或建议，可直接与公司联系：

网址：www.gowinsemi.com.cn

E-mail：support@gowinsemi.com

Tel: +86 755 8262 0391

2 云源概述

2.1 简介

云源设计系统是专为高云半导体 **FPGA** 芯片而配套的集成电路设计与实现工具。云源系统针对高云 **FPGA** 芯片构架的低功耗、低成本特点进行了全面的优化设计，覆盖了从 **RTL** 电路功能描述到生成 **FPGA** 码流文件的完整流程，包括了优化设计、自动设计、图形交互设计等功能，具有性能优越、容易使用等特点。

云源设计系统主要功能：

- 软件系统支持高云 **FPGA** 芯片所有功能，覆盖从 **RTL** 电路功能描述到生成 **FPGA** 码流文件的完整设计流程
- 综合优化工具 **GowinSynthesis** 支持高性能的逻辑设计和综合
- 自动设计和交互式图形设计并用
- 支持 Centos6.8/7.0/7.3/7.5/8.2(64 bits)、Ubuntu18.04/20.04LTS、Win7/8/10/11(32 bits/64 bits)、Win XP (32 bits)系统
- 支持 **VHDL**、**Verilog HDL** 和 **SystemVerilog** 语言
- 支持高云产品优化的芯片架构
- 具有独创的快速、高性能算法的布局和布线系统
- 精确的时序分析和时序报告
- 时钟分析和控制保证了更好的时序性能
- 支持各种时序约束和物理约束
- 支持实时监测硬件电路信号并加以存储，同时以时序波形图直观显示
- 资源共享技术可提高芯片利用率、降低成本

云源设计系统主要特点：

- 一体化设计
 - 设计可分阶段完成，也可一揽子自动完成
 - 可选择命令行模式或图形交互模式完成设计

- 利用脚本设计，可灵活地设计任何单一模块而不影响一体化设计全程
- 优化设计
 - 网表优化设计
 - 快速时序优化分析和设计
 - 资源分析和优化
- 分层设计和分析
 - 支持分层网表结构输入和输出
 - 同时支持扁平化网表结构输入和输出
 - 分层图形显示、追踪、分析网表
- 方便灵活的交互图形设计
 - 用户界面简单清晰
 - 包含项目、设计模块、工具和输出部分
 - 设计约束输入、选择和更新
 - 快速时序分析和报告
 - 按键逻辑可视化设计

2.2 芯片支持

云源目前支持小蜜蜂家族芯片和 **Arora** 家族芯片，具体的芯片类型、芯片主要资源及封装方式等详见高云官方网站介绍。

- [小蜜蜂家族芯片](#)
- [Arora II 芯片](#)
- [Arora III 芯片](#)
- [Arora V 芯片](#)

注！

软件版本不同，支持的芯片可能会略有差异，具体信息请参考所使用的软件版本。

2.3 云源的安装与启动

云源在 **Windows** 系统下的安装方式一致，双击云源安装包，根据提示进行安装，安装结束后会默认在 **PC** 桌面创建快捷方式。云源在 **Linux** 系统下解压安装包文件夹即可完成软件安装。

软件安装完成后在第一次启动时需要先对 **License** 进行配置，软件 **License** 是一种格式合同，由高云半导体与用户签订，用以规定和限制软件用户使用软件的权利，以及高云半导体应尽的义务。


注！

云源软件的安装路径不支持含有中文的路径，云源软件详细的安装与启动指南请参考 [SUG501, Gowin 云源软件快速安装启动指南](#)。

3 云源用户界面

云源用户界面如图 3-1 所示，主要分为标题栏、菜单栏、工具栏、工程管理区（Design）、过程管理区（Process）、源文件编辑区、设计层级显示区（Hierarchy）、信息输出区和 Tcl 命令编辑区。

图 3-1 软件用户界面



① 标题栏

② 菜单栏

③ 工具栏

④ 工程管理区

- | | |
|-------------|---------|
| ⑤ 源文件编辑区 | ⑥ 过程管理区 |
| ⑦ 设计层级显示区 | ⑧ 信息输出区 |
| ⑨ Tcl 命令编辑区 | |

3.1 标题栏

主要显示云源软件名称和当前打开的文件名称。

3.2 菜单栏

主要提供一些常用菜单以及工程所需的启动工具，包括 File、Edit、Project、Tools、Window 和 Help 选项，详情如下：

3.2.1 File 菜单栏

- Open Example Project...: 打开示例工程
- New... (Ctrl+N): 新建
- Open... (Ctrl+O): 打开
- Save (Ctrl+S): 保存
- Save As...: 另存为
- Save All (Ctrl+Shift+S): 保存所有文档
- Close: 关闭
- Close All: 关闭所有打开的文档
- Close Project: 关闭当前工程
- Print Preview...: 打印预览
- Print... (Ctrl+P): 打印
- Recent Files: 最近打开的文件，可以重新选择打开
- Recent Projects: 最近打开过的工程，可以重新选择打开
- Exit: 软件退出

3.2.2 Edit 菜单栏

- Undo (Ctrl+Z): 撤销
- Redo (Ctrl+Y): 重做
- Cut (Ctrl+X): 剪切
- Copy (Ctrl+C): 复制
- Paste (Ctrl+V): 粘贴
- Select All (Ctrl+A): 选择全部
- Find & Replace (Ctrl+F): 查找替换关键词
- Toggle Comment Selection (Ctrl+I): 对所选内容添加注释

- **Increase Indent (Tab):** 增加缩进
- **Decrease Indent (Shift+Tab):** 减少缩进
- **Macros:** 宏, 该选项下包含三个子选项:
 - **Start Record**, 单击 **Start Record** 后, IDE 中对可编辑文件进行的编辑操作会被录制下来;
 - **Stop Recording**, 停止录制;
 - **Play Macro (Alt+R)**, 单击 **Play Macro** 会对可编辑文件执行所录制的操作。

3.2.3 Project 菜单栏

- **Archive Project:** 工程存档
- **Restore Archived Project:** 恢复存档工程
- **Set Device:** 设置当前工程的器件信息
- **Configuration:** 打开配置窗口
- **Design Summary:** 显示当前工程的具体信息

3.2.4 Tools 菜单栏

- **Start Page:** 开始页, 包含四部分内容, 即 **Recent Projects**、**Quick Start**、**Tools** 和 **User Manuals**.
 - **Recent Projects:** 最近打开过的工程列表, 最多会保留 10 个工程;
 - **Quick Start** 包含三项: **New Project...** (新建工程)、**Open Project...** (打开工程)、**Open Example Project...** (打开示例工程);
 - **Tools** 包含三项: **FloorPlanner** (启动物理约束编辑器)、**Timing Constraints Editor** (启动时序约束编辑器)、**Programmer** (启动编程器);
 - **User Manuals** 包含三项: **Manual for LittleBee** (小蜜蜂家族用户手册)、**Manual for Arora** (晨熙家族用户手册)、**Manual for Arora V** (Arora V 用户手册)。
- **Gowin Analyzer Oscilloscope:** 高云在线逻辑分析仪
- **Schematic Viewer:** HDL 设计原理图查看器
- **IP Core Generator:** IP Core 生成器
- **Programmer:** 编程器
- **FloorPlanner:** 物理约束编辑器
- **Timing Constraints Editor:** 时序约束编辑器

- DSim: 仿真验证云平台
- GoBert: SerDes 分析工具
- Options: 包含三个选项: Environment、Text Editor、External Editor
 - Environment: 设置 IDE 参数, 包括显示模式 (Theme)、语言 (Language)、工具栏图标大小 (Toolbar Icon Size) 以及默认新建工程的路径。显示模式 (Theme) 有两个可配置项, 传统模式 (Classic) 和夜间模式 (Dark)。设置显示模式和语言后需要重新启动 IDE 后设置才会生效;
 - Text Editor: 设置文本编辑器属性, 包括字体、字号、配色方案、是否显示行号、是否可视化空白符、是否高亮显示当前行、是否高亮显示匹配的括号;
 - External Editor: 设置第三方文本编辑器, 可以选择是否始终使用第三方编辑器打开设计文件。

3.2.5 Window 菜单栏

- Full Screen (F11): 对 IDE 界面进行全屏显示
- Tile: 平铺显示
- Cascade: 覆盖显示
- Reset Layout: 恢复初始设置
- Panels: 对界面中各区域显示模块的选择, 当打开工程后, 该选项下共有五个子选项:

Design (工程管理区)、Hierarchy (设计层级显示区)、Process (过程管理区)、Message (输出信息分类汇总区)、Console (全部输出信息显示区)
- Start Page: 在源文件编辑区显示开始页
- Design Summary: 在源文件编辑区显示 Design Summary 页, 页面包含 General 和 Target Device 两项内容, 详细介绍如下:
 - General: 工程概述信息, 包括工程路径信息和所使用的综合工具;
 - Target Device: 工程器件信息, 包括器件版本、封装信息、速度等级和内核电压。

3.2.6 Help 菜单栏

- View Help: 查看软件编译过程中的输出信息帮助文档
- Contact Us: 官网联系我们地址
- Manage License...: 许可证管理, 详细的许可证配置管理方法请参考 [SUG501, Gowin 云源软件快速安装启动指南](#)
- About...: 软件版本信息

3.3 工具栏

提供一些常用功能的快速访问入口，从左至右依次为：

- “” (Ctrl+N)：新建文件或工程 (New File or Project)
- “” (Ctrl+O)：打开文件或工程 (Open File or Project)
- “” (Ctrl+S)：保存文件 (Save)
- “” (Ctrl+Shift+S)：一键保存所有被打开编辑过的文件 (Save All)
- “” (Ctrl+P)：打印 (Print)
- “” (Ctrl+Z)：撤销 (Undo)
- “” (Ctrl+Y)：重做 (Redo)
- “” (Ctrl+X)：剪切 (Cut)
- “” (Ctrl+C)：复制 (Copy)
- “” (Ctrl+V)：粘贴 (Paste)
- “” (Ctrl+F)：查找 (Find)
- “”：启动在线逻辑分析仪 (Gowin Analyzer Oscilloscope)，相关文档见 [SUG114, Gowin 在线逻辑分析仪用户指南](#)。
- “”：启动 IP Core 生成器 (IP Core Generator)
- “”：启动编程器 (Programmer)，相关文档见 [SUG502, Gowin Programmer 用户指南](#)。
- “”：启动 DSim 仿真验证云平台
- “”：启动眼图分析工具
- “”：启动物理约束编辑器 (FloorPlanner)，相关文档见 [SUG935, Gowin 设计物理约束指南](#)。
- “”：启动时序约束编辑器 (Timing Constraints Editor)，相关文档见 [SUG940, Gowin 设计时序约束指南](#)。
- “”：执行综合 (Run Synthesis)
- “”：执行布局布线 (Run Place & Route)
- “”：执行综合、布局布线 (Run All)

3.4 工程管理区 (Design)

提供工程及其相关文件的管理和显示功能，显示或编辑工程所用器件信息、用户设计文件、用户设计约束文件以及配置文件等。

3.5 过程管理区 (Process)

提供用户 FPGA 设计流程，包括综合 (Synthesize)、布局布线 (Place & Route) 以及编程器件 (Programmer)，同时可双击启动时序约束和物理约束工具进行约束文件编辑。

3.6 设计层级显示区 (Hierarchy)

加载设计文件后，软件会先对设计文件进行解析，Hierarchy 窗口会显示当前工程的设计层级关系。通过 Hierarchy 窗口可以定位某个 module 的定义以及实例化在设计文件中的位置，还可以将某个 module 设为 top module。在 Hierarchy 窗口中，Unit 列显示设计文件的 module 层级结构，Files 列显示 module 定义所在的文件。另外，可以在 Hierarchy 窗口中对工程设计文件进行搜索，可以按 module name 进行搜索，也可以按 file name 搜索。目前 Hierarchy 已支持对 Verilog 语言、VHDL 语言以及 SystemVerilog 语言的解析。


3.6.1 右键菜单

Hierarchy 窗口中 module 处的右键菜单中目前已支持的功能：

- **Goto Module Instantiation:** 跳转到该 module 在源文件中的实例化位置，默认用云源自带的编辑器打开。如果在菜单栏 Tools > Options > External Editor 中配置了第三方编辑器且勾选了 “Always Use External Editor”，Goto Module Instantiation 会默认用第三方编辑器打开源文件；
- **Goto Module Instantiation With...:** 跳转到该 module 在源文件中的实例化位置，在右键菜单中提供已设置的第三方编辑器和 “Add External Editor”，如图 3-2 所示。如果选择 “Add External Editor”，则弹出 “External Editor” 的 Options 选项对话框，可以对第三方编辑器进行设置；
- **Goto Module Definition:** 跳转到该 module 在源文件中的定义位置，默认用云源自带的编辑器打开。如果在菜单栏 Tools > Options > External Editor 中配置了第三方编辑器且勾选了 “Always Use External Editor”，Goto Module Definition 会默认用第三方编辑器打开源文件；
- **Goto Module Definition With...:** 跳转到该 module 在源文件中的定义位置，在右键菜单中提供已设置的第三方编辑器和 “Add External Editor”，如图 3-2 所示。如果选择 “Add External Editor”，则弹出 “External Editor” 的 Options 选项对话框，可以对第三方编辑器进行设置；
- **Open Terminal Here:** 打开命令行运行窗口；

- **Open Containing Folder:** 打开文件所在的文件夹;
- **Enable:** 使能工程文件;
- **Disable:** 禁用工程文件;
- **Pack User Design:** 加密用户设计, 可对该 module 及其子 module 进行加密;
- **Set As Top Module:** 将该 module 设为 top module, 被设置为 top 的 module 会添加标记 “”, 表明当前 module 是 top module, 且原有的 hierarchy 层级结构不变;
- **Clear Top Module:** 清除该 module 的 top module 设置。

图 3-2 Hierarchy 窗口右键菜单显示



如果对工程文件进行 hierarchy 解析时存在 error 信息, 在 Hierarchy 窗口右上方会显示红色字体标识的 “RTL Analysis Error” 提示, 单击该提示会弹出提示框, 提示框内为具体的 Error 信息。

3.6.2 资源显示

综合完成后 Hierarchy 窗口会自动显示当前工程设计中的资源信息, 如图 3-3 所示。如果设计中 module 的定义为加密模块, 则不会显示它的资源信息, 该加密模块的资源信息会被统计到其上层模块中。每个 module 使用的各类资源会显示两个数据, 如图 3-3 中 module alttop 的 LUT 资源数据 2827 (6), 其中, 6 为该 module 自身所使用的 LUT 个数, 2827 为该 module 及其子 module 所使用的 LUT 的总数。

图 3-3 Hierarchy 窗口资源信息显示

Hierarchy						
Update						
Unit	File	Register	LUT	ALU	BSRAM	SSRAM
▼ alttop	src\alttop.v	1804(0)	2827(6)	474(0)	9(0)	0 (0)
txuart(rcvuart)	src\txuart.v	80(80)	93(93)	27(27)	0 (0)	0 (0)
txuart(tcvtuart)	src\txuart.v	43(43)	84(84)	0 (0)	0 (0)	0 (0)
▼ altbustmaster(slavedbus)	src\altbustmaster.v	1681(76)	2644(161)	447(0)	9(0)	0 (0)
deppbyte(deppdrive)	src\deppbyte.v	51(51)	10(10)	0 (0)	0 (0)	0 (0)
> wbusubus(bus_driver)	src\wbusubus.v	660(20)	1017(11)	186(18)	6(0)	0 (0)
icontrol(pic)	src\icontrol.v	27(27)	34(34)	0 (0)	0 (0)	0 (0)
ziptimer(zipt_a)	src\ziptimer.v	65(65)	116(116)	0 (0)	0 (0)	0 (0)
ziptimer(zipt_b)	src\ziptimer.v	33(33)	84(84)	0 (0)	0 (0)	0 (0)
rtclight(thetime)	src\rtclight.v	153(153)	145(145)	90(90)	0 (0)	0 (0)
wbpwmaudio(theaudio)	src\wbpwmaudio.v	66(66)	11(11)	44(44)	0 (0)	0 (0)
spio(thespio)	src\spio.v	22(22)	11(11)	0 (0)	0 (0)	0 (0)
wbgpio(thegpio)	src\wbgpio.v	49(49)	17(17)	16(16)	0 (0)	0 (0)
▼ wbpspiflashp(flashmem)	src\wbpspiflashp.v	272(156)	760(572)	30(24)	0 (0)	0 (0)
llqspi(lldriver)	src\llqspi.v	116(116)	188(188)	6(6)	0 (0)	0 (0)
▼ wbcap6(fpga_cfg)	src\wbicap6.v	107(68)	195(150)	15(15)	1(0)	0 (0)
wbicap6simple(spartanfg)	src\wbicap6simple_G.v	39(39)	45(45)	0 (0)	1(1)	0 (0)
wbscope(wbcfgscope)	src\wbscope.v	100(100)	83(83)	66(66)	2(2)	0 (0)
Process	Hierarchy					

3.6.3 文件加密

在打开工程的情况下，当用户需要对 FPGA 设计中全部源文件或者部分源文件进行加密操作时，可以在 Hierarchy 窗口中右击所要加密的 module，通过右键菜单中的“Pack User Design”生成综合后的加密文件。“Pack User Design”对话框如图 3-4 所示。

图 3-4 Pack User Design 对话框

Pack User Design

Create In: D:\user-bak\Users\root\Desktop\8bit_counter\src\counter1_pack

Synthesis Tool: GowinSynthesis Language: Verilog

Target Top Module: counter1

Source Files

Add File Remove File

D:\user-bak\Users\root\Desktop\8bit_counter\src\counter1.v

Output

Pack Stop

Pack User Design 对话框各项配置含义如下:

- **Create In:** 生成加密文件的目标路径，仅支持绝对路径的形式，默认为

工程路径\src\<topmodule_name>_pack;

- **Synthesis Tool:** 选择综合工具，仅支持 GowinSynthesis;
- **Language:** 选择硬件语言，下拉列表支持 Verilog 和 VHDL，默认选择 Verilog;
- **Target Top Module:** 想要进行加密的 top module。默认为在 Hierarchy 窗口选择的 module，允许用户进行修改;
- **Source Files:** 列出 Hierarchy 窗口选择的 module 及其 sub module 所在的源文件;
- **Add File:** 添加待加密的设计文件;
- **Remove File:** 移除无需加密的设计文件;
- **Output 窗口:** 执行信息窗口;
- **Pack:** 执行加密;
- **Stop:** 终止加密。

开始加密及加密成功后会在 **Output** 窗口打印相关信息，如图 3-5 所示。加密过程中如果有 **error** 信息，会把 **error** 信息显示到 **Output** 窗口，同时会打印加密失败的信息，如图 3-6 所示。

图 3-5 Pack User Design 对话框打印信息





图 3-6 Pack User Design 对话框提取错误信息



加密完成后会在目标路径下生成两个文件，如果 Language 选择的是 Verilog，则生成的文件为<topmodule_name>_gowin.vp 和 <topmodule_name>_sim.v，如果 Language 选择的是 VHDL，则生成的文件为<topmodule_name>_gowin.vhdp 和<topmodule_name>_sim.v。<topmodule_name>_gowin.vp 和<topmodule_name>_gowin.vhdp 是用于保密的加密文件，可以提供给他人使用。<topmodule_name>_sim.v 是打平的综合后明文网表文件，可以用于加密模块的功能仿真。


注！

如果工程中有多个 module 都实例化了同一个 sub module，分别 pack 这几个 module 后生成的文件中都会有该 sub module 的定义，如果将生成的这几个文件用于同一个工程，会报出 sub module 被重复定义的错误，该使用方式需要规避。

3.6.4 搜索功能

在打开工程且工程设计文件较多的情况下，单击 Hierarchy 窗口中的搜索图标可以按照 module name 或者 file name 进行搜索。搜索时有多种选项可供选择，如使用通配符、精准匹配等，对话框如图 3-7 所示。

图 3-7 Hierarchy 窗口搜索功能



3.7 源文件编辑区

提供基本的文件编辑、查看及选中关键词高亮功能。

新建或打开的文件、综合后生成的文件以及 **Place & Route** 后生成的文件均可显示在文本编辑区，另外“**Start Page**”及工程的“**Design Summary**”同样会显示在文本编辑区。

如文件显示在文本编辑区内，在外部对文件进行了修改操作，则在文本编辑区内会弹出“**File Changed**”提示，选择“**Reload**”则会重新加载该文件。

单击“**File**”菜单栏中“**Close**”选项或文本编辑区当前显示文件名右侧“”，会关闭文本编辑区内当前显示的文件。

单击“**File**”菜单栏中“**Close All**”选项，则会关闭文本编辑区内显示的所有文件。

打开某个文件后，可以通过快捷键 **Ctrl+F** 或单击工具栏中的 **Find & Replace** 来打开“**Find & Replace**”对话框。对话框中的 **Find All** 选项可以选择三个查找范围：**Current File**、**Open Files** 以及 **Current Project**，如图 3-8 所示。单击 **Find All** 后，软件下方会弹出“**Search Result**”窗口，搜索内容会高亮显示，匹配结果的总数会显示在首行的行尾处，如图 3-9 所示。

图 3-8 Find & Replace 对话框





图 3-9 Search Result 窗口




3.8 信息输出区

显示软件在运行过程中的处理信息，可手动切换标签页查看不同类型的输出信息：

- 全部信息（Console 窗口），包括 Tcl 命令窗口、警告信息、错误信息等；
- 信息汇总（Message 窗口），包括 Note 信息、警告信息、错误信息。

在 Console 窗口右击选择“Clear”，可清空所有页的信息。Message 窗口包含 Note、Warning 和 Error 三个子选项，可控制 Message 窗口只显示 Note 信息、Warning 信息或 Error 信息，每个子选项会在相关的信息页标签处记录出现信息的个数，如图 3-10 所示。在 Message 窗口右击选择“Clear”，可清空当前页面的信息。

图 3-10 信息输出窗口




选中 PnR 报出的某条 Error 或 Warning 信息后右击选择“Help”，或者按快捷键“F1”，会弹出该条 Error 或 Warning 的“GOWIN Help”帮助文档，文档中会详细描述该条 Error 或 Warning 的帮助信息。一些常见的 Warning 或 Error 信息如表 3-1 所示，详细的帮助文档可通过菜单栏 Help > View Help 查看，该帮助文档支持中英文显示。

表 3-1 常见 Warning 和 Error 信息

名称	代码	描述
Warning	WARN (PA1002): <file>:<line> Invalid parameterized value <value>(<parameter>) specified for instance <instanceName>	指定位置处的器件设置了错误的参数值。
	WARN (PA1008): <file>:<line> Object <name> is already defined	存在连线或接口的重复定义。
	WARN (PA1001) : Dangling net <netName>(source:<instanceName>) in module <moduleName> has no destination	指定模块中的连线没有连接目标。
	WARN (CT1098) : <file>:<line> Group name <name> is already defined	约束文件中存在约束组的重复定义。
	WARN (CT1101) : <file>:<line> Location column <number> is out of chip range(<maxColumn>)	约束位置信息中的列超出了芯片的范围。
Error	ERROR (PA2000): <file>:<line> Syntax error near token <name>	指定位置处存在语法错误。
	ERROR (PA2001): <file>:<line> Module <moduleName> is already defined	存在模块的重复定义。
	ERROR (PA2017): The number(<value>) of <instType> in the design exceeds the resource limit(<maxValue>) of current device	设计文件中模块的数量超出了该器件的总数。
	ERROR (PA2025): No <instType> resource in current device	设计文件中含有本芯片不支持的器件资源。
	ERROR (PA2054): <file>:<line> <name> is already declared	设计文件中存在器件名称重复。

在 Console 信息输出窗口的最下方是 Tcl 命令编辑窗口，可以在窗口中输入 Tcl 命令后通过回车键来执行相关命令，如图 3-11 所示。详细的 Tcl 命令使用方法见文档 [SUG1220, Gowin 云源软件 Tcl 命令用户指南](#)。

图 3-11 Tcl 编辑窗口



4 云源使用


云源支持界面模式和命令行模式运行，命令行模式的使用方法可参考文档 [SUG1220, Gowin 云源软件 Tcl 命令用户指南](#)。

以 Windows10 版本云源界面运行为例，介绍云源的使用方法。

4.1 新建工程

1. 单击“File > New...”，打开“New”对话框，如图 4-1 所示。

图 4-1 新建工程




注！

也可通过以下三种方式打开“New”对话框：

- 使用快捷键 **Ctrl+N**；
 - 单击工具栏上“New File or Project”图标；
 - 单击 Start Page 窗口上“Quick Start > New Project”。
2. 打开“New”对话框后默认已选择“FPGA Design Project”，单击“OK”，打开“Project Wizard”对话框，如图 4-2 所示。

图 4-2 新建工程向导



3. 创建工程名和路径，如图 4-2 所示：


- a) 在“Name”文本框中输入工程名；
- b) 单击“...”选择工程路径。

若选中“Use as default project location”，即将该工程路径设置为默认路径，下次新建工程时会默认创建在该路径。

注！


- Windows 和 Linux 下的文件路径长度均有限制，Windows 系统路径长度限制 260 个字符，Linux 系统限制 4096 个字符。在路径下存在文件长度超出系统限制的情况下，删除或者拷贝路径都会失败；
 - 与 Linux 不同，在 Windows 中路径分隔符为“\”，如 E:\Gowin\ide。
4. 单击“Next”，设置 FPGA 的器件信息，共有五个过滤选项 Series、Device、Package、Speed 和 Device Version，也可通过“Search”对器件进行搜索。
- 在 Series 中过滤芯片系列
 - 在 Device 中过滤器件
 - 在 Package 中过滤封装类型
 - 在 Speed 中过滤速度等级
 - 在 Device Version 中过滤器件的版本
 - 在“Part Number”栏中选择芯片型号，并且该栏中会显示所选择器件的详细资源信息。对于没有 Device Version 的器件，版本信息栏显示为空，对于同一器件的 Device Version 以倒序显示，如图 4-3 所示。

图 4-3 设置 FPGA 器件信息



5. 单击“Next”，在 Summary 中核对新建 FPGA 工程的工程信息及器件信息，如图 4-4 所示。

图 4-4 工程信息



6. 单击“Finish”，工程创建完成。


4.2 打开工程

用户可直接通过云源界面打开已创建的高云软件工程，有以下五种方式打开工程：

工具栏打开

1. 单击工具栏上的“”图标，打开“Open File”对话框，如图 4-5 所示；
2. 选择工程文件*.gprj，单击“Open”，打开工程。

图 4-5 打开文件



菜单栏打开

1. 菜单栏中，选择“File > Open ...”打开“Open File”对话框，如图 4-5 所示；
2. 选择工程文件*.gprj，单击“Open”，打开工程。

Start Page 打开

1. 在“Start Page”页面中，单击“”，打开“Open Project”对话框；
2. 选择工程文件*.gprj，单击“Open”，打开工程。

Recent Projects 打开

菜单栏中，单击“File > Recent Projects”，选择需打开的工程。

注！

- 亦可在“Start Page > Recent Projects”列表中，选择需打开的工程；
- “Recent Projects”为最近打开过的工程列表，最多会保留 10 个工程；
- 若该工程已被删除，会弹出“Open Project”提示框，提示找不到指定路径。

工程文件打开

双击工程文件*.gprj，自动使用最近一次安装的云源打开该工程。


4.3 编辑工程

新建或打开工程后，可在工程管理窗口对 FPGA 工程器件信息及相关文件等进行编辑，如图 4-6 所示。

工程管理区主要包含以下信息：

- FPGA 工程的路径信息；
- 使用的芯片型号；
- 当前工程包含的文件信息，包括用户设计文件（Source Files）、约束文件和配置文件。其中，约束文件包括物理约束文件（.cst）、时序约束文件（.sdc），配置文件包括 GAO 配置文件（.gao、.rao）、功耗分析配置文件（.gpa）、虚拟输入输出配置文件（.gvio）等。

图 4-6 工程文件窗口



4.3.1 编辑工程器件

可在工程管理窗口内编辑当前 FPGA 工程所使用的芯片型号：

1. 如图 4-6 所示，双击“GW1N-LV4LQ144C6/I5”，打开“Select Device”对话框，也可以通过菜单栏 Project 下拉列表中的 Set Device 项打开，如图 4-7 所示；
2. 在“Select Device”对话框中设置 FPGA 的器件信息，在“Part Number”栏中选择芯片型号，即可编辑当前工程所用的器件。“Part Number”栏中会显示所选芯片的详细信息，包括器件信息、器件的版本、封装信息、速度等级、内核电压、芯片包含的 IO/LUT/FF/ROM16/SSRAM/BSRAM/User Flash/DSP/PLL 资源数量。

注！

器件的版本信息 **Device Version** 为空表示是初始版本。在芯片的 **Date Code** 后面会有器件版本信息的标识，**Date Code** 在芯片表面印制的器件信息上，如图 4-8 所示。在“**Part Number**”栏中所选的器件需要与使用的芯片器件版本保持一致。

图 4-7 工程配置芯片型号





图 4-8 芯片 Date Code 位置示意图




4.3.2 编辑工程文件

工程中需添加的文件类型包括用户 **RTL** 设计文件（**Source Files**）、约束文件和配置文件。下面介绍如何编辑工程所需文件。

新建设计及约束文件


- 1. 单击工具栏中的新建文件或工程图标“”，或通过菜单栏 **File** 下拉列表中的“**New...**”项打开 **New** 对话框；
- 2. 选择需新建的文件类型，如图 4-9 所示；

图 4-9 新建文件对话框



3. 以新建 Verilog File 为例，选中“Verilog File”打开新建 Verilog File 对话框，可选择文件扩展格式，如图 4-10 所示。默认勾选“Add to current project”，即新建的设计文件默认会加到当前工程中；

图 4-10 新建 Verilog File 对话框



4. 填写文件名，单击“OK”。

新建配置文件

1. 单击工具栏中的新建文件或工程图标“”，或通过菜单栏 File 下拉列表中的“New...”项打开 New 对话框，如图 4-9 所示；

2. 在图 4-9 中，选择需新建的配置文件类型。以新建功耗分析配置文件为例，选中“GPA Config File”打开 New GPA Config File 对话框，如图 4-11 所示，输入文件名，单击“OK”，新建的 GPA 配置文件会自动添加到工程管理区；
3. 在工程管理区双击配置文件，以窗口形式打开空白配置文件，进行编辑，如图 4-12 所示。

图 4-11 新建配置文件对话框






图 4-12 GPA 配置文件窗口



添加工程文件

1. 如图 4-13 所示，在工程管理区空白处右击选择“Add Files...”，打开“Select Files”对话框；
2. 选择工程文件，可同时选择多个文件或单个文件添加，完成添加用户设计文件。添加后，软件会自动在工程文件管理区将文件进行分类，如果添加的文件不是 RTL 设计文件、网表文件、约束文件、GPA 配置文件、GAO 配置文件、GVIO 配置文件，则在工程管理区会增加一个文件分类“Other Files”。

图 4-13 Design 窗口右键菜单




修改工程文件

如图 4-14 所示，可通过以下两种方式打开文件：

1. 双击工程管理区内的任一文件，文件即会显示在源文件编辑区；
2. 右击需要修改的文件，单击“Open”。

图 4-14 工程文件编辑菜单




如果用户已经通过菜单栏 **Tools > Options** 配置了第三方文本编辑软件，选择“Open With...”可以用第三方的文本编辑软件打开设计文件。如果选择的是“Add External Editor”，用户打开 **Options** 对话框添加其他外部编辑器，如图 4-15 所示。如果勾选“Always Use External Editor”，则会始终使用外部编辑器打开设计文件。在右键菜单中选择“Open Containing Folder”可打开文件所在的文件夹，选择“Open Terminal Here”可打开命令行运行窗口，用户可通过命令行模式运行。

如果用户使用外部编辑器对已经在云源编辑区打开的文件进行修改并保存，云源会弹出文件已变更是否重新加载的提示。


如果用户关闭编辑后未保存的文件，云源会弹出是否保存更改文件的提示框。

图 4-15 外部编辑器



在工程文件修改后，如果忘记保存直接执行 Synthesize 或 Place & Route，会弹出“Save Modified Files”的对话框，如图 4-16 所示。

图 4-16 Save Modified Files 对话框



单击“OK”后，文件会被保存且自动执行弹出对话框之前想要执行的流程。如果单击“Cancel”，则文件不会被保存，且不会再执行 Synthesize 或 Place & Route。


删除工程文件

1. 选中工程管理区内的文件；
2. 右击选择“Remove...”或直接按键盘“Delete”键，弹出“Remove Files”对话框，若选中“Remove Permanently on Disk”复选框，则该文件从当前工程删除且在磁盘上删除，否则该文件仅从当前工程删除。

编辑工程文件属性

在工程管理区内的任一文件处右击选择“File Properties”，会弹出该文件的文件属性对话框，如图 4-17 所示。对话框中包含该文件的路径信息、修改时间、Type 以及 Library 信息。通过 Type 下拉菜单可以选择编辑文件的 Type 信息，单击“OK”后，该文件会在 Design 窗口中自动移动到所选的 Type 类型下。Library 用于指定综合 VHDL 文件时所用到的编译库，默认为 work，如果有多个库，需要用分号分隔。

图 4-17 工程文件属性对话框



如果选中了多个 Verilog 文件或多个 VHDL 文件，则“File Properties”对话框中不会显示路径信息和修改时间。如果既选中了 Verilog 文件也选中了 VHDL 文件，则“File Properties”对话框中不会显示路径信息、修改时间和 Type。

Library 的使用方法如下：

- 设计中顶层（或上一层）实体有底层实体的 component，则不需要关心底层实体属于哪个 library，可以采用默认值 work；
- 如果设计中顶层（或上一层）实体采用“uut1:entity 库名.底层实体名称”的形式调用底层实体（如 uut1:entity mb.sub1），则底层实体所在的 vhd1 文件属性 library 应该为库名（如 mb）；
- 如果程序包中有底层实体的 component，顶层（或上一层）实体通过程序包调用底层实体时，不需要关心底层实体属于哪个 library，可以采用默认值 work；
- 如果程序包中有底层实体的 component，顶层（或上一层）实体采用“uut: 程序包所属库名.程序包名称.底层实体名称”的形式调用底层实体（如 uut1:work.pack.sub1）时，则不需要关心底层实体属于哪个 library，可以采用默认值 work。

使能工程文件

在工程管理区内的任一文件处右击，弹出的右键菜单中有“Enable”和“Disable”选项，如图 4-14。文件被 Enable 时，参与工程编译过程，被 Disable 时不参与工程编译过程。

1. 通过右键菜单选项设置文件的 Enable/Disable（包括单独文件的设置及文件的批量设置）；


- 对于同一种约束类文件或配置类文件，工程中只有一个会处于 **Enable** 状态，再次新建或添加时，会将前一个约束文件或配置文件 **Disable**。

加密 HDL 工程文件

对于工程管理区内的 HDL 文件，右击选择 “Encrypt Design Sources...” 会弹出该文件的加密对话框，可以对其进行加密，如图 4-18 所示。对话框中包含被加密文件的输出路径信息、加密文件列表。

- “Add” 和 “Remove” 选项可手动添加或移除被加密文件。
- 加密文件的输出路径默认和工程文件同级，且输出文件夹名默认为 `encrypted_sources`。
- 加密后的文件名称默认与明文文件名一致，在明文文件的后缀名称后加字母 `p`，例如 `*.vp/*.vhdp/*.vgp`。
- 支持指定相对路径，相对的是工程路径/`src` 文件夹。

图 4-18 工程文件加密对话框




注！

该加密功能是对 HDL 工程文件内容的全加密，且不会改变设计文件的 `module` 层级架构及内容。

4.3.3 编辑工程配置

在过程管理区内的 **Synthesize** 处或 **Place & Route** 处右击选择 “Configuration”，打开工程配置选项对话框，如图 4-19 所示。

图 4-19 工程配置选项对话框



如图 4-19 所示，可配置的工程选项包含“Global”、“Synthesize”、“Place & Route”和“BitStream”。有关可配置的各个工程选项的详细介绍如下：


Global

Global 选项包括 General 和 Constraints。

General

General 选项配置如图 4-20 所示，指定输出文件的基本名称，默认为当前工程的名称。

图 4-20 General 配置选项




Constraints

Constraints 选项配置如图 4-21 所示。可以通过该选项设置用户设计的

全局时钟频率值，如果时序约束中指定了时钟频率，则优先使用时序约束中的频率值。默认为 Default（小蜜蜂家族、Arora I 芯片默认是 50MHz，Arora II、Arora III、Arora V 芯片默认是 100MHz）。

图 4-21 Frequency(MHz)配置选项



Synthesize

Synthesize 选项包括 General 和 Optimization Options。

General

Synthesize 的 General 选项配置如图 4-22 所示。Synthesis Tool 为 GowinSynthesis，可以对综合的 General 选项进行配置，将鼠标悬浮在部分选项处时会显示其解释。

图 4-22 GowinSynthesis General 参数配置项




图 4-22 中的各项参数释义如下所示：

- **Optimization Goal:** 指定综合优化目标。支持 Auto、Area 和 Timing，默认为 Auto。
- **Top Module/Entity:** 指定顶层模块；
- **Include Path:** 指定文件包含路径；
- **TclPre:** 指定软件自动化版本管理文件，每次综合时自动更改版本号和版本日期，根据版本号，可以找到运行的设计版本；
- **Verilog Language:** 指定 verilog 语言，支持 SystemVerilog 2017、Verilog 2001 和 Verilog 95，默认值为 Verilog 2001；
- **VHDL Language:** 指定 VHDL 语言，支持 VHDL1993、VHDL 2008 和 VHDL 2019，默认值为 VHDL1993。当检测到当前工程中含有 VHDL 格式的设计文件时才会在界面中显示该选项；
- **Looplimit:** 设置 RTL 中默认的编译器循环限制值，默认值为 2000；
- **Show All Warnings:** 勾选该选项后综合过程中会打印出所有的 Warning 信息，默认不勾选。
- **Disable Insert Pad:** 综合后的网表中是否插入 I/O Buffer，默认不勾选；
- **Netlist Hierarchy:** 指定生成的网表是采用层次化结构还是扁平化结构。默认勾选，采用的是层次化结构；
- **Ram RW Check:** 如果 RAM 存在读或写冲突，勾选该选项后会在 RAM 周围插入旁路逻辑以防止仿真不匹配，禁用该选项不会生成旁路逻辑，默认为不勾选。

Optimization Options

Synthesize 的 Optimization Options 选项配置如图 4-23 所示。可以对综合的 Optimization Options 选项进行配置，将鼠标悬浮在选项处时会显示其解释。

图 4-23 GowinSynthesis Optimization Options 参数配置项




图 4-23 中的各项参数释义如下所示：

- **DSP Style:** 指定 DSP 模块的实现方式。支持 Auto、Logic 和 DSP，默认为 Auto；配置项的值参考 [SUG550, GowinSynthesis 用户指南](#) 5.6 章节 syn_dspstyle。
- **RAM Style:** 指定 RAM 模块的实现方式。支持 Auto、Block_ram、Distributed_ram 和 Registers，默认为 Auto；配置项的值参考 [SUG550, GowinSynthesis 用户指南](#) 5.16 章节 syn_ramstyle。
- **ROM Style:** 指定 ROM 模块的实现方式。支持 Auto、Block_rom、Distributed_rom 和 Logic，默认为 Auto；配置项的值参考 [SUG550, GowinSynthesis 用户指南](#) 5.17 章节 syn_romstyle。
- **Max Fanout:** 指定最大扇出数，默认为 1000；配置项的值参考 [SUG550, GowinSynthesis 用户指南](#) 5.11 章节 syn_maxfan。
- **Shift Registers Style:** 指定移位寄存器的实现方式，支持 Auto、Block_ram、Distributed_ram 和 Registers，默认为 Auto；配置项的值参考 [SUG550, GowinSynthesis 用户指南](#) 5.18 章节 syn_srlstyle。
- **Map Options:** 指定 LUT 映射优化模式，可选项有 1、2、3 和 4，默认为 1。
 - 1: 默认映射模式；
 - 2: 不增加 LUT 资源占用的 LUT5 导向映射优化模式；
 - 3: 允许增加 LUT 资源占用的 LUT5 导向映射模式以提高时序；
 - 4: 允许增加 LUT 资源的 LUT5/LUT6 映射模式以获取最佳时序性能。

Place & Route

Place & Route 选项包括 General、Voltage、Place、Route、Dual-Purpose Pin、Unused Pin 和 Incremental PnR，各选项含义如表 4-1 所示。

表 4-1 PnR 配置选项含义描述

工程选项	描述
General	用于配置运行布局布线时的基本参数
Voltage	用于设置电压 VCC 和 VCCX
Place	用于配置布局参数
Route	用于配置布线参数
Dual-Purpose Pin	用于配置所选器件信息中封装方式对应的 I/O 信息，主要用于配置复用管脚。
Unused Pin	用于对未使用的 GPIO 设置不同的 IO 属性
Incremental PnR	用于实现增量编译功能

General

General 选项配置如图 4-24 所示。

图 4-24 配置布局布线选项




图 4-24 中的各选项使用说明如下：

- **Generate SDF File:** 生成标准延迟格式文件，扩展名为.sdf，用于布局布线后的网表时序仿真，默认值为 **False**。具体使用方法参考本文档第 7 章 仿真文件；
- **Generate IBIS File:** 生成输入输出缓冲器信息规范文件，扩展名为.ibs，默认为 **False**。

各器件支持生成 IBIS 的条件如下表所示：

表 4-2 各器件支持生成 IBIS 条件

器件类型	I/O Type	Drive	VCCX	I/O
小蜜蜂家族 、Arora I	LVC MOS12、LVC MOS12D	2、4、6、8	NA	NA
	LVC MOS15、LVC MOS15D	4、8	NA	NA
	LVC MOS18、LVC MOS18D	4、8、12	NA	NA
	LVC MOS25、LVC MOS25D	4、8、12、16	NA	NA
	LVC MOS33、LVC MOS33D	4、8、12、16、24	NA	NA
Arora II	LVC MOS12 、LVC MOS12D LVC MOS15 、LVC MOS15D LVC MOS18 、LVC MOS18D LVC MOS25 、LVC MOS25D LVC MOS33 、LVC MOS33D LVDS25	NA	NA	NA
GW5A(S)(T)-138、 GW5AT-75 器件， package 为 UBGA324A	LPDDR	8、12、16、24	NA	NA
	SSTL135、SSTL135D	8	NA	NA
GW5A(S)(T)-138、	LPDDR	8、12、16、	NA	NA

器件类型	I/O Type	Drive	VCCX	I/O
GW5AT-75 器件, package 为 PBGA676A、 FCPBGA676A		24		
GW5A(S)(R)-25	LVC MOS33	4、6、8、12	3.3	NA
	LVDS25	NA	3.3	Input
GW5A(T)-60	LVDS25	2.5、3.5、 4.5、6	3.3	Output

- **Generate Post-Place File:** 生成只含有 BSRAM 和 DSP 布局信息的文件，扩展名为.posp，默认值为 False；
- **Generate Post-PNR Verilog Simulation Model File:** 生成 Verilog 语言的时序仿真模型文件用于时序仿真，扩展名为.vo，默认值为 False；
- **Generate Post-PNR VHDL Simulation Model File:** 生成 VHDL 语言的时序仿真模型文件用于时序仿真，扩展名为.vho，默认值为 False；
- **Generate Plain Text Timing Report:** 生成文本格式的时序报告，扩展名为.tr，默认值为 False；
- **Promote Physical Constraint Warning to Error:** 将物理约束警告提升为错误信息，默认值为 True；
- **Show All Warnings:** PNR 运行时输出所有的 Warning 信息，默认值为 False；
- **Report Auto-Placed IO Information:** 输出信息打印自动布局 IO 的位置信息，默认值为 False；
- **Convert SDP32/36 to SDP16/18:** 将 SDPB/SDPX9B/pROM/pROMX9 的数据位宽为 32/36 bit 配置的转换为数据位宽为 16/18 bit 配置，仅 Arora V 器件支持该选项的配置，默认值为 False。
- 单击“Reset all to default”，当前配置页面会全部恢复为默认设置。


Voltage

Voltage 选项配置如图 4-25 所示。可通过该选项设置电压 VCC 和 VCCX，不同器件可设置的 VCC 及 VCCX 不同。

注!

- VCC 的配置会影响器件的延时数据。
- VCCX 的配置会影响功耗计算的结果。

图 4-25 配置 Voltage 选项



Place

Place 选项配置如图 4-26 所示。

图 4-26 配置布局选项




图 4-26 中的各选项使用说明如下：

- **Place input register to IOB**：布局输入 Buffer 驱动的寄存器到 IOB 上，对于 GW5A(S)(T)-138/GW5AT-75 器件，默认值为 False，其他器件默认值为 True；

- **Place output register to IOB:** 布局输出 Buffer 驱动的寄存器到 IOB 上, 对于 GW5A(S)(T)-138/GW5AT-75 器件, 默认值为 **False**, 其他器件默认值为 **True**;
- **Place inout register to IOB:** 布局双向 Buffer 驱动的寄存器到 IOB 上, 对于 GW5A(S)(T)-138/GW5AT-75 器件, 默认值为 **False**, 其他器件默认值为 **True**;
- **Place Option:** 布局算法选项。Arora V 器件可选项有 0、1、2、3 和 4, 其他系列器件可选项有 0、1、2。其中 GW5A(S)(T)-138/GW5AT-75、Arora III 器件, 默认值为 3, 其他器件默认值为 0。
- **Replicate Resources:** 对高扇出的资源进行复制来降低扇出, 获得更优的时序结果, 默认值为 **False**。仅 Arora V 器件和 Arora III 器件支持该选项的配置。
- **SerDes Retiming:** 将 logic 资源移近 SerDes node 用以平衡时序。仅 Arora V 器件中含有 SerDes 资源的器件支持该选项的配置, 默认值为 **False**。
- **Co-Place IO Registers:** 共置输入输出寄存器的布局算法, 默认值为 **False**。

Route

Route 选项配置如图 4-27 所示。

图 4-27 配置布线选项




图 4-27 中的各选项使用说明如下:

- **Clock Route Order:** 指定除时钟原语生成的时钟线之外的时钟线的绕线分配顺序, 可选项有 0 和 1, 默认值为 0:
 - 为 0 时, 根据 net 的扇出数量由多到少的顺序进行分配;

- 为 1 时，根据频率由高到低的顺序进行分配。
- **Run Timing Driven:** 时序驱动优化布线结果，默认值为 True;
- **Route Option:** 布线算法选项，可选项有 0、1 和 2。其中 GW5A(S)(T)-138/GW5AT-75、Arora III 器件，默认值为 2，其他器件默认值为 0：
 - 为 0 时，默认布线算法；
 - 为 1 时，牺牲编译速度来尝试找到更优的布线结果；
 - 为 2 时，提高布线速度。
- **Route Maxfan:** 基于绕线优化，设置绕线资源最大扇出数目，取值应为大于 0 且小于等于 100 的整数，设置的数值较小时可能会出现绕线失败的情况。该选项不会对 LW 和时钟相关的绕线进行控制。器件为 GW1NZ-1/GW1N-2/GW1NR-2/GW1NZ-2/GW1N-1P5 时，Route Maxfan 默认值为 10，其他器件默认值为 23；
- **Correct Hold Violation:** 通过布线对时序 Hold 问题进行自动修复，默认值为 True。

Dual-Purpose Pin

Dual-Purpose Pin 选项是符合高云器件定制的复用管脚配置，将鼠标悬浮在选项处会显示其解释。具体配置项目如图 4-28 所示。

图 4-28 配置复用管脚选项




图 4-28 中的各选项使用说明如下：


- **Use JTAG as regular IO:** 将 JTAG 相关管脚复用为普通 IO 管脚；
- **Use SSPI as regular IO:** 将 SSPI 相关管脚复用为普通 IO 管脚。对于 GW5A-25 的封装 MBGA121N，该选项默认为勾选状态且不可更改；
- **Use MSPI as regular IO:** 将 MSPI 相关管脚复用为普通 IO 管脚；

- Use READY as regular IO: 将 READY 相关管脚复用为普通 IO 管脚;
- Use DONE as regular IO: 将 DONE 相关管脚复用为普通 IO 管脚;
- Use RECONFIG_N as regular IO: 将 RECONFIG_N 相关管脚复用为普通 IO 管脚;
- Use I2C as regular IO: 将 I2C 相关管脚复用为普通 IO 管脚;
- Use CPU as regular IO: 仅 Arora V 器件和 Arora III 器件支持该选项配置, 将 CPU 相关管脚复用为普通 IO 管脚。

Unused Pin

Unused Pin 选项可以对未使用的 GPIO 设置不同的 IO 属性。有两个选项: As input tri-stated with pull-up (default) 、As open drain driving ground, 如图 4-29 所示。

图 4-29 Unused Pin 选项



- As input tri-stated with pull-up (default) : 默认选项, 所有未使用的 GPIO 会配置为输入三态弱上拉;
- As open drain driving ground: 所有未使用的 GPIO 会配置为输出类型, 并且 OPEN DRAIN 配置为 ON。

Incremental PnR

Incremental PnR 选项实现增量编译功能, 可以复用上一次布局或布局、布线的结果, 减少重新布局布线的时间, 提高运行效率。选项配置如图 4-30 所示。

图 4-30 Incremental PnR 选项




图 4-30 中的各选项使用说明如下所示：

Incremental Placement Only: 仅增量布局信息，默认不勾选。勾选之后联动显示以下子配置项。

- **Auto:** 重新布局时自动选择工程路径下已有的布局增量文件*.p，若工程路径下不存在*.p 文件，则弹出提示。
- **Specify the previous placement file:** 手动指定布局增量文件*.p。

Incremental Placement and Routing: 增量布局和布线信息，默认不勾选。勾选之后联动显示以下子配置项，并且 **Incremental Placement Only** 项不可选。

- **Auto:** 重新布局布线时自动选择工程路径下已有的布局布线增量文件*.pr，若工程路径下不存在*.pr 文件，则弹出提示。
- **Specify the previous placement and routing file:** 手动指定布局和布线增量文件*.pr。

注!

仅 Arora V 器件和 Arora III 器件支持增量编译功能。

BitStream

BitStream 是符合高云芯片下载模式的码流文件格式选项以及下载频率选项等，将鼠标悬浮在选项处会显示其解释。**BitStream** 选项又包括 **General**、**sysControl**、**Feature sysControl**，各选项含义如表 4-3 所示。

表 4-3 BitStream 配选项含义描述

工程选项	描述
General	用于配置 BitStream 的基本参数
sysControl	用于配置 BitStream 系统控制参数
Featrue sysControl	用于配置 BitStream 功能性系统控制参数

General

General 选项配置如图 4-31 所示。

图 4-31 配置 BitStream General 选项




图 4-31 的各项参数配置使用说明如下：

- **Enable CRC Check:** 使能循环冗余校验，默认为勾选；
- **Enable Compress:** 使能码流文件压缩，默认为不勾选；
- **Enable Encryption:** 对码流文件进行加密处理，仅 Arora II/ Arora III/ Arora V 家族器件支持该选项的配置，默认为不勾选；
- **Key (Hex) :** 勾选“Enable Encryption”后才可以对该项进行编辑，该项可以使用户对加密的密钥进行自定义，仅 Arora II/Arora III/Arora V 家族器件支持该选项的配置，默认 key 全为 0。勾选该选项后执行布局布线，会生成 key 的密钥文件.ekey；
- **Enable Security Bit:** 使能安全位控制，对码流文件添加安全位，添加之后码流无法再次回读，默认为勾选；
- **Secure Mode:** 启用安全模式，此时 JTAG 管脚为 GPIO，码流文件只能对设备编程一次。只有器件 GW1NSER-4C 支持该功能，默认为不勾选状态；

- **Power On Reset Monitor:** 上电复位监视，默认为勾选状态。勾选该选项后会持续监测电源导轨中任何可能的电压压降。如果电源导轨电压低于 POR 阈值，会将所有 RAM 位清除，并通过内部弱上拉电阻将使用的 I/O 置为三态，然后依次完成配置、初始化工作；
- **Turn Off Bandgap:** 关闭 Bandgap 功能，默认为不勾选状态。Bandgap 的功能是为芯片中的某些模块提供恒定的电压和电流，关掉 Bandgap 后可以起到降低器件功耗的作用。仅 GW1N-1 器件支持该选项的配置。
- **Print BSRAM Initial Value:** 打印 BSRAM 的初始值到码流文件中，默认为勾选。
 - 对于小蜜蜂家族器件、Arora I 和 Arora II 器件，勾选该选项后会将所有位置 BSRAM 的初始值都打印到码流文件中，没有被占用到的 BSRAM 位置的初始值会打印为 0。
 - 对于 Arora V 和 Arora III 器件，勾选该选项后会将所占用位置 BSRAM 所在的列的所有 BSRAM 的初始值都打印到码流文件中，该列中没有被占用到的 BSRAM 位置的初始值会打印为 0。
 - 对于 GW5A(S)(T)-138/GW5AT-75 器件，如果“MSPI JUMP Mode”或“Multi Boot Mode”设为“Quad”，勾选“Print BSRAM Initial Value”后，会显示一个下拉菜单选项框，里面有两个选项“Default Mode”和“BSRAM Partial Print Mode”，默认选择“Default Mode”。选择“Default Mode”时，会将所有位置 BSRAM 的初始值都打印到码流文件中，没有被占用到的 BSRAM 位置的初始值会打印为 0。选择“BSRAM Partial Print Mode”时，会将所占用位置 BSRAM 所在列的所有 BSRAM 的初始值都打印到码流文件中，该列中没有被占用到的 BSRAM 位置的初始值会打印为 0。
- **Bitstream Format:** 用于指定生成的码流文件内容的格式，可选项有 Text 和 Binary，默认为 Binary。当选择 Text 选项时，会生成纯文本格式的*.fs 文件；选择 Binary 选项时会生成*.fs、*.bin 和*.binx 格式的码流文件。*.bin 和*.binx 是二进制格式的码流文件，*.binx 文件含有头部注释信息，*.bin 没有头部注释信息。

sysControl

sysControl 选项配置如图 4-32 所示。

图 4-32 配置 sysControl 选项




图 4-32 的各项参数配置使用说明如下：

- **Program Done Bypass:** 在 Done Final 内部信号生效时，同时外部 Done 信号保持低电平，使码流加载完成后可以转发新的码流数据；
- **Wake Up Mode:** 使能芯片唤醒模式，可选值有 0 和 1，默认值为 0；
 - Wake Up Mode 为 0: DONE 管脚拉高或拉低对 Wake Up 没有影响；
 - Wake Up Mode 为 1:
 - a) 如果 DONE 管脚处于拉高状态，可以正常下载且芯片正常工作；
 - b) 如果 DONE 管脚处于拉低状态，可以正常下载，下载完后 DONE 管脚需要拉高且同时保持 TCK 连接脉冲信号芯片才能 Wake Up。
- **User Code:** 用户可以自定义 User Code，定义的值会体现在生成的码流文件中，通过编程器下载码流文件时会对 User Code 进行校验。默认为 Default(00000000)；
- **Loading Rate:** AutoBoot 配置模式和 MSPI 配置模式下，码流文件从 Flash 到 SRAM 的加载速度。AutoBoot 配置模式和 MSPI 配置模式参考文档 [UG290, Gowin FPGA 产品编程配置手册](#), [UG704, Arora V 138K FPGA 产品编程配置手册](#), [UG714, Arora V 25K FPGA 产品编程配置手册](#)。

各器件的加载速度的默认值如下：

- GW1N-4/GW1NRF-4B/GW1NR-4 默认为 2.100MHz。
- GW1NS-4/GW1NSR-4/GW1NSER-4C 的速度等级为 C7/I6 的芯片型号默认为 2.6MHz。

- GW5A(S)(T)-138/GW5A(R)-25 的默认为 35.000MHz。
- 除以上器件外，其他器件默认为 2.500MHz。

不同器件的 Loading Rate 的取值如表 4-4 所示。

表 4-4 Loading Rate 值

器件	Loading Rate (MHz)
● GW1N-2 A 版本： - LQFP100X、LQFP144X、MBGA132X、WLCSP42H、MBGA49 ● GW1N-2 B 版： - LQFP100X、LQFP144X、MBGA132X、MBGA121X ● GW1N-2 C 版： - LQFP100X、LQFP144X、MBGA132X、MBGA121X、MBGA49、QFN32X ● GW1NR-2 A 版本： - MBGA49P、MBGA49PG、MBGA49G ● GW1N-1P5 A 版本： - LQFP100X、QFN48X	2.500
● GW1NZ-1 ● GW1N-2、GW1N-1P5、GW1NR-2 器件中除上述仅支持 2.500MHz 封装外的其他封装 ● GW1NSER-4C、GW1NS-4、GW1NSR-4、GW1NS-4C、GW1NSR-4C 器件中速度等级为非 C7/I6 的 PN ● GW1N-9、GW1NR-9 ● GW2A-18、GW2AR-18 ● GW2ANR-18 C 版 ● GW2A-55 ● GW2AN-55 C 版	2.500、5.435、5.68、7.812、8.333、8.929、9.615、10.417、11.364、12.500、13.889、15.625、17.857、20.833、25.000、31.250、41.667、62.500
GW1N-1、GW1N-1S、GW1NR-1	2.500、2.553、2.609、2.667、2.727、2.791、2.857、2.927、3.000、3.077、3.158、3.243、3.333、3.429、3.529、3.636、3.750、3.871、4.000、4.138、

器件	Loading Rate (MHz)
	4.286、4.444、4.615、4.800、 5.000、5.217、5.455、5.714、 6.000、6.316、6.667、7.059、 7.500、8.000、8.571、9.231、 10.000、10.909、12.000 13.333、15.000、17.143、 20.000、24.000、30.000、 40.000、60.000
GW2AN-9X、GW2AN-18X	2.500、1.562、1.587、1.613、 1.639、1.667、1.695、1.724、 1.754、1.786、1.818、1.852、 1.887、1.923、1.961、2.000、 2.041、2.083、2.128、2.174、 2.222、2.273、2.326、2.381、 2.439、2.564、2.632、2.703、 2.778、2.857、2.941、3.030、 3.125、3.226、3.333、3.448、 3.571、3.704、3.846、 4.000、4.167、4.348、4.545、 4.762、5.000、5.263、5.556、 5.882、6.250、6.667、7.143、 7.692、8.333、9.091、10.000、 11.111、12.500、14.286、 16.667、20.000、25.000、 33.333、50.000、100.000
GW1N-4、GW1NRF-4B、GW1NR-4	2.100、4.565、4.773、5.000、 5.250、5.526、5.833、6.176、 6.563、7.000、7.500、8.077、 8.750、9.545、10.500、11.667、 13.125、15.000、17.500、 21.000、26.250、35.000、52.500
GW1NSER-4C、GW1NS-4、 GW1NSR-4、GW1NS-4C、 GW1NSR-4C 器件中速度等级为 C7/I6 的 PN	2.600、5.652、5.909、6.190、 6.500、6.842、7.222、7.647、 8.125、8.667、9.286、10.000、 10.833、11.818、13.000、 14.444、16.250、18.571、 21.667、26.000、32.500、 43.333、65.000
GW5A(S)(T)-138、GW5A(R)-25、GW5AT- 75	35.000、52.500、70.000、105.000
GW5AT-60、GW5A(R)T-15、Arora III 器件	2.500、1.667、1.694、1.721、 1.750、1.780、1.810、1.842、 1.875、1.909、1.944、1.981、

器件	Loading Rate (MHz)
	2.019、2.059、2.100、2.143、 2.188、2.234、2.283、2.333、 2.386、2.442、2.561、2.625、 2.692、2.763、2.838、2.917、 3.000、3.088、3.182、3.281、 3.387、3.500、3.621、3.750、 3.889、4.038、4.200、4.375、 4.565、4.773、5.000、5.250、 5.526、5.833、6.176、6.563、 7.000、7.500、8.077、8.750、 9.545、10.500、11.667、 13.125、15.000、17.500、 21.000、26.250、35.000、 52.500、70.000、105.000

- **Background Programming:** 背景升级功能，在不中断 **FPGA** 芯片当前正在执行的码流文件的前提下对 **Flash** 进行再次烧录。如果当前器件不支持背景升级，则在配置界面中不会显示该配置选项。

图 4-33 Background Programming 设为 I2C

I2C Slave Address(Hex): (00~7F)

☒ Enable Background Programming

☒ Mode I2C

图 4-34 HOTBOOT 选项

☒ Enable Background Programming

☐ HOTBOOT

☒ Mode I2C/JTAG/SSPI/QSSPI

支持背景升级的器件及其取值情况所示。

表 4-5 Background Programming 取值


器件类型	Background Programming取值
● 非C版: GW1N-1P5/GW1N-2/GW1NR-2 ● B版: GW1NZ-2、GW1N-4/GW1NR-4 ● D版: GW1N-4/GW1NR-4 ● GW1NS-4/GW1NSR-4 ● GW1N-9/GW1NR-9 ● GW1NZ-1 ● GW1NRF-4B	JTAG

器件类型	Background Programming取值
C版: GW1N-2/GW1NR-2/GW1NZ-2/GW1N-1P5	GoConfig、GoConfig Mode1、JTAG、I2C
GW2AN-18X/GW2AN-9X	GoConfig、I2C/JTAG/SSPI/QSSPI

Background Programming 各取值功能及使用注意事项介绍如下:

- JTAG: 使用 JTAG 模式进行背景升级。
- I2C: 使用 I2C 模式进行背景升级。可通过选项 “I2C Slave Address(Hex)” 对用户操作 I2C 设备的地址进行设置, 可设置值范围为 00~7F, 如图 4-33 所示。对于 C 版本 GW1N-2/GW1N-1P5/GW1NR-2, 使用 I2C 模式进行背景升级时, 配置对话框中不会出现选项 “I2C Slave Address(Hex)”, “Dual-Purpose Pin” 对话框中的 “Use RECONFIG_N as regular IO” 为不勾选且不可配置状态。
- GoConfig: 使用 goConfig IP 实现背景升级。
- I2C/JTAG/SSPI/QSSPI: 使用 I2C/JTAG/SSPI/QSSPI 模式进行背景升级。
- 在 GW2AN-18X/GW2AN-9X 下, 勾选 “Enable Background Programming” 时, 对话框中会出现配置选项 “HOTBOOT”, 如图 4-34 所示, 为可选状态, 默认不勾选。
- 对于 GW2AN-18X/GW2AN-9X, 配置项 GoConfig 与 I2C/JTAG/SSPI/QSSPI、GoConfig 与不勾选 “Enable Background Programming” 选项之间进行相互切换时, Synthesize 和 Place & Route 的状态都会改为过期状态。I2C/JTAG/SSPI/QSSPI 与不勾选 “Enable Background Programming” 选项之间进行相互切换时只有 Place & Route 的状态会改为过期状态。
- Enable External Master Config Clock: 启用外部主配置时钟, 仅 Arora V 器件和 Arora III 器件支持该选项的配置, 默认为不勾选。当勾选该选项时, 对话框中会出现配置选项 “Frequency Divider”, 如图 4-35 所示。对于 GW5A(S)(T)-138/GW5AT-75 器件, 可选值有 1、2、4、8, 默认为 1。对于 GW5A(S)(R)-25/GW5AT-60/GW5A(N)(R)T-15/Arora III 器件, 可选值有 1、2~1022 偶数, 共 512 个值, 默认为 1。

图 4-35 Frequency Divider 选项



- Enable SEU Handler: 启用单粒子翻转处理模块 (Single-Event Upsets Handler, SEU Handler)。只有 Arora V 器件和 Arora III 器件支持该功能, 默认为不勾选。当勾选该选项时, 对话框中会出现配置子选项

“Enable SEU Handler CheckSum”、“Enable Error Detection only”、“Enable Error Detection and Correction”、“Stop SEU Handler when detected uncorrectable ECC error or CRC checksum mismatch error”、“Mode”、“Enable Error Injection”，其中，“Enable Error Detection only”和“Enable Error Detection and Correction”不能同时勾选。如图 4-36 所示。

图 4-36 Enable SEU Handler 选项


图 4-37 Enable Error Injection 选项

- **Enable SEU Handler CheckSum:** 启用单粒子翻转处理、检验、计算和对比，默认不勾选。
- **Enable Error Detection only:** 仅启用错误检验，默认不勾选。
- **Enable Error Detection and Correction:** 启用错误检验和更正，默认不勾选。
- **Stop SEU Handler when detected uncorrectable ECC error or CRC checksum mismatch error:** 当检测到不可纠正的 ECC 错误或 CRC 校验和不匹配错误时，停止单粒子翻转处理模块。默认不勾选。
- **Mode:** 选择 SEU Handler 启动或停止的模式，可取值有 Auto 和 UserLogic，默认为 Auto。
- **Enable Error Injection:** 启用错误注入，当 Mode 选择 UserLogic 时会出现该选项，默认不勾选，如图 4-37 所示。
- **CSR File:** 指定 csr 文件。

Feature sysControl

对于小蜜蜂家族/Arora I/Arora II 器件，Feature sysControl 选项配置如图 4-38 所示。

图 4-38 小蜜蜂家族/Arora I/Arora II 器件配置 Feature sysControl 选项




默认勾选 Multi Boot，会联动显示子配置项 SPI Flash Address。

- **SPI Flash Address:** 指定 SPI Flash 地址。SPI Flash 地址是指下一次 multiboot 时，加载码流文件的起始地址。对于 GW2AN-18X 和 GW2AN-9X，默认为 000000，对于其他的小蜜蜂家族/Arora I/Arora II 器件，默认值为 00000000。具体可参考 [SUG502, Gowin Programmer 用户指南](#);

对于 Arora V 和 Arora III 器件，Feature sysControl 选项配置如图 4-39 所示。

图 4-39 Arora V 和 Arora III 器件配置 Feature sysControl 选项



Multi Boot 默认不勾选，勾选之后会联动显示以下子配置项。

表 4-6 Multi Boot 子配置项

名称	描述
Address Width	配置SPI Flash地址位宽，可取值有24、32，默认为24。
SPI Flash Address	指定SPI Flash地址。SPI Flash地址是指下一次multiboot时，加载码流文件的起始地址，默认为000000，具体可参考 SUG502 ， Gowin Programmer用户指南 。
Mode	配置SPI Flash地址访问模式，可取值有Single、Fast、Dual和Quad，默认为Single。

MSPI JUMP 默认不勾选，勾选之后会联动显示以下子配置项。

表 4-7 MSPI JUMP 子配置项


名称	描述
Enable Merge Mode	使用该选项会将MSPI JUMP码流文件合并到通用的码流文件中，默认不勾选。
Address Width	配置SPI Flash地址位宽，可取值有24、32，默认为24
SPI Flash Address	指定SPI Flash地址，默认为000000。
Mode	配置SPI Flash地址访问模式，可取值有Single、Fast、Dual和Quad，默认为Single。

4.4管理工程过程

在过程管理区，列出了云源的过程管理，如图 4-40 所示。在该窗口中可进行以下操作：

- 查看 Design 概述；
- 启动物理约束编辑器；
- 启动时序约束编辑器；
- 执行综合；
- 查看综合设计报告；
- 执行布局布线；
- 查看 Place&Route 后生成的报告；
- 启动编程器等功能。

图 4-40 工程 Process 窗口



4.4.1 Design Summary

新建工程时，软件会分析工程并提供一份报告 **Design Summary**，报告中包括工程文件路径、综合工具的信息以及器件信息，如图 4-41 所示，有三种方法打开 **Design Summary**：

- 在 GOWIN FPGA Designer 菜单栏上，选择 “Window > Design Summary” ；
- 在 Process 窗口中，双击 “Design Summary” ；
- 在 Process 窗口中，右击 “Design Summary” 选择 “Open” 。

图 4-41 工程信息显示

General	
Project File:	D:\gowin_project\daily_test\daily_test.gprj
Synthesis Tool:	GowinSynthesis

Target Device	
Part Number:	GW1N-UV4PG256C6/I5
Series:	GW1N
Device:	GW1N-4
Device Version:	B
Package:	PBGA256
Speed Grade:	C6/I5
Core Voltage:	UV

注！
对于没有 Device Version 的器件，表格中不会显示 Device Version 这一行。

4.4.2 User Constraints

User Constraints 提供了快速打开和创建约束文件的方法。User Constraints 分为物理约束和时序约束。

有关约束编辑器的详细使用方法，请参考 [SUG940, Gowin 设计时序约束指南](#); [SUG935, Gowin 设计物理约束指南](#); [SUG1018, Arora V 设计物理约束用户指南](#)。

4.4.3 Synthesize

GowinSynthesis 是高云研发的综合软件，支持高云半导体的库文件及其实现，目前 Verilog 语言支持 SystemVerilog 2017、Verilog 2001 和 Verilog 95，VHDL 语言支持 VHDL1993、VHDL 2008 和 VHDL 2019。

通过在工程管理区的 Synthesize 处右击选择“Configuration”，打开综合选项对话框，选择综合工具，如图 4-22 所示。

Synthesize 提供了运行综合、设置综合选项参数及管理网表文件（Netlist File）和综合报告（Synthesis Report）的功能，综合报告的介绍请参考 6.1 综合报告。

参考以下步骤运行 Synthesize：

1. 配置 Synthesis 选项，有关 Synthesis 选项，请参考 4.3.3 编辑工程配置；
2. 运行 Synthesize；
3. 在过程管理区，双击“Synthesize”或右击“Synthesize > Run”，启动综合工具对源文件进行综合。若综合成功，则 Synthesize 栏前会出现图标“

若综合之前（Synthesize 图标为“”）双击“Netlist File”或“Synthesis Report”，或右击选择 Open 选项，则会先进行综合，综合成功后打开网表文件或综合报告。


右击“Synthesize”，如图 4-42 可进行的操作包含：

- Run：只有 Synthesize 栏前图标为初始状态“”、失败状态“”或过期状态“”时，选择该选项会启动综合工具对源文件进行综合；
- Rerun：无论 Synthesize 是何种状态，选择该选项，重新启动综合工具对源文件进行综合；
- Rerun All：无论 Synthesize 和 Place & Route 是何种状态，选择该选项，都会重新对源文件进行综合及 Place & Route；
- Clean&Rerun All：清除工程文件夹 impl 下的 gwsynthesis 和 pnr 文件夹并重新执行 Synthesize 及 Place & Route；
- Stop：停止运行 Synthesize 过程；
- Clean：清除综合后生成的文件夹（GowinSynthesis 生成的文件夹为

gwsynthesis)，单击该选项会弹出提示框；

- Configuration: 可对 Synthesize 中参数进行设置。

图 4-42 右击 Synthesize



4.4.4 Place & Route

Place & Route 提供运行布局布线、设置布局布线参数及管理布局布线后生成文件的功能。

注！

Place & Route 依赖于综合过程，执行该步骤时，如其依赖项（Synthesize）未执行，则会先执行 Synthesize，再执行该步骤。

参考以下步骤运行 Place & Route：

1. 配置 Place & Route 选项，关于 Place & Route 选项的介绍请参考 4.3.3 编辑工程配置；
2. 运行 Place & Route，双击“Place & Route”或右击 Place & Route 选择“Run”执行布局布线生成码流文件和相关报告文件。如运行成功，则 Place & Route 栏前会出现图标“✓”，否则出现图标“! ”；
3. Place & Route 运行成功后，在 Place & Route 下方双击文件或右击选择“Open”可在文本编辑区浏览报告文件；
4. 可查看生成的四种报告文件，包括布局布线报告（Place & Route Report）、时序分析报告（Timing Analysis Report）、端口属性报告（Ports & Pins Report）及功耗分析报告（Power Analysis Report），这四种文件均不可编辑。具体请参考 [6.2 布局布线报告](#)、[6.3 端口属性报告](#)、[6.4 时序报告](#)、[6.5 功耗分析报告](#)。

注！

- 若当前已经打开报告文件，再运行 Place & Route 重新生成报告文件后会提示是否更新文件；

- 若运行 Place & Route 之前（Place & Route 栏前图标为 “”），双击报告文件或在该报告文件右击选择“Open”，则会先运行 Place & Route，运行成功后打开报告文件。

右击 Place & Route，可进行的操作包含：

- Run：只有 Place & Route 栏前图标为初始状态 “” 或失败状态 “” 或过期状态 “” 时，选择该选项会运行 Place & Route；
- Rerun：无论 Place & Route 是何种状态，选择该选项，重新运行 Place & Route；
- Rerun All：无论 Synthesize 和 Place & Route 是何种状态，选择该选项，都会重新对源文件进行 Synthesize 及 Place & Route；
- Clean& Rerun All：清除工程文件夹 impl 下的 gwsynthesis 和 pnr 文件夹并重新执行 Synthesize 及 Place & Route；
- Stop：停止运行 Place & Route 过程；
- Clean：清除运行 Place & Route 后生成的文件夹（pnr），单击该选项会弹出是否要删除文件夹的提示框。如果删除文件夹失败会报出 Warning 提示；
- Configuration：可对 Place & Route 参数进行设置。

4.4.5 Programmer

云源在布局布线运行成功后，会生成码流文件，需启动编程器才可将码流文件下载到芯片，实现用户所需的功能。

注！


Programmer 依赖于 Synthesize 及 Place & Route 步骤，执行该步骤时，如其依赖项（Synthesize 及 Place & Route）未执行，会弹出警告提示。

双击 “Programmer” 或在该项右击 “Run” 选项，打开编程器，如图 4-43 所示。

注！

Linux 安装包中的编程器不适用于 Linux 版本 Red Hat 5.10，只支持 Red Hat 6 以上的版本，且 Linux 内核版本需要在 2.18 及以上。

图 4-43 Programmer 界面



有关编程器的详细使用方法，请参考 [SUG502, Gowin Programmer 用户指南](#)。

4.5 工程存档及恢复


云源支持对当前工程进行存档以及恢复被存档的工程。通过菜单栏 Project 中的“Archive Project”和“Restore Archived Project”对工程进行存档或恢复。

4.5.1 工程存档

单击菜单栏 Project 中的“Archive Project”会弹出存档工程对话框，如图 4-44 所示，将鼠标悬浮在选项处时会显示其解释。

- **Archive File Name** 是存档后的文件名，默认和当前要存档的工程名一致，扩展名是.gar；
- **Create In** 为存档后的文件要存放的路径，默认为当前工程路径；
- 存档工程项包括 **Project source files**（默认勾选）、**GowinSynthesis files**、**PnR files**、**Programming files**；
 - **Project source files**：包含工程所在路径/src 下的所有文件；
 - **GowinSynthesis files**：包含工程所在路径/impl/gwsynthesis 下运行综合生成的工程文件 (*.prj)、网表文件 (*.vg)、综合报告 (*_syn.rpt.html)、资源统计文件 (*_syn_rsc.xml)；
 - **PnR files**：包含工程所在路径/impl/pnr 下运行布局布线生成的文件；
 - **Programming files**：包含工程所在路径/impl/pnr 下运行布局布线生成的码流文件*.fs、*.bin 和*.binx。
- 当勾选了某一存档工程项后，下方会显示该项在当前工程下的源文件、所在路径以及大小；
- **Add** 和 **Remove** 可以用来自行增删存档的文件；
- 单击 **Archive** 后，如果工程中的文件未保存，则会弹出警告提示框，提示先保存文件；
- 存档完成后会弹出提示框，提示存档成功或失败；
- 存档完成后在 **Create In** 路径下会生成两个文件：存档工程*.gar 和与 gar 同名的存档文件*.garlog。扩展名为.gar 的文件压缩存储所有被存档的文件，日志文件*.garlog 供参考使用，可以查看哪些文件被存档以及存档是否成功。


图 4-44 工程存档对话框



4.5.2 恢复存档工程

单击菜单栏 Project 中的“Restore Archived Project”会弹出恢复存档工程对话框，如图 4-45 所示。

图 4-45 恢复存档工程对话框



单击“Archived File”右侧的路径选择按钮，选择要恢复的存档文件。选择要恢复的存档文件后，“Destination Folder”会自动更新为存档文件所在的路径。单击“OK”后会弹出恢复成功的对话框。

4.6 退出软件

通过以下方式退出云源：

1. 单击“File > Exit”选项；
2. 单击软件界面右上角图标“”。

注！

- 若有未保存的文件，则会先提示是否对文件进行保存；
- 软件提供的保存（**Save**）、保存所有（**Save All**）和另存为（**Save As...**）功能只针对文本编辑动作的保存；
- 软件对于工程配置（**Configuration**）信息的修改或对工程中文件的增删等操作不会即时保存到工程配置文件中，在软件关闭时自动保存；
- 如果软件正在运行综合、布局布线等流程，无法通过单击退出按钮关闭软件。

5 云源集成工具

5.1 物理约束编辑器

FloorPlanner 是高云半导体面向市场自主研发的物理约束编辑器，支持对 I/O、Primitive（原语）、Block（BSRAM、DSP）、Group 等的属性及位置信息的读取与编辑功能，同时可根据用户的配置生成新的布局与约束文件，文件中规定了 I/O 的属性信息，原语、模块的位置信息等。

FloorPlanner 提供了快捷的布局与约束编辑功能，有效地提高编写物理约束文件的效率，同时可以根据器件布局和时序路径进行时序优化，可支持高云半导体的各款 FPGA 器件产品。

启动 FloorPlanner 有两种方式：

1. 未建立 FPGA 工程时，可直接在软件菜单栏的“Tools”下拉列表中选择“FloorPlanner”，此时需通过“File > New...”加载网表及所需器件信息；
2. 建立 FPGA 工程时，直接在过程管理区运行 Synthesize 后双击“FloorPlanner”，此时，FloorPlanner 会直接加载工程文件并显示在 FloorPlanner 界面。FloorPlanner 分为 Summary、Netlist、Chip Array、Package View 以及各项约束窗口，如图 5-1 和图 5-2 所示。

注！

- 该工具的详细使用方法请参考 [SUG935, Gowin 设计物理约束指南](#); [SUG1018, Arora V 设计物理约束用户指南](#)。
- 除此之外 FloorPlanner 还可以进行时序优化。

图 5-1 Chip Array 窗口





图 5-2 Package View 窗口



5.2 时序约束编辑器

时序约束编辑器（Timing Constraints Editor）是高云半导体面向市场自主研发的时序约束编辑工具，支持多种时序约束命令的编辑，包括时钟约束、输入输出约束、路径约束和时钟报告等约束编辑。Timing Constraints Editor 提供了简单快捷的时序约束编辑功能，可支持高云半导体的各 FPGA 器件产品。


启动 Timing Constraints Editor 的方式有两种：

1. 如未建立 FPGA 工程，在菜单栏中，选择“Tools > Timing Constraints Editor”，此时，需要通过“File > New...”加载网表文件；
2. 如已建立 FPGA 工程，在过程管理区运行 Synthesize 后，双击“Timing Constraints Editor”，则 Timing Constraints Editor 会直接加载工程文件并显示在 Gowin Timing Constraints Editor 界面，如图 5-3 所示。

注！

有关时序约束编辑器的详细使用方法，请参考 [SUG940, Gowin 设计时序约束指南](#)。

图 5-3 创建时序约束界面




5.3 IP Core 生成器

IP Core Generator 是基于高云 FPGA 的 IP 生成工具，包括硬核和软核两部分，通过工具生成实例化的设计之后，用户可调用该实例化模块实现设计所需的功能，帮助用户快速实现复杂设计。如图 5-4 所示，主要功能有：

- 支持 Soft IP core、Hard module 的信息预览；
- 支持 Soft IP core、Hard module 定制生成；
- 支持 Hard module 实例化示例案例生成；

- 支持自动保存用户配置；
- 支持 IP 生成代码语言选择；
- 部分 Soft IP 支持自动生成激励文件；
- 支持器件信息自动过滤显示可用 IP。

图 5-4 IP Core Generator 窗口



通过单击菜单栏中 Tools 下拉列表中“IP Core Generator”启动 IP Core Generator 工具，进行 IP 调用。相关参考文档如下：

- 模数转换器（ADC）的生成参考 [SUG283, Gowin 原语用户指南](#)；[UG299, Arora V 系列模拟数字转换器（ADC）用户指南](#)。
- BANDGAP 的生成参考 [SUG283, Gowin 原语用户指南](#)；
- 时钟资源（CLOCK）的生成参考 [UG286, Gowin 时钟资源（Clock）用户指南](#)；[UG306, Arora V 时钟资源（Clock）用户指南](#)。
- 数字信号处理器（DSP）的生成参考 [UG287, Gowin 数字信号处理（DSP）模块用户指南](#)；[UG305, Arora V 数字信号处理（DSP）模块用户指南](#)。
- I3C 的生成参考 [SUG283, Gowin 原语用户指南](#)；
- 输入输出逻辑（IO Logic）的生成参考 [UG289, Gowin 可编程通用管脚（GPIO）用户指南](#)；[UG304, Arora V 可编程通用管脚（GPIO）用户指南](#)。
- 存储器（BSRAM & SSRAM）的生成参考 [UG285, Gowin 存储器（BSRAM & SSRAM）用户指南](#)；[UG300, Arora V 存储器（BSRAM & SSRAM）用户指南](#)。

- 闪存资源（User Flash）的生成参考 [UG295, Gowin 闪存资源（User Flash）用户指南](#);
- 双线串行接口（SPMI）的生成参考 [SUG283, Gowin 原语用户指南](#);
- 软核相关的文档请参考官网的 [IP 参考设计](#)。

注！

置灰的 Hard Module 或者 Soft IP Core 为当前 device 所不支持的。

5.4 在线逻辑分析仪

高云在线逻辑分析仪（GAO）是高云半导体自主研发的一款数字信号分析工具，旨在帮助用户更加简便地分析设计中信号之间的时序关系，快速进行系统分析和故障定位，提高设计效率。

GAO 支持 RTL 级信号、综合后网表级信号捕获的标准版（Standard）和精简版（Lite）两个版本。标准版 GAO 最多可以支持 16 个功能内核，每个内核可配置一个或多个触发端口，支持多级静态或动态触发表达式。精简版 GAO 配置简便，无需设置触发条件，精简版 GAO 还可以捕获信号的初始值，方便用户分析上电瞬间的工作状态。信号捕获后可以将其波形导出，支持*.csv、*.vcd 和*.prn 三种导出文件格式，*.csv 和*.prn 两种类型的文件可直接用于 Matlab 等第三方仿真工具使用，*.vcd 标准格式文件可用于 ModelSim 和 Verdi 等工具使用。


注！

Matlab、ModelSim 工具的使用需要取得第三方授权。

GAO 包括 Gowin GAO 配置和 Gowin Analyzer Oscilloscope 两个工具。Gowin GAO 配置主要用于把定位信息配置到设计中，这些定位信息主要基于采样时钟、触发单元和触发表达式；Gowin Analyzer Oscilloscope 通过 JTAG 接口连接软件和目标硬件，将 GAO 配置文件设置的采样信号的数据直观地通过波形显示出来。

启动 GAO 配置文件窗口之前，需在工程管理区新建 GAO 配置文件，打开配置文件窗口，以下是以标准版 GAO 为例，如图 5-5 所示。

图 5-5 GAO 配置文件窗口




配置文件建立之后，在菜单栏中，选择“Tools > Gowin Analyzer Oscilloscope”，打开在线逻辑分析仪工具，如图 5-6 所示。

注！

在线逻辑分析仪的配置和使用方法请参考 [SUG114, Gowin 在线逻辑分析仪用户指南](#)。

图 5-6 GAO 界面



5.5 功耗分析工具

高云功耗分析工具（GPA）为用户提供尽可能准确的功耗分析，提供了丰富的用户设置选项。用户可根据设计工程的实际情况，设置影响功耗的芯片型号、工作环境以及信号翻转率等参数。功耗分析工具根据用户设置的参数，自动估算用户设计的功耗，生成功耗分析报告。

目前，GPA 工具的启动首先是以新建配置文件（.gpa）为基础，步骤如下所示：

1. 在软件工程管理区（Design），单击“File > New...”，打开“New”对话框；
2. 选择“GPA Config File”，在弹出的对话框中填写“Name”；
3. 单击“OK”，即可在“Design”窗口看到新建的 GPA Config File；
4. 双击文件名，在源文件编辑区对 GPA 配置文件进行配置，如图 5-7 所示。

注！

有关高云功耗分析工具的配置和使用方法，请参考 [SUG282, Gowin 功耗分析工具用户指南](#)。

图 5-7 GPA 配置文件窗口

The screenshot displays the GPA Configuration File window with three tabs: General Setting, Rate Setting, and Clock Setting. The General Setting tab is active, showing the following sections and parameters:

- Operating Conditions:**
 - Grade: Commercial (dropdown)
 - Process: Typical (dropdown)
- Environment:**
 - Junction Temperature: 25.408°C (spin box)
 - Ambient Temperature: 25.000°C (spin box)
 - Custom Theta JA: 25.000°C/W (spin box)
- Heat Sink:**
 - None (selected radio button), Low Profile, Medium Profile, High Profile, Custom
 - Air-flow: 0 (spin box) (LFM)
 - Custom Theta SA: 25.000°C/W (spin box)
- Board Thermal Model:**
 - None (selected radio button), Custom, Typical
 - Board Temperature: 25.000°C (spin box)
 - Custom Theta JB: 25.000°C/W (spin box)
- Voltage:**
 - VCC: 1.200V (spin box)
 - VCCX: 3.300V (spin box)

5.6 存储器初始化文件编辑器

存储器初始化文件是一个 ASCII 文件，其扩展名为.mi；用户可根据自身设计要求，生成相应格式的初始化文件，用以指定存储器中每个地址下的初始值。如果已有.mi 文件，可以在 IDE 中用存储器初始化文件编辑器打开该.mi 文件，可以再次编辑后进行保存。

存储器初始化文件的文件名为*.mi (file_name.mi)，文件中每一行代表一个存储单元，行数即为存储单元的个数，也代表存储器的地址深度 Address Depth；列数代表每个存储单元有多少位，即存储器的数据宽度 Data Width。地址从上到下依次递增，每行数据高位在前，低位在后。

高云存储器初始化文件的编辑是以新建配置文件（.mi）为基础，具体格式请参考 [UG285, Gowin 存储器\(BSRAM & SSRAM\)用户指南](#)；[UG300, Arora V 存储器\(BSRAM & SSRAM\)用户指南](#)。初始化文件编辑器具体使用步骤如下：

1. 在软件工程管理区（Design），单击“File > New...”，打开“New”对话框；
2. 选择“Memory Initialization File”，如图 5-8 所示，单击“OK”，在弹出的 New File 对话框中填写初始化文件名字后单击“OK”，如图 5-9 所示；
3. 启动如图 5-10 所示的初始化文件配置窗口，窗口左侧部分表格填写初始值，右侧部分配置初始化文件大小和视图格式；
4. 在窗口的右侧配置初始化文件的 Depth 和 Width，以及左侧表格中地址和初始值的数值显示格式；
 - Depth 和 Width 要与用户在 IP Core Generator 窗口上所选择 Block Memory 或 Shadow Memory 的 Address Depth 及 Data Width 一致，若初始化文件中 Address Depth 或 Data Width 大于窗口上所选择的值，IP Core Generator 将会提示错误信息；若 Address Depth 或 Data Width 小于各自窗口上所选择的值，则未指定的地址下的值默认初始化为 0，设置完单击“Update”；
 - 左侧表格中地址和数值的显示格式可以选择二进制，十六进制，带地址十六进制等格式。
5. 在配置窗口的左侧表格中进行初始值的写入，此外在左侧表格中可以对表格的视图格式进行设置；
 - 通过表头右击可以配置列数的显示，有 1、8、16 三种选择，如图 5-11 所示；
 - 表格中的初始值既可以通过双击后手动写入，也可以通过右击进行设置，在要输入数值处右击，选择“Fill with 0”是指初始值每位都为 0，“Fill with 1”是指初始值每位都为 1，“Custom Fill”使用户可以根据需要进行数值写入，如图 5-12 所示。选择“Custom Fill”可以批量填充重复的数据序列，或者是递增/递减的数据，如图 5-13

所示。

6. 保存文件。

图 5-8 初始化文件新建 New 对话框




图 5-9 初始化文件新建 New File 对话框





图 5-10 初始化文件配置窗口




```
//File Title: User Flash Initialization File
//Tool Version: V1.9.10(64-bit)
//Part Number: GW1N-LV4PG256C6/I5
//Device-package: GW1N-4-PBGA256
//Device Version: D
//Flash Type: FLASH256K
//File Format: Bin
//Created Time: 2024-06-28 14:31:12
[0:0] 000000000000100000001000100010000
[1:1] 000000000000100010001000000000001
```

5.7.2 十六进制格式（Hex File）

Hex 文件与 Bin 文件格式类似，存储数据由十六进制数 0~F 组成。

```
//Copyright (C)2014-2024 Gowin Semiconductor Corporation.
//All rights reserved.
//File Title: User Flash Initialization File
//Tool Version: V1.9.10 (64-bit)
//Part Number: GW1N-LV4PG256C6/I5
//Device-package: GW1N-4-PBGA256
//Device Version: D
//Flash Type: FLASH256K
//File Format: Hex
//Created Time: 2024-06-28 14:41:24
[0:0] 00101110
[1:1] 00111001
```

高云 User Flash 初始化文件的编辑是以新建配置文件（.fi）为基础，初始化文件编辑器具体使用步骤如下：

1. 在软件工程管理区（Design），单击“File > New...”，打开“New”对话框；
2. 选择“User Flash Initialization File”，如图 5-14 所示单击“OK”，在弹出的 New File 对话框中填写初始化文件名字，默认.fi 文件生成的路径是当前工程下的 src 文件夹，选择所需器件后单击“OK”，如图 5-15 所示。目前 User Flash 初始化文件编辑器所支持的器件与 User Flash 原语所支持的器件信息一致，如果选择的器件不支持 User Flash，则单击“OK”后会在 New File 对话框的底部打印提示信息“Current device do not support flash”；

图 5-14 初始化文件新建 New 对话框






图 5-15 初始化文件新建 New File 对话框



3. 启动如图 5-16 所示的初始化文件配置窗口，窗口左侧部分表格填写初始值，右侧部分配置初始化文件格式和视图格式，并且会显示芯片型号以及 User Flash 类型；

图 5-16 初始化文件配置窗口



- 4. 在配置窗口的右侧配置芯片型号、初始化文件的显示格式以及左侧表格中地址和初始值的数值显示格式：
 - 单击 **Part Number** 信息后会弹出 “**Select Device**” 对话框，可以重新选择其他芯片型号；
 - 左侧表格中地址和数值的显示格式可以选择二进制、八进制、十进制、十六进制等格式。
- 5. 在配置窗口的左侧表格中进行初始值的写入，此外在左侧表格中可以对表格的视图格式进行设置。表格中的初始值既可以通过双击后手动写入，也可以通过右击进行设置，在要输入数值处右击，选择 “**Fill with 0**” 是指初始值每位都为 0，“**Fill with 1**” 是指初始值每位都为 1，“**Fill Custom**” 使用户可以根据需要进行数值写入，如图 5-17 所示。选择 “**Custom Fill**” 可以批量填充重复的数据序列，或者是递增/递减的数据，如图 5-13 所示。

图 5-17 批量设置

	+0	+1	+2	+3	+4	+5	+6	+7	+8	+9	+10	+11
0000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000
0040	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000
0080	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000
00c0	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000
0100	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000
0140	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000
0180	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000
01c0	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000	00000000

6. 保存文件。


5.8原理图查看器

通过 HDL 原理图查看器（Schematic Viewer）可以直观地了解设计的逻辑构成，对后期修改设计有很好的帮助作用。Schematic Viewer 包括 RTL Design Viewer 和 Post-Synthesis Netlist Viewer，使用通用的元件符号构建电路，包括加法器、乘法器、寄存器、与门、非门和反相器等。

单击菜单栏中 “Tools” 下拉列表中 “Schematic Viewer-RTL Design Viewer” 或 “Schematic Viewer-Post-Synthesis Netlist Viewer” 会分别打开 RTL 设计的原理图或综合后网表的原理图。“RTL Design Viewer ” 窗口如图 5-18 所示，“Post-Synthesis Netlist Viewer” 窗口图 5-19 所示。

启动 GVIO 配置文件窗口之前，需在工程管理区新建 GVIO 配置文件，打开配置文件窗口，如图 5-20 所示。

图 5-20 GVIO 配置文件窗口



注！

虚拟输入输出核的配置和使用方法请参考 [SUG1189. Gowin 虚拟输入输出调试工具用户指南](#)。

5.10 眼图分析工具 GoBert

高云眼图分析工具 **GoBert** 是高云半导体自主研发的一款用于分析 SerDes 接收信号眼图的工具，旨在帮助用户分析 SerDes 接收质量，提高用户设计的性能和可靠性。用户在使用 **GoBert** 测试接收信号质量时，需要在开发板上加载用户设计的功能。在客户功能运行正常情况下，开启眼图测试。

点击云源中菜单栏“Tools”或工具栏中的“”按钮，启动 **GoBert** 窗口，如图 5-21 所示。

图 5-21 GoBert 窗口



注！
眼图分析工具 GoBert 的配置和使用方法请参考 [SUG1198, Gowin GoBert 工具用户指南](#)。

6 云源输出文件


高云云源在 **FPGA** 设计过程中，除生成码流文件以外，亦可通过使用不同的运行参数，生成多个云源报告供用户参考。默认生成的报告包括综合报告、布局布线报告、端口属性报告、时序报告和功耗分析报告等。此外，用户可通过右击 **Place & Route**，修改配置选项生成管脚约束文件、时序仿真模型文件等。

6.1 综合报告

GowinSynthesis 综合完成后会生成相应的综合报告及 Netlist 文件。

报告名为 *_syn.rpt.html，包含 Synthesis Message、Synthesis Details、Resource、Timing，如图 6-1 所示。

图 6-1 GowinSynthesis 综合报告



报告的左侧会显示具体的索引信息，详细介绍如下：

- **Synthesis Message:** 综合报告基本信息，主要包括综合的设计文件、

约束文件、软件版本号、器件信息、报告创建时间及法律声明等信息；

- **Synthesis Details:** 设计文件的顶层模块、综合各子阶段的实际运行时间和 CPU 运行时间以及内存占用峰值情况、综合过程总的 CPU 运行时间和内存占用峰值情况；
- **Resource:** 资源信息，主要包括资源使用统计和器件占用统计；
- **Timing:** 时序分析报告，主要包括 Clock Summary、Max Frequency Summary、Detail Timing Paths Informations 等信息。

6.2 布局布线报告

布局布线报告，列出了用户设计占用的芯片资源信息、内存消耗信息、时间消耗信息等，方便用户了解设计的大小及与目标芯片是否匹配等内容。文件扩展名名为.rpt.html，具体信息可查看*.rpt.html 文件。

用户可在过程管理区的 Place & Route 区，双击 “Place & Route Report”，打开 FPGA 工程对应的布局布线报告，如图 6-2 所示。

图 6-2 Place & Route Report



布局布线报告的左侧会显示具体的索引信息，详细介绍如下：

- **PnR Messages:** 布局布线报告基本信息，包括报告名称、设计案例的路径及名称、物理约束文件、时序约束文件、软件版本号、器件信息、报告创建时间及法律声明；
- **PnR Details:**
 - place 各阶段所用时间及 place 总时间，如果工程中有 GAO，则包含 GAO place 的时间；
 - route 各阶段所用时间及 route 总时间，如果工程中有 GAO，则包含 GAO route 的时间；

- 生成输出文件所用时间。
- Resource: 包括如下几项:
 - Resource Usage Summary: 用户设计所占用的器件资源信息;
 - I/O Bank Usage Summary: 用户设计所占用的 I/O bank 信息;
 - Global Clock Usage Summary: 所用全局时钟信息;
 - Global Clock Signals: 用户设计中所用的时钟信号;
 - Pinout by Port Name: 用户设计中的 port 所占用的引脚信息;
 - All Package Pins: 当前器件封装下所有引脚的详细信息。


如果工程中有 GAO，则还包括 GAO Resource Usage Summary: 用户设计中 GAO 所占用的器件资源信息。

6.3 端口属性报告

端口属性报告，是在布局之后输出的端口属性文件，包括端口的类型、属性及端口位置信息等，生成的文件扩展名名为.pin.html，具体信息可查看 *.pin.html 文件。

用户可在过程管理区的 Place & Route 区，双击“Ports & Pins Report”，打开 FPGA 工程对应的端口属性报告，如图 6-3 所示。

图 6-3 Ports & Pins Report



端口属性报告的左侧会显示具体的索引信息，详细介绍如下：

- Pin Messages: 端口属性报告基本信息，包括报告名称、设计案例的路径及名称、物理约束文件、时序约束文件、软件版本号、器件信息、报告创建时间及法律声明；
- Pin Details: 包括如下几项:
 - Pinout by Port Name: 用户设计中的 port 所占用的引脚信息;

- All Package Pins: 当前器件封装下所有引脚的详细信息。

注!

对于除 GW1N-1P5/GW1N-2/GW1NR-2 和 GW2AN-18X/GW2AN-9X 之外的其他器件,在不添加 Bank V_{CCIO} 约束的情况下,端口属性报告中可能会出现某些单端输入端口 IO Type 对应的电压值与 Bank V_{CCIO} 的值不一致的情况,这是正常的。例如报告中 IO Type 为 LVCMOS18,对应的电压值为 1.8,但 Bank V_{CCIO} 为 1.2。

6.4 时序报告


时序报告会对电路网表中的时序模型进行全面的分析,计算电路中时序路径延迟,并判断其是否满足要求。时序报告包括建立时间检查、保持时间检查、恢复时间检查、移除时间检查、最小时钟脉冲检查、最大扇出路径、布线拥塞度报告等部分,默认情况下对上述所有检查进行报告,并提供最大频率的报告。

用户可在过程管理区的 Place & Route 区,双击“Timing Analysis Report”,打开 FPGA 工程对应的时序报告,如图 6-4 所示。

注!

时序报告的详细信息请参考 [SUG940, Gowin 设计时序约束指南](#)中的时序报告部分。

图 6-4 时序报告内容



6.5 功耗分析报告


功耗分析报告主要是针对用户设计,根据器件的特性做一个预估的功耗计算,帮助用户评估设计的基本功耗值。

用户可在过程管理区的 Place & Route 区,双击“Power Analysis Report”,打开 FPGA 工程对应的功耗分析报告,如图 6-5 所示。

注!

有关功耗分析的影响因素及功耗分析报告的详细内容,请参考 [SUG282, Gowin 功耗分析工具用户指南](#)。

图 6-5 功耗分析报告



7 仿真文件

云源提供用于仿真的输入文件，仿真分为功能仿真和时序仿真，功能仿真也称为前仿真，主要目的是验证电路功能是否符合设计要求，其特点是不考虑电路门延迟与线延迟，主要是验证电路与理想情况是否一致。

时序仿真也称为后仿真或者布局布线后仿真，是指电路已经映射到特定的工艺环境以后，综合考虑电路的路径延迟与门延迟的影响，验证电路能否在一定时序条件下满足设计构想的过程，是否存在时序违规。

7.1 功能仿真文件

功能仿真包括综合前的用户 RTL 设计功能仿真和综合后逻辑网表功能仿真。以 Verilog 语言描述的设计功能仿真为例说明所需仿真文件。

RTL 设计功能仿真所需要的文件有：综合前用户设计 RTL 文件、激励文件（testbench）*tb.v 以及功能仿真库文件 prim_sim.v。如果 RTL 文件中包含软核 IP，由于 IP 软核为密文，需要将软核 IP 生成后的.vo/.vho 文件作为功能仿真文件，.vo/.vho 文件在当前工程目录 src 下生成的软核 IP 目录 src\ipName 下。

如果要仿真综合后网表的功能，则需要的文件有综合后网表文件（*.vg）、激励文件（testbench）*tb.v 以及功能仿真库文件 prim_sim.v。其中，当.vg 文件中含有密文时，则需要配置“Configuration > Place & Route > General”页面的配置项“Generate Post-PNR Verilog Simulation Model File”，用于生成明文的.vo 文件，替换 vg 文件用作功能仿真文件。

原语仿真库文件所在安装目录如下表所示。

表 7-1 原语仿真库文件所在安装目录

适用器件	仿真库文件所在目录	仿真库文件名称	文件描述
Arora V 器件	IDE/simlib/gw5a	prim_sim.v	基于Verilog语言的功能仿真库文件
	IDE/simlib/gw5a	prim_sim.vhd	基于VHDL语言的功能仿真库文件
	IDE/simlib/gw5a	prim_syn.vhd	
	IDE/simlib/gw5a	prim_tsim.v	基于Verilog语言的时序仿真库文件

适用器件	仿真库文件所在目录	仿真库文件名称	文件描述
Arora III器件	IDE/simlib/gw3a	prim_sim.v	基于Verilog语言的功能仿真库文件
	IDE/simlib/gw3a	prim_sim.vhd	基于VHDL语言的功能仿真库文件
	IDE/simlib/gw3a	prim_syn.vhd	
GW1AN-5、 GW1AN-3	IDE/simlib/gw1a	prim_sim.v	基于Verilog语言的功能仿真库文件
	IDE/simlib/gw1a	prim_sim.vhd	基于VHDL语言的功能仿真库文件
	IDE/simlib/gw1a	prim_syn.vhd	
GW1A(N)-1S、 GW1A(N)-1	IDE/simlib/gw1a	prim_sim_a.v	基于Verilog语言的功能仿真库文件
	IDE/simlib/gw1a	prim_sim_a.vhd	基于VHDL语言的功能仿真库文件
	IDE/simlib/gw1a	prim_syn_a.vhd	
GW1N家族所有 器件	IDE/simlib/gw1n	prim_sim.v	基于Verilog语言的功能仿真库文件
	IDE/simlib/gw1n	prim_sim.vhd	基于VHDL语言的功能仿真库文件
	IDE/simlib/gw1n	prim_syn.vhd	
	IDE/simlib/gw1n	prim_tsim.v	基于Verilog语言的时序仿真库文件
GW2A家族所有 器件	IDE/simlib/gw2a	prim_sim.v	基于Verilog语言的功能仿真库文件
	IDE/simlib/gw2a	prim_sim.vhd	基于VHDL语言的功能仿真库文件
	IDE/simlib/gw2a	prim_syn.vhd	
	IDE/simlib/gw2a	prim_tsim.v	基于Verilog语言的时序仿真库文件

7.2 时序仿真文件

以 Verilog 语言描述的设计时序仿真为例，时序仿真所需要的文件有：软件生成的 Verilog 语言的仿真逻辑网表文件*.vo、对应的延迟文件*.sdf、对应的激励文件*tb.v 以及时序仿真库 prim_tsim.v。

- .vo 文件是通过配置“Configuration > Place & Route > General”页面的配置项“Generate Post-PNR Verilog Simulation Model File”后执行 Place & Route 而生成，存放路径为工程所在路径下的 impl/pnr/；
- .sdf 文件是通过“Configuration > Place & Route > General”页面的配置项“Generate SDF File”后执行 Place & Route 而生成，存放路径为工程所在路径下的 impl/pnr/。

配置具体配置参考 [4.3.3 编辑工程配置中的 General](#)。

注！

sdf 文件中延时数据的时间精度为 1 ps。

8 附录

8.1 文件说明

云源支持在工程设计中添加物理约束、时序约束等文件，在设计运行综合及布局布线过程中会生成各种执行文件，本章节以表的形式介绍云源支持的各种文件类型。

表 8-1 源文件

类型	定义	描述
.gsc	设计综合约束文件	用于 GowinSynthesis 综合工具的约束文件
.ipc	IP 配置文件	IP Core Generator 可加载.ipc 文件对 IP 进行修改配置后重新生成
.cst	物理约束文件	用于对设计添加物理约束
.sdc	时序约束文件	用于对设计添加时序约束
.fi	User Flash 初始化文件	对 User Flash 进行初始化赋值，通过编程器下载码流时可以选择加载该初始化文件。
.rao	RTL 级 GAO 配置文件	用于捕获综合优化前的 RTL 信号
.gao	综合后 GAO 配置文件	用于捕获综合优化后的 Netlist 信号
.gvio	虚拟输入输出配置文件	用于实时监控并驱动内部 FPGA 信号
.gpa	功耗分析配置文件	用于对设计进行功耗分析
.mi	存储器初始化文件	对存储器进行初始化赋值，通过 IP Core Generator 生成存储器时使用该初始化文件。
.v	Verilog 源文件	包含电路结构和功能的 Verilog 描述文件
.sv	SystemVerilog 源文件	包含电路结构和功能的 SystemVerilog 描述文件
.vhd	VHDL 源文件	包含电路结构和功能的 VHDL 描述文件

表 8-2 执行文件

类型	定义	描述
.vg	综合后的网表文件	使用 GowinSynthesis 综合后生成的网表文件
_syn.rpt.html	综合报告文件	可以查看综合后的资源占用和时序分析等信息
.fs	BitStream 文件	用于云源编程器进行下载
.bin	bin 格式的 BitStream 文件	用于云源编程器进行下载
.ekey	密钥文件	用于云源编程器进行下载时对加密的 BitStream 文件进行解密
.vo	布局布线后的 verilog 格式的时序仿真模型文件	用于时序仿真的 flatten 结构的 Verilog 模型文件
.vho	布局布线后的 vhdl 格式的时序仿真模型文件	用于时序仿真的 flatten 结构的 VHDL 模型文件
.sdf	标准延迟格式文件	用于布局布线后的网表时序仿真
.ibs	输入输出缓冲器信息规范文件	-
.tr	文本格式的时序报告	-
.rpt.txt	文本格式的布局布线报告	-
.rpt.html	html 格式的布局布线报告	-
.tr.html	html 格式的时序分析报告	-
.pin.html	html 格式的端口属性报告	-
.power.html	html 格式的功耗分析报告	-
.p	增量布局文件	用于增量布局
.pr	增量布局布线文件	用于增量布局布线
.vp	加密后的.v 格式文件	-
.vhdp	加密后的.vhd 格式文件	-
.vgp	加密后的.vg 格式文件	-

8.2 文件和文件夹命名规则

云源文件夹和文件命名规则：名字中不可以包含“\<> * | :”字符，文件夹名字不允许包含空格，文件名字可以包括空格但空格不能出现在名字的首尾。

在云源各个组件的对话框中填写文件路径名时，会按照上述规则进行判断，不符合规则的会弹出提示窗口。

8.3 安全声明

在用户安装与使用的过程中，云源不会在后台收集用户的任何信息或者访问网络端口，所有数据信息都保留在本地，也不会对软件进行自动更新。

